JPS5822423A - 基準電圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、ＭＩ８ＦｌｌｉｌＴ（絶縁ゲート型電界効
果トランジスタ）で構成された基準電圧発生回路に関す
る。

本発明者は、先に第１図に示したような基準電圧発生回
路を発明した。この回路は、例えば、ゲート電極として
使用されるポリシリコン層の導電型が互いに逆に−ｇれ
ることによって互ｔＡＩＩＣ異なるしきい値電圧にされ
た一対のＭＩＳＦＥＴＱ’、４゜Ｑ’＋ｓのしきい値電
圧差（ｖｔｈｌ−ｖｔｈｌ　）を動作状態におけるそれ
ぞれのＭ　Ｉ　８　Ｐ　Ｅ　Ｔ　Ｑ’１４−　Ｑ’ｔｓ
のゲート、ソース間電圧の差として取り出すような構成
にされている。この基準電圧発生回路において、電源電
圧変動及び温度変動に対し出力電圧が安定化される。

すなわち、この回路においては、しきい値電圧差（ｖｔ
ｈｌ　　’ｔｈｌ　）の温度依存性を小さくさせるため
、ＭＩ８ＦＥＴＱ′１４とＱ１０．の動作電流が、ＭＩ
　Ｓ　Ｆ　Ｂ　Ｔ　Ｑ’ｔｔ　−Ｑ’ｔｍ　、　Ｑ’ｔ
ｓ　、　Ｑ’ｌ？を適当に設定するととにより、所定の
比をもって設定される。

また、カレントζチー回路を構成するＭＩ　８ＦＢＴ　
Ｑ’ｏ　＊　Ｑ’ｓｔ等の入力電流の電源電圧依存性を
小さくさせるために、ＭＩＳＦＥＴＱ、。〜Ｑｌ？から
なる類僅の回路Ａが設けられている。なお回路人におい
てはＭＩＳＦＥＴＱ１４とＱ４の動作電流は等しくされ
る。

しかしながら、この回路は、電源変動一対しバイアス電
流の安定化を図った第１の基準電圧発生回路Ａと、温度
補償を図る第２の基準電圧発生回路Ｂの互いに略等しい
構成の２つの基準電圧発生回路を使用する几め、構成素
子数が多い。加えて、この基準電圧発生回路は温度補償
を行なった後でも閘、例えば第６図曲ＩＩ　Ｌ　ｓ　に
示すように若干の凸形のわん曲した温度特性を持つ欠点
を有する。

従ってこの発明の目的は、回路構成票子を大幅に低減し
、電源変動及び温度変動に対し、安定な基準電圧発生回
路を提供するととＫある。

この発明によれば、異なるしきい値電圧を持つ一対のＭ
ＩＳＦＥＴの一方をダイオード接続し、このドレイン電
圧を他方のＭＩＳＦＥＴで構成するソースフォロワ−回
路で受けて得られる出力電圧と、この出力電圧で決定さ
れるバイアス電流を、上記、異なるしきい値電圧をもつ
一対のＭＩ８Ｆｇ’ｒの各ドレイン電流として供給する
バイアス回路より成り、バイアス回路のＭＩＳＦＥＴの
しきい値電圧の温度特性が、異なるしきい値電圧をもつ
一対のＭＩＳＦＥＴのしきい値電圧差の温［４１性を打
ち消す様、上記異なるしきい値電圧をもつ一対のＭＩＳ
ＦＥＴのサイズ比及びドレイン電流比を設定した基準電
圧発生回路が提供される。

第２図は、この発明の一実施例を示す回路図である。こ
の実施例では、特に限定されないが、ｐチャンネルＭＩ
８１１：ＴとｎチャンネルＭＩＳＦＥＴとがポリシリコ
ンセルファライン技術を使用するような全知の０Ｍ０８
ＩＯ技術によって１個のシリコンチップに形成された相
補型回路で構成される。

ｎチャンネルＭＩ８ＰＥＴＱ、のゲート電極としてのポ
リシリコン層は、その主要部がｐ＋型とされる。

これに対し、ＭＩ　ＳＦＥＴＱｍ　　、Ｑｓのゲート電
極としてのポリシリコン層はｎ＋型とされる。

従って、ｎチャンネルＭＩＳＦＥＴＱ、のしきい値電圧
ｖｔｈ１は、ゲート電極の導電型の違いＫよってＱ、の
しきい値電圧ｖｔｈ！よりも大きくされる。

なお、ｐチャンネルＭ　Ｉ　Ｓ　Ｆ　Ｂ　Ｔ　Ｑａ　＝
　Ｑｓ等のゲート電極はｐ＋型ポリシリコン層から構成
される。

相異なるしきい値電圧ｖ　　ｖ　をもつ一対ｔｈｌ　　
　ｔｈ２ のＭＩＳＦＥＴＱ、、Ｑ、のうちの−万のＭＩ８ＦＥＴ
Ｑｉはそのドレインとゲートが共通接続されることによ
ってダイオード構成とされている。

そのドレインは他方のＭＩＳＦＥＴＱ、のゲートＫＷ！
続されている。ＭＩ８ＦＦｉＴＱ、、Ｑ、はンースフォ
ロワー回路を形成する。ＭＩＳＦＥＴＱ。

は出力電圧によってバイアス電流が決定される様にその
ドレインとゲートが接続されたダイオード構成とされて
いる。ＭＩＳＦＥＴＱ、にバイアス電流を供給するため
にカレントミラー形の定電流源としてＭ　Ｉ　８　Ｐ　
Ｂ　Ｔ　Ｑ４−　Ｑｓが各ＭＩ８ＦＥＴ　Ｑｔ　＝　Ｑ
ｌに接続されている。

ＭＩ　８ＦＦＩＴＱ４．Ｑ、ｗよって構成されるカレン
トミラー回路の電流てい倍率をｍ、ＭＩＳＦＥＴＱ、−
Ｑｔのドレイン電流をそれぞれｍ＋Ｉ・。

■、とし、ＭＩ８ＦＥＴＱｌ−Ｑｌ　−Ｑｓの相互コン
ダクタンス及びしきい値電圧をβ。（Ｗμｔｏ。

β。（Ｗｌ　／Ｌｔ　）、　　β。（Ｗｓ　／　Ｌ　ａ
　）及びｖｔｈａｔ　ｖｔｈａｔ　ｖｔｈｌ　トーｔル
トａｓ力を圧Ｖ、、１ｊ！次式（１）で求められる。（
但し、β。は定数、Ｗはチャンネル幅、Ｌはチャンネル
長である。）■ｒｅｆ＝（ｖｔｈｌ−Ｖｔｈり ここでバイアス電流Ｉ０はＭＩ８Ｆ’ｌｌ！ｉＴＱ、に
より決定され式（２）で示される。

従って、出力電圧は（１）式及び（２）式より次式（３
）で求まる。

ｖｒｅｆ””　＜（ｖｔｈｌ−ｖｔｈｚ）−Ａ■１ｈ３
）／（Ｉ　Ａ）　　（３）（３）式より明らかなように
出力電圧ｖｒｅｆは各ＭＩ８ＦＥＴのサイズ及びしきい
値電圧のみで決定され、電源電圧に依存しない。従って
電流てい倍率ｒｎ＝１．　Ｍ　Ｉ　８　Ｆ　Ｅ　ＴＱ＋
　、　Ｑｔのサイズを同一にス：４ｈ　コトＫ　！　リ
ｖｒｅｆ　＝　（Ｖｔｈｌ−Ｖｔｈ、）　トｆることか
できる。しかし、しきい僅差（ｖｔｈｌ−ｖｔｈ、）は
、例えばゲート電極を上記のようにポリシリコン層によ
って構成した場合、ポリシリコン層のフェル２レベルの
温度依存性に応じて若干の温ｆ％性をもつものである。

例えば、ＭＩ８ＦＥ　Ｔ　Ｑｓ　−Ｑｌのゲート電極を
構成する多結晶シリコン層にそれぞれボロン、リンを高
濃駅で不純物拡散して略１．２ボルト程度のしきい値電
圧差（■ｔｈｌ−ｖｔｈｍ）を得る場合、そのしきい値
電圧差（ｖｔｂ１’ｔｈｓ）は、−０，３〜−０，！＄
ｍｖ　／’Ｃ８１ｆの温［４１性をもつよ５になる。出
力電圧ｖｒｅｆの温度依存性は（３）式を温［Ｔで微分
しく４）式より求まる。

（１−Ａ）　　（４） 出力電圧ｖｒｅｆの１駅依存性を零とするためには（４
）式の右辺分子項を零とする様ｋ、定数大を設定すれば
よい。定数大は、前記より明らかなよ５Ｋ。

各ＭＩ８ＰＥＴのサイズ比のみで決まる。ここで、しき
い値電圧差（ｖｔｂｓ　−ｖｔｈｓ）のみの温度特性は
若干の凸形のわん１特性を示し、また同様にしきい値電
圧ｖｔｈ３も若干の凸形のわん１特性を示す。そのため
、出力電圧ｖｒｅｆは両者の差分な取り出すためにより
わん曲の少ない温度特性となる。

第６図の曲線り、は、人が一例として０．２２にされた
場合の測定結果が示されている。図面より明らかなよう
に、出力電圧の温度係数は温［Ｋかかわらずに一定であ
る。温度係数は定数大を適当に設定することによって実
質的に零にで會る。

第３因は、他の実施例の回路を示している。この回路に
おいては、ＭＩ８ＦｇＴＱｓとＱ、とによって１つのカ
レントミラー回路ＯＭ、が構成されており、またＭＩ８
ＦｇＴＱ、とＱ４とによって他の１つのカレントミラー
回路ＯＭｓが構成されている。ＭＩ８ＦＦｉＴＱ４のド
レイン電流はＭＩＳＦＥＴＱ、ｖｃ供給される。

ＭＩ８ＰＦｉＴＱｌとＱ、が適当な大きさに設定される
ことによってＭＩＳＦＥＴＱ、とＱ、の電流比が適当に
設定される。すなわち、ＭＩＳＦＥＴＱ、とＱ、の電流
比が適当に設定される。

上記の電流比とＭ　Ｉ　８　Ｆ　Ｅ　Ｔ　Ｑｌ　−Ｑｌ
ないしＱ、の、′〈きさが適当に設定されるととによっ
て、前記同様に温度変動及び電源変動九対して安定な望
まし−出力電圧ｖｒｅｆを得ることができる。

なお、第３図の回路におｈて、ＭＩＳＦＥＴＱ。

とＱ、の電流比は、カレントミラー回路ＯＭ、を構成す
るＭＩＳＦＥＴＱ、とＱ４の寸法比を適当に設定するこ
とによっても適当に設定することができる。

第３図の回路に従うと、ＭＩＳＦＥＴＱ、のドレインに
は、電源電圧ｖＤＤが直接に供給される。

従って、第３図の回路は、第２図の回路の動作下限電圧
よりも低い値の電源電圧においても充分に動作する。

第４図は、更に他の実施例の回路を示してｈる。

この第４図の回路においては、ＭＩＳＦＥＴＱｓのドレ
イン電流が、Ｍ　Ｉ　Ｓ　Ｆ　ＥＴＱｙ　−Ｑｅ及びＱ
４から構成され念カレントｉ’　５−　回路ＯＭ、　Ｋ
供給される。

カレントミラー回路ＯＭ４の１つの出力電流は、ダイオ
ード接続のＭＩＳＦＥＴＱｒ　に供給され、残りの１つ
の出力電流は、ＭＩＳＦＥＴＱ、とＱ。

とから構成されたカレントミラー回路ＯＭ、に供給され
る。

ＭＩＳＦＥＴＱｇなは、カレントミラー回路ＯＭ、によ
ってバイアス電流が流される。

Ｍ　Ｉ　８　Ｆ　ＥＴ　Ｑ　＋　−Ｑｔ及びＱ、は、前
記第１図及び第２図のＭ　Ｉ　８　Ｆ　ＦＳＴＱｔ　、
Ｑｔ及びＱ。

と同様な構造のＭＩＳＦＥＴとされる。

ＭＩＳＦＥＴＱ＋　、Ｑｔ及びＱ３が第４図に示された
ような接続とされていることによって、ＭＩＳＦＥＴＱ
３のゲートから定電圧ｖｒｅｆを得ることができる。

なお、ＭＩＳＦＥＴＱ、とＱｔＫ流されるバイアス電流
は、カレントミラー回路ＯＭ４とＯＭ。

の少なくとも一方の電流てい倍率を変更することによっ
て、適当な比になるようにされる。

第５図は、この発明の他の実施例の回路を示して込る。

この第５図の実施例の回路に従うと、出力電圧ｖｒｅｆ
の電源電圧依存性が充分に改善される。すなわち、飽和
領域で動作させられるＭＩＳＦＥＴにおｈて、そのソー
ス・ドレイン電流は、たとえそのゲート・ソース間に一
定のバイアス電圧が与えられていても、そのソース・ド
レイン間電圧が変化させられてしまうと、良く知られて
いるチャンネル長変調効果によって変化させられてしま
うことになる。

前記第２図に示されたような回路において、カレントミ
ラー回＊ＯＭ、を構成する一方のＭＩＳＦＥＴＱｇは、
そのゲートとドレインが共通接続されているので、その
ソース・ドレイン間電圧がそのしきい値電圧にはｙ等し
いような値に維持される。すなわち、ＭＩＳＦＥＴＱ、
のソース・ドレイン間電圧は、電源電圧■ＤＤの変動に
かかわらずにはｙ一定の値に維持される。これに対し、
ダイオード接続のＭＩＳＦＥＴＱｓ　のソース・ドレイ
ン間電圧がはソ一定の値にされるので、カレントミラー
回路ＯＭ、を構成する他方のＭＩＳＦＥＴＱ４のソース
・ドレイン間電圧は、電源電圧ＶＤ１）の変動に応じて
変動することになる。従って、ＭＩＳＦＥＴＱ４のドレ
イン電流は、電源電圧■　の変動に応じて比較的大きく
変動させられてＤ しまうことになる。このようｒｅ　Ｍ　Ｉ　Ｓ　Ｆ　Ｂ
　Ｔ　Ｑ　４のドレイン電流が変化させられてしまうの
で、カレントミラー回路ＣＭ、の電流てい倍率ｍは、電
源電圧ｖＤＤの変動に応じて変化させられてしまうこと
になる。このため、第２図に示され九回路から出力され
る電圧ｖｆｅｆは、若干の電源電圧依存性を持つように
なる。

第５図に示された回路においては、カレントミラー回路
ＯＭ、を構成する一方のＭＩＳＦ］１３ＴＱ４のドレイ
ンと、ダイオード接続のＭＩＳＦＥＴＱ。

のゲート及びドレインとの間にｐチャンネルＭＩ８ＦＥ
’ｒＱ、が設げられている。また、増幅用のｐ、チャン
ネルＭ　Ｉ　８　Ｆ　ＥＴＱｙ　、　Ｑａとカレントミ
ラー接続の。チャンネルＭＩ８Ｆｌ１３ＴＱ、及びＱ＋
ｏから構成された差動増幅回路Ｄ−ＡＭＰが設けられて
いる。

図示の接続によって、カレントミラー回路ＯＭ。

を構成するＭＩＳＦＥＴＱ４とＱ、のドレイン電圧は、
差動増幅回路Ｄ−ＡＭＰに供給される。差動ＭＨＩ回Ｍ
Ｄ−ＡＭＰのａｉカは、ＭＩ８ＦＦＩＴＱのゲートに負
帰還される。上記負帰還動作の結果として、ＭＩ８ＦＥ
ＴＱ４のドレイン電圧は、ＭＩＳＦ’ＥＴＱ、のドレイ
ン電圧と等しい値になるようにされる。

ＭＩ８ＦＩ１３ＴＱ、とＱ、のソース・ドレイン間電圧
が互ｒＫ等しくされる結果として、ＭＩＣＥ’ｇＴＱ４
とＱ、のそれぞれのチャンネル長変調効果によるソース
・ドレイン電流の相対的変動量は互いに等しくなる。そ
の結果、カレントミラー回路ＯＭ、の電流てぃ倍率ｍは
、電源電圧ｖＤＤの変動にかかわらずに一足に維持され
る。

てい倍率ｍが一定Ｋｍ持されることによって、第５図に
示された回路がら出力される電圧Ｖｒｅｆは、電源電圧
依存性を実質的にもたなくなる。

第７人図ないし第７ｃ図は、チャンネル長変調効果によ
る電流てぃ倍率ｍの変動が小さＡカレントミラー回路Ｃ
Ｍ、の回路である。

第７Ａ図ないし第７０図の回路は、前記第２図に示され
たカレントミラー回路ＯＭ、　又は第５図６　　　に示
されたカレントミラー回路ＯＭ、　、差動増幅Ｄｏ路Ｄ
　−ＡＭ　Ｐ　及ヒＭ　Ｉ　８　Ｐ　ＥＴ　Ｑ＊　トソ
ｔｔソｔｔさしかえることができる。第７Ａ図に示され
た回路は、最も少な員数のＭＩＳＰＥＴＫよっテ構成寧
れている。第７Ｂ図及び第７ｏ図の回路において、小な
くともＭＩ８ＦＥＴＱ、、とＱ８が同じしき−値電圧と
されていれば、Ｍ１８ＦＥＴＱ、　とＱ、のソース・ド
レイン間電圧を実質的に互ｒＫ等しくさせることができ
る。なお、電流てぃ倍率ｍにかかわらずにＭＩＳＦＥＴ
Ｑ４とＱ、のドレイン電圧を等しくさせるためには、Ｍ
Ｉ　５ＦＥＴＱ０とＱ、４との大きさの比をＭＩｓＦ’
ＥＴＱ、　とＱｌｌの大きさの比に等しくさせれば良−
〇この発明は、基準電圧発生回路として広く利用できる
ものである。

例えば、第８図に示す様な、電子式卓上計算器等に利用
される、電池の減少を警告する電池電圧検出回路の基準
電圧を形放するのに適してｂる。

なぜなら、使用累子な少なく、１チップＭＩＳＩＣ化が
容易に図れるからである。

この回路の動作は次のようになる。電源投入時、フリッ
プフロップ回路ＦＦは、電源投入時にそのリセット端子
に供給されるリセット信号によってリセットされる。Ｒ
，、Ｒ，による分割電圧（Ｒｔ　Ｌ）　／　（Ｒｔ　＋
　Ｒ，）は電池電圧Ｅ０とともに変化させられる。この
分割電圧と基準電圧発生回路から出力される基準電圧が
比較器ＯＭＰＫよって比較される。

電池電圧ｇｏが所定の値よりも大きい場合、比較器ＯＭ
Ｆの出力は、はソ接地電位のロウレベル圧される。

電池電圧Ｅｏが所定の値よりも低くなってしまった場合
、これに応じて比較器ＯＭＰの出力は、はソ電池電圧Ｅ
０のレベルのハイレベルにされる。

従って７リツプフロツプＦＦはセットされる。

フリップフロップＦＦのセット出力によって、図示しな
論表示装置が駆動される。すなわち、消耗電池置台の表
示等が行なわれる。なお動作波形を第９図に示す。

なお、ＭＩ　８ＦＢＴのしきい値電圧を変更するために
、前記のようにゲート電極としての多結晶シリコンの導
電型を変える構成にかえて、しきい値電圧に影響を与え
る種々のファクターを変更する構成をとることができる
。例えば、ゲート電極の仕事函数差を利用する場合、−
万のＭＩ８ＦＢＴのゲート電極を多結晶シリコンから構
成し、他方のＭＩＳＦＥＴのゲート電極をアルミニウム
。

モリブデン等から構成することができる。また、−万の
ＭＩＳＦＥＴのチャンネル領域とすべき部分の導電決定
型不純物濃度をイオン打込み技術等によって変更しても
良い。

【図面の簡単な説明】

第１図は、この発明に先立って出願され定基準電圧発生
回路の回路図、第２図は、この発明の実施例の回路図、
第３図、第４図および第５図は、それぞれこの発明の他
の実施例の回路図、第６図は第１図及び第２図の回路の
特性曲線図、第７Ａ図、第７Ｂ図及び第７Ｃ図は、それ
ぞれカレントミラー回路の回路図、第８図は電池電圧検
出回路の回路図、第９図は第８図の回路の動作波形図で
ある。 第　　１　　図 乙　　！ 第　　２　　図　　　　　　第　　３　　口笛　　５　
　図　　　　　第　　４　　図竹夕ｆ 第　　６　　図 ２ 第　　８　　図 第　　９　　図 す間

Claims (1)

1. 【特許請求の範囲】 １、第１Ｍｌ８ＰＦｉＴ（Ｑｓ　　）、ゲートとドレイ
   ンが結合され第１Ｍｌ８ＰＥＴ（Ｑｓ　）のドレイン電
   流と対応され九僅のバイアス電流が与えられる第２Ｍｌ
   ８ＦＥＴ（Ｑｔ　　）、及び上記第２Ｍｌ５ＰＥＴと異
   なるしきい値電圧を持ち第２ＭＩ　８ＦＥＴ（ｑｌ　　
   ）のドレインに出力される電圧を受けることによってそ
   のソースに上記第１Ｍｌ５ＦＥＴ（Ｑｌ）のゲートに供
   給すべき電圧を出方する第３Ｍｌ８ＰＦｉＴ（Ｑｗ　）
   とを含み、上記第１Ｍｌ５ＦＩＴ（Ｑｓ　）のゲートか
   ら出方電圧を得るようにしてなることを特徴とする基準
   電圧発生回路。 ２、上記第２ＭＩ８ＦｇＴ（Ｑａ　）Ｋ与えられるバイ
   アス電流は、上記１［ＭＩ８ＦＦｓＴ（Ｑ、）のドレイ
   ン電流に対しｍ倍（但しｍ〉１）とされてなることを特
   徴とする特許請求の範囲第１項に記載の基準電圧発生回
   路。 ３、上記第２Ｍｌ８Ｆ’ＥＴ（Ｑｓ　　）のバイアス電
   流は、上記第ｔＭＩｓＦ’ＥＴ（Ｑ、）のドレイン電流
   を入力電流として受けるカレントミラー回路によって形
   成されるようにされてなることを特徴とする特許請求の
   範囲第１項に記載の基準電圧発生回路。 ４、上記第１Ｍｌ５ＦＥＴ（Ｑｓ　）は、そのゲートと
   ドレインが共通接続され、上記カレン）？ラー回路には
   上記第３Ｍｌ８ＦＢＴ（Ｑ、）を介して上記第１Ｍｌ８
   ＦＥＴ（Ｑｓ　）のドレイン電流が供給されるようにさ
   れてなることを特徴とする特許請求の範囲第３項に記載
   の基準電圧発生回路。 ５、上記カレントミラー回路は、そのゲートとドレイン
   が結合され友第４Ｍｌ８ＦＥＴ（Ｑｌ　）及び上記第４
   Ｍｌ８ＦＥＴ（Ｑｓ　　）のゲートにゲートが共通接続
   された第５Ｍｌ５ＦＥＴ（Ｑ４　　）から構成されてな
   ることを特徴とする特許請求の範囲第４項に記載の基準
   電圧発生回路。 ６、上記第４及び第５Ｍｌ８ＦＥＴ　（Ｑｓ　＝　Ｑａ
   ）のソース・ドレイン間に与えられる電圧を互いに等し
   くさせるためのバイアス回路を含んで匹ることを特徴と
   する特許請求の範囲第５項に記載の基準電圧発生回路。 ７、上記バイアス回路は、上記＠４及び第５Ｍ１８Ｆ　
   ＢＴ　（Ｑｓ　　＝　Ｑａ　）のドレイン電圧を受ける
   差動増幅回路及び上記第５Ｍｌ８ＦＥＴ（Ｑ、）のドレ
   インに直列接続され上記差動増幅回路の出力によって制
   御される第６Ｍｌ８ＰＥＴ（Ｑｅ　　）から構成されて
   なることを特徴とする特許請求の範囲第６項に記載の基
   準電圧発生回路。