KR0123882B1

KR0123882B1 - 온도 변화에 대해 일정하게 유지되는 출력 신호 진폭을 갖는 ic

Info

Publication number: KR0123882B1
Application number: KR1019940024723A
Authority: KR
Inventors: 신이찌 오고
Original assignee: 가네꼬 히사시; 닛본덴기 가부시끼가이샤
Priority date: 1993-09-30
Filing date: 1994-09-29
Publication date: 1998-10-01
Also published as: US5493253A; JPH07106875A; KR950010341A

Abstract

제1(VDD)과 제2(GND) 전력 단자를 갖는 집적 회로에서, 차등 증폭기는 증폭기의 공통 접속 종단이 제2 전력 단자로 n형 정전류 트랜지스터(19)를 통해 접속될 때, 입력 신호(IN(1)-IN(2))에 응답하는 출력 신호(OUT(1)-OUT(2))를 생성하도록 제1 전력 단자로 접속되는 부하 종단을 갖는다. 전력 단자들간에 접속되어, 바이어스 저항(25)와 n 형 바이어스 트랜지스터(27)은 정전류 트랜지스터 게이트 전극으로 전송되고 온도 변화에 대해 일정한 출력 신호의 진폭을 유지하도록 바이어스 게이트 전극으로 피드백되는 차 전압을 생성하기 위한 전압 비교기(29)에 의해 기준 전압(REF)와 비교하기 위한 바이어스 회로 출력 전압을 생성한다. 전력 단자들간에 공급되는 소스 전압의 분할된 전압을 기준 전압으로서 사용하는 것이 가능하다. P 형 트랜지스터가 사용되면, 소스 전압은 역극성을 가져야 한다.

Description

온도 변화에 대해 일정하게 유지되는 출력 신호 진폭을 갖는 IC

제1도는 종래 기술에 따른 반도체 직접 회로의 회로도.

제2도는 본 발명의 제1 실시예에 따른 반도체 집적 회로의 회로도.

제3도는 본 발명의 제2 실시예에 따른 반도체 집적 회로의 회로도.

제4도는 본 발명의 제3 실시예에 따른 반도체 집적 회로의 회로도.

* 도면의 주요부분에 대한 부호의 설명

11, 13 : 트랜지스터 15, 17 : 부하 저항

19 : 정전류 트랜지스터 21, 23 : 분활기 저항

25 : 바이어스 저항 27 : 바이어스 트랜지스터

29 : 전압 비교기

본 발명은 차등 증폭기를 포함하는 반도체 집적 회로(IC)에 관한 것이고 집적 회로에서 사용하기 위한 차등 증폭기에 관한 것이다. 차등 증폭기는 입력 신호에 응답하여 온도의 변화에 대해 안정화된 출력 신호 진폭을 잦는 출력 신호를 생성하기 위한 것이다.

더 상세하게 후에 기술될 방식으로, 이 타입의 종래 차등 증폭기는 한 쌍의 부하 저항을 통해 제1 전력 단자에 접속되는 한 쌍의 트랜지스터를 포함하고 온도변화에 대해 증폭기의 출력 신호 진폭을 안정화하기 위해 온도 변화에 대해 일정하게 유지되는 게이트 바이어스 전압이 공급되는 정전류 트랜지스터를 포함하는 안정화 회로에 의해 실현될 수 있다. 그러나, 출력 신호 진폭은 항 쌍의 부하 저항과 정전류 트랜지스터의 온도 특성에 의존하고 온도 변화가 존재할 때 충분히 일정하게 유지되지 못한다. 그러므로 종래의 차등 증폭기는 온도 변화에 대해 일정한 출력 신호 진폭을 유지하는 것이 필요할 때 불완전 하였다.

따라서 본 발명의 목적은 입력 신호에 응답하여 온도 변화에 대해 일정하게 유지되는 출력 신호 진폭의 출력 신호를 생성하기 위한 차등 증폭기를 포함하는 반도체 집적 회로를 제공하는 것이다.

본 발명의 다른 목적은 차등 증폭기가 한쌍의 부하 저항을 통해 제1 전력 단자에 접속되는 한쌍의 트랜지스터를 포함하고 이 쌍의 트랜지스터의 공통 접속점과 제2 전력 단자간에 접속되고 온도의 변화에 관계없이 일정하게 유지되는 게이트 바이어스 전압이 공급되는 정전류 트랜지스터에 의해 실현되며, 출력 신호 진폭이 부하 저항과 정전류 트랜지스터의 온도 특성에도 불구하고 일정하게 유지되는 기술된 타입의 직접 회로를 제공하는 것이다.

본 발명의 다른 목적은 그 사이에 전력이 공급되는 제1과 제2 전력 단자를 갖는 반도체 집적 회로에서 사용하고 입력 신호에 응답하여 온도 변화에 대해 일정하게 유지되는 출력 신호 진폭을 갖는 출력 신호를 생성하기 위한 차등 증폭기를 제공하는 것이다.

본 발명의 또다른 목적은 한쌍의 부하 저항을 통해 제1 전격 단자에 접속되는 한쌍의 트랜지스터를 포함하고 이 쌍의 트랜지스터의 공통 접속점과 제2 전력단자간에 접속되고 온도의 변화에 대해 일정하게 유지되는 게이트 바이어스 전압이 공급되는 정전류 트랜지스터에 의해 실현되며, 출력 신호 진폭이 부하 저항과 정전류 트랜지스터의 온도 특성에도 불구하고 일정하게 유지되는 기술된 타입의 차등 증폭기를 제공하는 것이다.

본 발명의 다른 목적들은 이후 설명으로 명백하게 될 것이다.

본 발명의 특징에 따라서, 입력 신호에 응답하여 출력 신호를 생성하기 위한 반도체 직접 회로가 제공되는데, 이 반도체 집적 회로는 (A) 공통 접속점에서 공통으로 접속되는 소스 또는 드레인 전극, 게이트 전극, 및 접속점에서 한쌍의 부하 저항에 접속되고 부하 저항을 통해 제1 전력 단자에 접속되는 드레인 또는 소스 전극을 갖는 한쌍의 트랜지스터를 포함하고 입력 신호는 게이트 전극들 양단에 공급되는 차등 증폭기, (B) 정전류 트랜지스터 게이트 전극을 갖고 공통 접속점과 제2 전력 단자간에 접속되는 정전류 트랜지스터, (C) 정전류 트랜지스터 게이트 전극에서 바이어스 전압을 공급하기 위한 바이어스 수단, 및 (D) 차등 증폭기가 접속점들간에 출력 신호를 생성하게 하도록 제1과 제2 전력 단자간에 전력을 공급하기 위한 수단을 포함하고, 상기 바이어스 수단은 (Ca) 제1과 제2 전력 단자간에 접속되고 바이어스 회로 출력 전압을 생성하는 바이어스 회로, 및 (Cb) 바이어스 전압으로서 정전류 트랜지스터 게이트 전극으로 차 전압을 보내고 바이어스 회로를 통해 흐르는 전류를 제어하기 위해 바이어스 회로로 차 접압을 피드백하도록 바이어스 회로 출력 전압과 기준 전압간의 차 전압을 생성하기 위해 선정된 기준 전압에 응답하는 전압 비교기를 포함한다.

본 발명의 목적에 따라서, (A) 부하 종단과 부하 종단에 접속되는 제1 전력 단자로 전력이 공급되는 제1과 제2 전력 단자를 갖는 차등 증폭기와 (B) 차등 증폭기가 입력 신호에 응답하여 온도 변화에 대하여 진폭을 안정화하기 위한 진폭을 갖는 출력 신호를 생성하도록 하기 위해 공통 접속 종단과 제2 전력 단자간에 접속되는 안정된 수단의 결합구조가 제공되고, 상기 차등 증폭기는 공통 접속 종단에 접속되는 공통 소스 또는 드레인 전극, 이것의 양단에 입력 신호가 공급되는 게이트 전극, 및 접속점에서 한쌍의 부하 저항에 접속되고 접속점들간에 출력 신호를 생성하도록 부하 저항을 통해 부하 종단에서 제1 전력 단자로 접속되는 드레인 또는 소스 전극을 갖는 한쌍의 트랜지스터를 포함하며, 상기 안정화 수단은(Ba) 정전류 게이트 전극을 갖고 공통 접속 종단과 제2 전력 단자들간에 접속되는 정전류 트랜지스터와 (Bb) 정전류 트랜지스터 게이트 전극으로 바이어스 전압을 공급하기 위한 바이어스 수단을 포함하고, 상기 바이어스 수단은 (BbA) 제1과 제2전력 단자간에 접속되고 바이어스 회로 출력 전압을 생성하는 바이어스 회로, 및 (BbB)바이어스 전압으로서 정전류 트랜지스터 게이트 전극으로 차 전압을 보내고 바이어스 회로를 통해 흐르는 전류를 제어하기 위해 바이어스 회로로 차 전압을 피드백하도록 바이어스 회로 출력 전압과 기준 전압간의 차 전압을 생성하기 위해 선정된 기준 전압에 응답하는 전압 비교기를 포함한다.

상기의 2개의 각각 특징에서, 기준 전압은 전력의 소스 전압을 구동하므로써 양호하게 주어진다. 선택적으로, 수동 조정에 의해 기준 전압을 제공하는 것이 가능하다.

제1도를 참조하여, 종래의 반도체 직접 회로(IC)는 본 발명의 이해를 용이하게 하기 위해 기술될 것이다. 앞으로 트랜지스터가 특별히 언급되지 않으면 n형 칼륨비소(GaAs) 전계 효과 트랜지스터(FET)라고 가정한다.

직접 회로는 제1 전력 단자(VDD)와 제2 전력 단자(GND)을 갖는다. 소스 전압의 전력은 제1과 제2 전력 단자간에 공급된다. 제2 전력 단자는 보통 접지된다. 그러므로 전력은 양과 접지 전위로 제1과 제2 전력 단자를 유지한다.

집적 회로에서, 차등 증폭기는 공통 접속점에서, 즉, 공통 접속 종단에서 공통 접속된 소스 전극들을 갖는 한쌍의 제1과 제2 트랜지스터 (11과 13)을 포함한다. 제1과 제2 트랜지스터(11과 13)의 게이트 전극 양단에는, 입력 신호가 IN(1)과 IN(2)로 표시된 것처럼 공급된다. 제1과 제2 트랜지스터(11과 13)의 드레인 전극은 접속점에서 한쌍의 제1과 제2 부하 저항(15과 17)과 차동 증폭기의 부하 종단에서 부하 저항(15와 17)을 통해 제1 전력 단자로 접속된다.

정전류 트랜지스터(19)는 정전류 트랜지스터 게이트 전극을 갖고 공통 접속점과 제2 전력 단자간에 접속된다. 제1 과 제2 분할기 저항(21과 23)은 직렬 접속점에서 분할된 전압을 생성하도록 제1과 제2 전력 단자간의 직렬 접속점에서 직렬로 접속된다. 분할된 전압은 게이트 바이어스 전압을 정전류 트랜지스터 게이트로 전달된다. 출력 신호는 IN(1)과 IN(2)에 대응하여 역극성으로 OUT(1)과 OUT(2)에서 표시되는 것처럼 접속간에 생성된다.

출력신호는 부하 저항(15와 17)의 저항 값과 정전류 트랜지스터(19)를 통해 흐르는 정전류 값에 의해 결정되고 제1과 제2 트랜지스터 (11과 13)을 통해 흐르도록 공통 접속점에서 브랜치되는 출력 신호 진폭을 갖는다. 게이트 바이어스 전압이 온도 변화에 대해 일정하게 유지되는 분할된 전압에 의해 주어지는 한 정전류는 온도의 변화에 관계없이 안정화 된다. 결과적으로, 출력 신호 진폭은 온도 변화에 대해 안정화 된다. 그러나, 정전류 트랜지스터(19)가 온도 특성을 갖는 것이 인지되어야 한다. 부하 저항(15와 17)은 또한 특성을 갖는다.

그러나, 정전류 트랜지스터(19)의 온도 특성과 결합하여, 부하 저항(15와 17)의 온도 특성은 온도의 변화에 의존하는 출력 신호 진폭의 변화를 일으킨다. 이것은 출력 신호 진폭이 온도의 변화에 관계없이 불변을 유지해야 할 때 바람직하지 못하다.

이제 제2도를 참조하여, 설명은 본 발명의 제1 실시예에 따른 반도체 집적 회로에 대해 이루어질 것이다. 트랜지스터는 제1도에 도시된 것처럼 n형 갈륨비소 전계 효과 트랜지스터이다. 집적 회로는 제1과 제2 전력 단자를 갖고 정전류 트랜지스터에 의해 실현된 차동 증폭기를 포함한다. 유사한 부분은 같은 참조 번호로 표시되고 같은 번호의 신호는 유사하게 동작한다.

제2도에서, 바이어스 저항(25)와 바이어스 트랜지스터(27)의 직렬 접속은 제1도를 참조하여 기술된 분할기 저항(21과 23)을 위한 바이어스 회로로서 총체적으로 대치된다. 더 상세하게 , 바이어스 저항(25)는 제1 단자로 접속되는 한 종단과 다른 종단을 갖는다. 바이어스 트랜지스터(27)은 바이어스 게이트 전극을 갖고 바이어스 회로 접속점에서 바이어스 저항(25)의 다른 종단과 접속되고 제2 전력 단자에 접속된다. 바이어스 회로(25, 27)은 바이어스 회로 접속점에서 바이어스로 출력 전압을 생성한다.

연산 증폭기(29)는 전 압 비교기로서 사용되고 양 또는 비반전 입력 단자, 음 또는 반전 입력 단자, 및 증폭기 출력 단자를 갖는다. 전압 비교기는 또한 참조번호(29)로 표시될 것이다. 선정된 기준 전압(REF)는 음의 입력 단자로 공급된다. 바이어스 회로 출력 전압은 양의 입력 단자로 보내진다. 기준 전압과 바이어스 회로 출력 전압을 비교하여, 전압 비교기(29)는 증폭기 출력 단자에서 증폭된 차 전압을 생성한다.

차 전압은 제1도와 관련하여 기술된 분할 전압 대신에 게이트 바이어스 전압으로서 정전류 트랜지스터(19)의 정전류 트랜지스터 게이트 전극으로 전달된다. 게다가, 차 전압은 게이트 제어 전압으로써 바이어스 트랜지스터(27)의 바이어스 트랜지스터 게이트 전극으로 피드백된다. 결과적으로, 차 전압은 정전류 트랜지스터(19)의 정전류와 결과적으로 제1과 제2 트렌지스터(11과 13)을 통해 및 부하 저항(15와 17)을 통해 흐르는 전극 전류를 제어한다. 부가적으로, 차 전압은 이 후에 기술될 것처럼 바이어스 회로를 통해 흐르는 전기 전류를 제어한다.

우선 온도가 기준 전압(REF) 이하로 바이어스 회로(25, 27)의 바이어스 회로 출력 전압을 감소기키도록 변화하는 것이 가정된다. 이 경우에, 전압 비교기(29)는 저 레벨로 차 전압을 생성한다. 이것은 바이어스 회로 출력 전압을 기준 전압과 같게 하도록 바이어스 트랜지스터(27)의 게이트/소스 전압을 감소시킨다.

다음으로 온도가 기준 전압(REF) 이상으로 바이어스 회로 출력 전압을 상승하도록 변화하는 것이 가정된다. 이 경우에, 전압 비교기(29)는 바이어스 회로 출력 전압을 다시 바이어스 트랜지스터(27)의 게이트/소스 전압을 상승시켜 기준 전압과 같게 하도록 되게 하는 고 레벨로 차 전압을 생성한다.

이런 방식으로, 차 전압은 온도의 변화에 관계없이 기준 전압과 항상 같게 바이어스 회로 출력 전압을 유지하도록 바이어스 트랜지스터(27)의 게이트/소스 전압을 제어한다. 차 전압은 정전류 트랜지스터 게이트 전극으로 동시에 보내진다. 결과적으로, 정전류 트랜지스터(19)의 정전류는 온도 변화에도 불구하고 정전류 값을 유지하고 출력 신호 진폭의 변화를 억제하며 온도 변화에 대해 출력 신호 진폭을 일정하게 유지하도록 제어된다.

상기 분석적으로 기술된 것에서, 부하 저항(15와 17)과 바이어스 저항(25)가 공통의 온도 특성을 갖고 정전류와 바이어스 트랜지스터(19와 27)이 공통의 온도특성을 갖는 것이 가정된다. 출력 신호 진폭의 변화를 연구하기 위해, 출력 신호가 제1 트랜지스터(11)과 제1 부하 저항(15)간의 제1 접속 점에서 OUT(1)을 갖는 출력 신호 전압에 주목될 것이다. 이 출력 전압은 V1으로 표시된다.

부가적으로 기호는 다음과 같이 사용될 것이다.

바이어스 회로 출력 전압은 Vb, 제1 부하 저항(15)는 제1 부하 저항 값 R1과 저항 온도 계수 Kr을 갖고, 바이어스 저항(25)는 바이어스 저항 값 Rb를 갖고, 정전류 트랜지스터(19)의 정전류는 정전류 값 Ic와 트랜지스터 온도계수 Kt를 갖고, 바이어스 트랜지스터(27)을 통해, 바이어스 전류는 바이어스 전류 값 Ib로 흐르고, 정전류 트랜지스터(19)의 게이트 전류에서 생기는 변화는 k, 바이어스 전류가 정전류에서 갖는 비율은 m, 및 제1 부하 저항 값에서 바이어스 저항 값의 비율은 n이다. 이런 상황에서는

이다. 바이어스 트랜지스터(27)로 차 전압의 피드 백의 결과로서, 식(2)의 바이어스 회로 출력 전압(Vb)는 온도의 변화와 무관한 상수(C )와 같게 된다. 그러므로,

이다. 식(1)에서 식(3)을 대입하면,

이다.

식(4)는 출력 전압(V1)이 제1 부하 저항(15)의 부하 저항 값(R1)과 정전류 트랜지스터(19)의 정전류 값(Ic)에 의해 결정된다는 것을 보여준다. 유사하게, 접속 OUT(2)의 제2 지점에서 출력 전압은 온도 변화를 무시하고 일정하게 유지된다. 그후에, 출력 신호 진폭은 온도 변화에 대해 일정하게 유지된다.

제3도를 참조하여, 본 발명의 제2 실시예에 따른 반도체 집적 회로가 주목될 것이다. 트랜지스터는 또한 n형 갈륨비소 전계 효과 트랜지스터이다. 유사한 부분은 같은 참조 번호로 표시된다.

제3도에서, 바이어스 회로는 제1과 제2 분할기 저항(21과 23)이 제1도에서처럼 제1과 제2 전력 단자간의 직렬 접속점에서 직렬로 접속되는 분할기 회로를 더 포함한다. 그러나, 분할된 전압은 정전류 트랜지스터(19)의 정전류 트랜지터 게이트 전극으로 직접 전달되지 않는다. 대신에, 분할된 전압은 바이어스 저항(25)와 바이어스 트랜지스터(27)간의 바이어스 회로 접속점으로부터 보내지는 바이어스 회로 출력 전압과 비교하기 위한 기준 전압으로서 전압 비교기(29)로 전달된다.

예시된 집적회로가 제2도와 관련하여 기술된 두드러진 특징으로 동작되는 것이 명백하다. 한편, 제2도에서 전압 비교기(29)에 공급하기 위한 기준 전압은 수동적으로 조정하는 것이 가능하다.

제4도를 참조하여, 반도체 집적 회로는 본 발명의 제2 실시예에 따른 구성과 유사하다. 제1도 내지 제3도를 참조하여 예시된 집적 회로와는 대조적으로, p 형 갈륨비소 전계 효과 트랜지스터가 사용된다. 따라서, 제1 전력 단자에는 제2 전력 단자로 주어지는 접지 전위(GND)에 관하여 음의 전압(VDD)가 공급된다. 제2도와 제3도를 참조하여 예시된 집적 회로에 의해 달성된 것과 유사한 기술 메리트를 실현하는 것은 제4도의 집적 회로에서 명백히 가능하다. 상황에 따라, 제1 전력 단자가 제1도 내지 제3도에서와 같이 차등 증폭기의 부하 종단에 접속되고 안정회로로 접속되는 제2 전력 단자에 접지 전위와 음의 전압이 공급되는 것은 제4도에서 쉽게 알 수 있다. 제2도 내지 제4도에서, 사용은 다른 타입의 트랜지스터에서도 가능하다.

Claims

출력 신호를 생성하기 위해 입력 신호에 응답하는 반도체 집적 회로에 있어서, 공통 접속점에서 공통으로 접속되는 소스 또는 드레인 전극, 게이트 전극, 및 접속점에서 한쌍의 부하 저항에 접속되고 상기 부하 저항을 통해 제1 전력 단자에 접속되는 드레인 또는 소스 전극을 갖는 한쌍의 트랜지스터를 포함하고 상기 입력 신호는 상기 게이트 전극들 양단에 공급되는 차등 증폭기. 정전류 트랜지스터 게이트 전극을 갖고 공통 접속점과 제2 전력 단자간에 접속되는 정전류 트렌지스터. 상기 정전류 트랜지스터 게이트 전극으로 바이어스 전압을 공급하기 위한 바이어스 수단. 상기 차등 증폭기가 상기 접속점들간에 상기 출력 신호를 생성하게 하도록 상기 제1과 제2 전력 단자간에 전력을 공급하기 위한 수단을 포함하고, 상기 바이어스 수단이 상기 제1과 제2 전력 단자간에 접속되고 바이어스 회로 출력 전압을 생성하는 바이어스 회로 및 상기 바이어스 회로 출력 전압과 기준 전압간의 차 전압을 생성하여 상기 정전류 트랜지스터 게이트 전극으로 상기 바이어스 전압으로서 차 전압을 보내고 상기 바이어스 회로를 통해 흐르는 전류를 제어하기 위해 상기 바이어스 회로로 상기 차 전압을 피드백하도록 선정된 기준 전압에 응답하는 전압비교기를 포함하는 것을 특징으로 하는 반도체 집적 회로.
제1항에 있어서, 상기 전력이 상기 제1과 제2 전력 단자간의 소스 전압을 공급하고, 상기 바이어스 회로가 상기 기준 전압으로 상기 소스 전압을 분할하기 위한 분할기 수단을 포함하는 것을 특징으로 하는 반도체 집적 회로.
제2항에 있어서, 상기 분할기 수단이 직렬 접속점에서 상기 기준 전압을 생성하기 위해 상기 제1과 제2 전력 단자사이의 직렬 접속점에서 직렬로 접속되는 2개의 분할기 저항을 포함하는 것을 특징으로 하는 반도체 집적 회로.
제2항에 있어서, 상기 바이어스 회로가 상기 제1전력 단자에 접속되는 한 종단과 다른 종단을 갖는 바이어스 저항, 및 바이어스 트랜지스터 게이트 전극을 갖고, 바이어스 회로 접속점에서 상기 다른 종단과 그리고, 상기 바이어스 회로 접속점에서 상기 바이어스 회로 출력 전압을 생성하도록 상기 제2 전력 단자에 접속되는 바이어스 트랜지스터를 포함하고, 상기 전압 비교기가 상기 바이어스 트랜지스터 게이트 전극으로 또한 상기 차 전압을 공급하는 것을 특징으로 하는 반도체 집적 회로.
제4항에 있어서, 상기 한쌍의 트랜지스터, 상기 정전류 트랜지스터, 상기 바이어스 트랜지스터가 공통 전도형의 전계 효과 트랜지스터인 것을 특징으로 하는 반도체 집적 회로.
제1항에 있어서, 상기 전력이 상기 제1과 제2 전력 단자간의 소스 전압을 공급하고, 상기 바이어스 회로가 상기 제1 전력 단자에 접속되는 한 종단과 다른 종단을 갖는 바이어스 저항, 및 바이어스 트랜지스터 게이트 전극을 갖고, 바이어스 회로 접속점에서상기 다른 종단과 그리고, 상기 바이어스 회로 접속점에서 상기 바이어스 회로 출력 전압을 생성하도록 상기 제2 전력 단자에 접속되는 바이어스 트랜지스터를 포함하고, 상기 전압 비교기가 상기 바이어스 트랜지스터 게이트 전극을 또한 상기 차 전압을 공급하는 것을 특징으로 하는 반도체 집적 회로.
제6항에 있어서, 상기 바이어스 회로가 상기 기준 전압을 생성하도록 상기 소스 전압을 분할하기 위한 분할기 수단을 더 포함하는 것을 특징으로 하는 반도체 직접 회로.
제6항에 있어서, 상기 한쌍의 트랜지스터, 상기 정전류 트랜지스터, 및 상기 바이어스 트랜지스터가 공통 전동형의 전계 효과 트랜지스터인 것을 특징으로 하는 반도체 집적 회로.
제5항에 있어서, 상기 기준 전압이 수동으로 제어되는 것을 특징으로 하는 반도체 집적 회로.
제1 전력 단자가 부하 종단에 접속되고 그 사이에 전격이 공급되는 제1과 제2 전력 단자를 갖는 반도체 집적 회로에서 사용하기 위해 부하 종단과 공통 접속 종단을 갖는 차등 증폭기와, 상기 차등 증폭기가 입력 신호에 응답하여 온도 변화에 대하여 진폭을 안정화하기 위한 진폭을 갖는 출력 신호를 생성하도록 하기 위해 상기 공통 접속 종단과 상기 제2전력 단자간에 접속되는 안정화 수단의 결합구조로, 상기 차동 증폭기가 상기 공통 접속 종단에 접속되는 공통 소스 또는 드레인 전극, 이것의 양단에 상기 입력 신호가 공급되는 게이트 전극, 및 접속점에서 한쌍의 부하 저항에 접속되고 상기 접속점들간에 상기 출력 신호를 생성하도록 상기 부하 저항을 통해 상기 부하 종단에서 상기 제1 전력 단자로 접속되는 드레인 또는 소스 전극을 갖는 한쌍의 트랜지스터를 포함하고, 상기 안정화 수단이 정전류 트랜지스터 게이트 전극을 갖고 상기 공통 접속 종단과 상기 제2 전력 단자들간에 접속되는 정전류 트랜지스터와 상기 정전류 트랜지스터 게이트 적극으로 바이어스 전압을 공급하기 위한 바이어스 수단을 포함하며, 상기 바이어스 수단이 상기 제1과 제2 전력 단자간에 접속되고 바이어스 회로 출력 전압을 생성하는 바이어스 회로, 및 상기 바이어스 회로 출력 전압과 기준 전압간의 차 전압을 생성하여 상기 정전류 트랜지스터 게이트 전극으로 상기 바이어스 전압으로서 상기 차 전압을 보내고 상기 바이어스 회로를 통해 흐르는 전류를 제어하기 위해 상기 바이어스 회로로 상기 차 전압을 피드백하도록 선정된 기준 전압에 응답하는 전압 비교기를 포함하는 것을 특징으로 하는 결합구조.
제10항에 있어서, 상기 전력이 상기 제1과 제2 전력 단자간에 소스 전압을 공급하고, 상기 바이어스 회로가 상기 기준 전압을 생성하도록 상기 소스 전압을 분할하기 위한 분할기 수단을 포함한는 것을 특징으로 하는 결합구조.
제11항에 있어서, 상기 분할기 수단이 직렬 접속점에서 상기 기준 전압을 생성하도록 상기 제1과 제2 전력 단자간의 직렬 접속점에서 직렬로 접속되는 2개의 분할기 저항을 포함하는 것을 특징으로 하는 결합구조.
제11항에 있어서. 상기 바이어스 회로가 상기 제1 전력 단자에 접속되는 한 종단과 다른 종단을 갖는 바이어스 저항, 및 바이어스 트랜지스터 게이트 전극을 갖고, 바이어스 회로 접속점에서 상기 다른 종단과 그리고, 상기 바이어스 회로 접속점에서 상기 바이어스 회로 출력 전압을 생성하도록 상기 제2 전력 단자에 접속되는 바이어스 트랜지스터를 포함하고, 상기 전압 비교기가 상기 바이어스 트랜지스터 게이트 전극으로 또한 상기 차 전압을 공급하는 것을 특징으로 하는 결합구조.
제12항에 있어서, 상기 쌍의 트랜지스터, 상기 정전류 트랜지스터, 및 상기 바이어스 트랜지스터가 공통 전도형의 전계 효과 트랜지스터인 것을 특징으로 하는 결합구조.
제10항에 있어서, 상기 바이어스 회로가 상기 제1 전력 단자에 접속되는 한 종단과 다른 종단을 갖는 바이어스 저항, 및 바이어스 트랜지스터 게이트 전극을 갖고, 바이어스 회로 접속점에서 상기 다른 종단과 그리고, 상기 바이어스 회로 접속점에서 상기 바이어스 회로 출력 전압을 생성하도록 상기 제2 전력 단자에 접속되는 바이어스 트랜지스터를 포함하고, 상기 전압 비교기가 상기 바이어스 트랜지스터 게이트 전극으로 또한 상기 차 전압을 공급하는 것을 특징으로 하는 결합구조.
제15항에 있어서, 상기 바이어스 회로가 상기 기준 전압을 생성하도록 상기 소스 전압을 분할하기 위한 분하기 수단을 더 포함하는 것을 특징으로 하는 결합구조.
제15항에 있어서, 상기 쌍의 트랜지스터, 상기 정전류 트랜지스터, 및 상기 바이어스 트랜지스터가 공통 전도형의 전계 효과 트랜지스터인 것을 특징으로 하는 결합구조.
제14항에 있어서, 상기 기준 전압이 수동적으로 제어되는 것을 특징으로 하는 결합구조.