KR910001293B1 - 전원전압검출회로 - Google Patents

Abstract

내용 없음.

Description

전원전압검출회로

제1도는 본 발명의 1실시예에 따른 전원전압검출회로의 구성을 나타낸 회로도.

제2도는 일반적인 MOS트랜지스터의 특성을 나타낸 그래프.

제3도 내지 제5도는 제1도에 도시된 각 회로부의 구체적인 회로를 나타낸 회로도.

제6도는 제1도의 실시예를 나타낸 구체적인 회로도.

제7도는 전원전압(VDD)에 대한 바이어스전압(VB) 및 기준전압(VI)의 특성을 나타낸 도면.

제8도는 제3도 내지 제5도회로의 출력특성을 나타낸 그래프.

제9도는 제5도에 도시된 전류경로회로에 있는 각 소자칩내의 구조를 나타낸 단면도.

제10도 내지 제12도는 제3도 내지 제5도의 다른 회로를 나타낸 회로도.

제13도는 MOS트랜지스터의 동작특성도.

제14도는 본 발명의 다른 실시예에 따른 전원전압검출회로의 구성을 나타낸 블록도.

제15(a)와 제15(b)도, 제16(a)도, 제17(a)도 내지 제17(d)도, 제18도, 제19도, 제20(a)도 및 제20(b)도는 제14도의 실시예를 각각 나타낸 구체적인 회로도.

제21도는 제14도의 실시예를 나타낸 응용회로도.

제22도는 제21도의 응용회로를 나타낸 동작도.

제23도는 본 발명의 또 다른 실시예를 나타낸 블록도.

제24도는 기준전압회로의 응용예를 나타낸 회로도.

제25(a)도 내지 제25(c)도는 제24도의 각 소자를 나타낸 구체적인 도면.

제26도는 전압분할회로를 나타낸 응용회로도.

제27도(a)도 내지 제27(c)도는 각각 전류경로회로의 응용예를 나타낸 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

11~13 : 접속점 14,23,26 : 저항

15 : 바이어스전압발생회로 16 : 기준전압발생회로

17 : 전압분할회로 18 : 전압비교기

19 : 전류경로회로 21,22,41,42,46 : P채널 MOS트랜지스터

24,25,27,31~33,43~45,47 : N채널 MOS트랜지스터

48,49 : 바이폴러트랜지스터 51 : N형 실리콘기판

52,53 : P형 웰영역 54,55 : P⁺형 커트링영역

56,57 : N⁺형 영역 58,59 : P

형 영역

60 : 콜렉터전극 61 : 베이스전극

62 : 에미터전극 71 : P챈널 MOS트랜지스터

72 : N챈널 MOS트랜지스터 73 : 반전회로

117,217 : 전원전압분할회로 115,215 : 바이어스회로

116a,116b : 기준전압회로 118,218 : 전압비교기

119,219 : 제어회로 120a, 120b : 스위치회로

212 : 선택게이트 T1∼T6 : N챈널 MOS트랜지스터

T7∼T10 : P챈널 MOS트랜지스터 R : 저항

116 : 기준전압회로 220 : 버퍼회로

Il,I2 : 인버터 G1,G2 : 노아게이트

G3 : 낸드게이트 SW1 -SWn : 스위치

Q : 트랜지스터

[산업상의 이용분야]

본 발명은 반도체집적회로, 예컨대 LSI회로에 내장되어 태양전지와 같이 그 출력전압이 크게 변동하는 전원을 위한 전압레귤레이터와 더불어 사용되도록 된 전원전압검출회로에 관한 것이다.

[종래의 기술 및 그 문제점]

일반적으로 태양전지와 같이 출력전압이 크게 변동하는 전원을 이용해서 LSI회로를 구동시킬 경우에는 전압레귤레이터가 필요하게 되는데, 예컨대 태양전지의 출력이 1.5V이면서 100nA정도로서 대단히 작은 값으로 출력되므로 이 LSI회로를 양호하게 구동시키기 위해서는 전압레귤레이터로부터 소비되는 전류를 200nA이하로 출력시키는 것이 바람직하고, 이와 더불어 전압레귤레이터의 출력전압이 불안정하게 송출되어도 1.5V에 대해 ±0.1V(土7%)이하의 전압으로 송출하는 것이 바람직하며, 또 태양전지용 전압레귤레이터를 LSI회로내에다 내장시켜 주는 것도 바람직하게 됨에 따라 LSI회로기판위에 점유되는 전압레귤레이터의 점유면적도 작게 점유되는 것이 요구되게 된다.

종래부터 사용되고 있는 전압레귤레이터는 전원의 출력단자 사이에 적어도 2개의 저항을 직렬로 접속해서 전압분할회로를 형성하게 되는 바, 이 전압분할회로의 전압분할출력을 정전류회로의 출력전압과 비교하고, 그 비교출력에 따라 전압분할회로로 인가되는 전압을 조정하도록 구성되게 된다.

그런데, 상기와 같이 구성되는 전압레귤레이터를 LSI회로내에다 조립하기 때문에 상기한 바 있는 전압레귤레이터의 소비전류값을 200nA이하로 억재해줄 필요가 있게 되고, 그 때문에 전압분할회로용 저항값은 수십MΩ라는 값으로 설정시켜 주어야 된다.

따라서, LSI회로내에 설치되는 상기와 같은 고저항은 그 점유면적이 대단히 크게 점유되기 때문에 전압레귤레이터를 LSI회로의 동일기판위에 내장시켜 줄 수 없게 된다.

[발명의 목적]

본 발명은 상기한 점을 감안해서 발명된 것으로, 태양전지와 같이 출력이 낮으면서 출력변동이 큰 전원에 의해 구동되는 LSI회로와 더불어 단일칩상에 조립하기가 적절할 뿐만 아니라 저소비전류로도 전압레귤레이터출력전압의 오차를 작게 할 수 있도록 작은면적으로도 패턴화할 수 있도록 구성되는 전원전압검출회로를 제공함에 그 목적이 있다.

[발명의 구성]

상기 목적을 달성하기 위해 본 발명은, 제1전원전위(VDD)가 공급되는 제1접속점(11)과, 제2전원전위(VEE)가 공급되는 제 2접속점(12), 상기 제1, 제2접속점(11) (12)간에 접속되면서 소정의 바이어스전압(VB)을 발생시키는 바이어스전압발생회로(15), 이 바이어스전압발생회로(15)로부터 출력되는 바이어스전압(VB)이 공급되는 게이트를 갖춘 적어도 1개의 MOSFET(25)로 구성된 정전류회로를 포함하면서 상기 제1, 제2접속점(11) (12)간에 접속되는 기준전압발생회로(16), 상기 제1, 제2접속점(11) (12)간에 접속되면서 상기 접속점(11) (12)간의 전압으로부터 소정의 분압전압(V2)을 얻도록 된 전압분할회로(17), 상기 기준전압발생회로(16)의 출력(V1)과 상기 전압분할회로(17)로부터의 분압전압(V2)을 각각 제1, 제2입력으로 하면서 상기 바이어스전압발생회로(15)의 바이어스전압(VB)에 의해 바이어스되는 MOSFET(45)를 그 전류원으로 하는 차동증폭회로를 갖춘 전압비교기(18) 및, 상기 제1, 제2접속점 (11) (12)간에 접속되면서, 상기 전압비교기(18)의 출력에 의해 그 도전상태가 제어되는 전류경로회로(19)를 구비하여 구성된 것을 특징으로 한다.

또한, 본 발명은, 제1, 제2전원전위(VDD) (VEE)간에 접속되면서 소정의 바이어스전위를 발생시키는 바이어스회로(115)와, 이 바이어스회로(115)로부터 출력되는 바이어스전압이 공급되면서 복수의 기준전압을 발생시킬 수 있는 기준전압회로(116a,l16b,…), 상기 제1, 제2전원전위(VDD) (VEE)간에 접속되면서 복수의 전원전압분할전압을 발생시킬 수 있는 전원전압분할회로(117), 이 전원전압분할회로(117) 및 상기 기준전압회로(116a,l16b,…)를 제어해서 각각 복수의 분할전압 및 기준전압으로부터 택일적으로 소정의 분할전압 및 기준전압을 출력시키는 제어회로(119) 및, 상기 바이어스회로(115)의 바이어스전압에 의해 바이어스되는 MOSFET(T73,T78)를 그 전류원으로 해서 상기 기준전압회로(116a,l16b,…)로부터 얻어지는 하나의 기준전압과 상기 전원전압분할회로(117)로부터 얻어지는 하나의 분할전압(V1)을 비교하는 전압비교기(118)를 구비하여 구성된 것을 특징으로 한다.

[실시예]

이하, 예시도면을 참조해서 본 발명의 1실시예를 상세히 설명한다.

제1도는 본 발명의 1실시예에 따른 전원전압검출회로의 구성을 나타낸 블록도로서, 접속점(11)에는 태양 전지(도시되지 않았음)로부터 발생되는 전압인 고전위측의 전위(VDD)가 공급되면서 접속점(12)에도 마찬가지로 저전위측의 전위(VEE)가 공급되게 되고, 상기 접속점 (12)과 다른 접속점(13)에는 전압강하를 발생시켜 주기 위한 저항(14)이 접속되게 되며, 또 상기 접속점(11)과 접속점(13) 사이에는 순차적으로 바이어스전압발생회로(15)와 기준전압발생회로(16), 전압분할회로(17), 전압기교기(18) 및 전류경로회로(19)가 각각 접속되게 된다.

이중 상기 바이어스전압발생회로(15)는 접속점(11)의 전위(VDD)와 다른 접속점(13)의 전위(VSS)의 전위차이로부터 소정의 직류바이어스전압(VB)을 발생시켜 주게 되는데, 이 직류바이어스전압(VB)은 이 전압(VB)이 게이트에 공급되는 MOS트랜지스터가 후술하게 될 약반전영역에서 동작하는 값으로 설정되고, 이로부터 바이어스전압발생회로(15)에서 발생되는 바이어스전압(VB)은 상기 기준전압발생회로(16) 및 전압비교기(18)로 각각 공급된다.

본 실시 예에서는 회로전체의 소비전류저감화를 도모하기 위해 회로를 구성하는 각 MOS트랜지스터가 게이트 및 드레인특성의 약반전영역에서 동작되도록 상기 바이어스전압발생수단(15)으로부터 발생되는 바이어스전압값을 설정하게 된 바, 즉 일반적으로 MOS트랜지스터의 게이트전압(VGS)-드레인전류(log IDS)특성은 제2도의 특성도에 도시된 바와 같이 전류가 게이트바이어스에 대해 지수함수적으로 흐르는 A영역을 약반전영역이라 칭하고, 또 전류가 게이트바이어스의 제곱에 비례해서 흐르는 B영역을 강반전영역이라 칭하며, 이로부터 MOS트랜지스터의 임계전압(VTH)은 A영역과 B영역의 경계부근의 전압으로 정의되게 된다.

따라서, B영역에서 동작되는 경우에는 실현시켜줄 수 있는 최소의 칫수로 MOS트랜지스터를 구성해도 수 μA의 전류가 소비되게 되고, 또 약반전영역인 A영역에서 MOS트랜지스터를 동작시킬려면 수십 nA-수백nA 정도로 소비전류를 억제시킬 수 있게 된다.

이어 기준전압발생회로(16)는 바이어스전압발생회로(15)로부터 송출되는 바이어스전압(VB)에 입각해서 접속점(13)의 전위(VSS)를 기준으로 하여 보통접속점(11)의 전위(VDD)로부터 일정한 전위만큼 낮은 기준전압(V1)을 발생시켜 준 다음 그 기준전압(V1)을 비교기(18)의 한쪽 입력단으로 공급시켜 주고, 또 전압분할회로(17)는 접속점(13)의 전위(VSS)를 기준으로 하는 접속점(11)의 전위(VDD)를 일정한 비율로 분할함으로써 분할전압(V2)을 발생시킨 다음 그 분할전압(V2)을 비교기(18)의 다른입력단으로 공급시켜 준다.

따라서, 전압비교기(18)는 공급되는 기준전압(V1)과 분할전압(V2)을 비교한 다음 그 비교결과에 따라 출력전압(V3)을 출력시켜 전류경로회로(19)로 공급시켜 주게 되고, 이 전류경로회로(19)는 상기 비교기(18)의 출력전압(V3)에 따른 전류를 전류접속점(12) (13)사이에 흘려줌에 따라 저항(14)에서 전압강하를 발생시켜 주어 출력전압(Vout)이 일정하게 되도록 조절시켜 주게 된다.

제3도는 상기 바이어스전압발생회로(15) 및 기준전압발생회로(16)의 구체적인 구성을 나타낸 회로도로서, 먼저 바이어스전압발생회로(15)는 다음과 같이 CMOS트랜지스터로 구성되는 바, VDD전위가 공급되고있는 접속점(11)에 P챈널 MOS트랜지스터(21)의 소오스가 접속될 뿐만 아니라 P챈널 MOS트랜지스터(22)의 소오스도 접속되게 되고, 상기 P챈널 MOS트랜지스터(21)의 게이트와 드레인이 접속됨과 더불어 P챈널 MOS트랜지스터(21)의 게이트는 이 P챈널 MOS트랜지스터(21)의 게이트에 접속되게 되며, 그에 따라 P챈널 MOS트랜지스터(21) (22)는 트랜지스터(21)측으로 흐르는 전류에 비례한 전류가 트랜지스터(22)측으로 흐르게 되므로 전류미러회로로 구성되게 된다.

또, 상기 P챈널 MOS트랜지스터(22)의 드레인에는 저항(23)의 일단이 접속되면서 그 저항(23)의 타단에 N챈널 MOS트랜지스터(24)의 드레인이 접속되고, 이 N챈널 MOS트랜지스터 (24)의 소오스는 VSS전위가 공급되어 있는 접속점(13)에 접속되면서 그 게이트가 상기 저항(23)의 일단에 접속되며, P챈널 MOS트랜지스터(21)의 드레인에는 N챈널 MOS트랜지스터(25)의 드레인이 접속되고, 이 트랜지스터(25)의 소오스에는 접속점(13)이 접속됨과 더불어 그 게이트에 상기 저항(23)의 타단이 접속된다.

즉, N챈널 MOS트랜지스터(24)의 드레인과 게이트사이에 저항(23)이 끼워져 있으므로 N챈널 MOS트랜지스터(24) (25)의 게이트전위는 이 저항(23)의 전압강하분만큼 다르게 되지만, N챈널 MOS트랜지스터(24)(25)는 트랜지스터(24)측으로 흐르는 전류에 비례한 전류가 트랜지스터(25)측으로 흐르게 되므로 전류미러회로를 구성하게 된다.

그러나, 상기 바이어스전압(VB)은 저항(23)의 타단측으로부터 출력되도록 되어 있다.

따라서, 상기와 같이 구성되는 바이어스전압발생회로(15)는 회로자체의 자기보정기능에 의해 단일안정점으로 낙착되도록 동작되게 되므로 P챈널 MOS트랜지스터(21) (22)의 게이트전압은 VDD전위보다 각각을 설정한 약반전영역으로 되도록 되는 바와 같이 바이어스전압분만큼 낮은 값으로 되고, 또 N챈널 MOS트랜지스터(24) (25)의 게이트전압도 마찬가지로 VSS전위보다도 바이어스전압(VB)분만큼 높은 값으로 된다.

이와 더불어 기준전압발생회로(16)는 다음과 같이 구성되는 바, VDD전위가 공급되고 있는 접속점(11)에는 저항(26)의 일단이 접속되면서 그 저항(26)의 타단에 N챈널 MOS트랜지스터 (27)의 드레인이 접속되고, 이 N챈널 MOS트랜지스터(27)의 소오스는 접속점(13)에 접속되어 있으므로 그 게이트에는 바이어스전압발생회로(15)로부터 발생되는 바이어스전압(VB)이 공급되며, 상기 기준전압(V1)은 저항(26)과 N챈널 MOS트랜지스터의 드레인과의 접속점으로부터 출력되어 전압비교기(18)의 한쪽 입력단으로 공급되게 된다.

따라서, 저항(23)(26)에 흐르는 전류(I1)(I3)는 바이어스전압발생회로(15)와 기준전압발생회로(16)에서 사용되고 있는 각 트랜지스터가 약반전영영에서 동작되도록 설정되어 있기 때문에 수정 nA정도로 대단히 작게 할당되고, 그에 따라 상기 전압발생회로(15) (16)가 칩위에 점유되는 면적도 극히 작게 점유되게 된다.

제4도는 전압분할회로(17)의 구체적인 구성을 나타낸 회로도로서, 이 전압분할회로

(17)는 바이어스전압발생회로(15)와 기준전압발생회로(16)의 동일칩기판위에 형성되어 다음과 같이 구성되는 바, 상기 VDD전위가 공급되고 있는 접속점(11)에는 N챈널 MOS트랜지스터(31)의 드레인자 게이트가 접속되고, 이 N챈널 MOS트랜지스터(31)의 백게이트(칩기판)와 소오스가 접속되는 한편 상기 트랜지스터(31)의 백게이트와 소오스접속점에는 N챈널 MOS트랜지스터(32)의 드레인과 게이트가 접속되며, 이 트랜지스터(32)의 백게이트와 소오스는 접속된다. 또 이 트랜지스터(32)의 백게이트와 소오스의 접속점에는 N챈널 MOS트랜지스터(33)의 드레인과 게이트가 접속되고, 이 트랜지스터(33)의 백게이트와 소오스는 VSS전위가 공급되고 있는 접속점(13)에 접속된다. 따라서, 상기 트랜지스터(31-33)의 소자칫수는 전체가 동일하게 된다.

즉, 이 전압분할회로(17)는 드레인과 게이트가 백게이트와 소오스에 각각 접속되어 전류통로의 저항이 동일한 3개의 N챈널 MOS트랜지스터(31∼33)를 상기 접속점(11)과 접속점(13) 사이에 직렬로 접속되도록 구성하게 되고, 상기 분할전압(V2)은 트랜지스터(31) (32)의 접속점으로부터 출력되어 전압비교기(18)의 다른 입력단으로 공급되게 된다. 그 때문에 분할전압(V2)은 VDD전위와 VSS전위사이의 2/3전압분에 상당한 전압으로 된다.

또, 전압분할회로(17)에서는 VDD전위와 VSS전위사이의 1/3전압분이 각 트랜지스터(31∼33) 각각의 게이트·소오스 사이에 인가되도록 되어 있는데, 이 경우에는 VDD전위의 최대값이 트랜지스터(31∼33) 각각이 약반전영역에서 동작되도록 게이트바이어스전압의 3배 이상으로 되지 않도록 각 소자의 칫수를 설정시켜주어야 한다.

제5도는 전압비교기(18) 및 전류경로회로(19)의 구체적인 구성을 나타낸 회로도로서, 먼저 전압비교기(18)는 다음과 같이 CMOS트랜지스터로 구성되는 바, VDD전위가 공급되고 있는 접속점(11)에는 P챈널 MOS트랜지스터(41)의 소오스가 접속되면서 P챈널 MOS트랜지스터(42)의 소오스도 접속되고, 상기 P챈널 MOS트랜지스터(42)의 게이트와 드레인이 접속되면서 P챈널 MOS트랜지스터(42)의 게이트는 상기 트랜지스터(41)의 게이트에 접속되며, 그에 따라 P챈널 MOS트랜지스터(41) (42)는 트랜지스터(41)측으로 흐르는 전류에 비례한 전류가 트랜지스터(42)측으로 흐르는 전류미러형 부하회로로 구성되게 된다.

또, P챈널 MOS트랜지스터(41)의 드레인에는 N챈널 MOS트랜지스터(43)의 드레인이 접속되면서 P챈널 MOS트랜지스터(42)의 드레인에 N챈널 MOS트랜지스터(44)의 드레인이 접속되고, 이 N챈널 MOS트랜지스터(43)(44)의 소오스가 공통적으로 접속되므로 그 공통접속점에는 N챈널 MOS트랜지스터(45)의 드레인이 접속되며, 이 트랜지스터(45)의 소오스는 접속점(13)에 접속되면서 그 게이트가 바이어스전압발생회로

(15)로부터 출력되는 바이스전압(VB)이 공급되게 되고, 이어 상기 트랜지스터(43) (44)의 각 게이트에는 기준전압발생희로(16)로부터 출력되는 기준전압(V1) 및 전압분할회로(17)로부터 출력되는 분할전압(V2)이 각각 공급되게 된다.

또, 접속점(11)에는 P챈널 MOS트랜지스터(46)의 소오스가 접속되면서 그 드레인에 N챈널 MOS트랜지스터(47)의 드레인이 접속되고, 이 N챈널 MOS트랜지스터(47)의 소오스는 접속점(13)에 접속되게 된다.

그러나, 상기 트랜지스터(46)의 게이트에는 트랜지스터(42)(44)의 드레인접속점전압이 공급되면서 트랜지스터(47)의 게이트에는 바이어스전압발생회로(15)로부터 출력되는 바이어스전압(VB)이 공급되도록 되어있고, 또 상기 전압(V3)은 트랜지스터(46)(47)의 드레인접속점으로부터 전류경로회로(19)로 출력되도록 되어 있다.

이와 더불어 전류경로회로(19)는 다음과 같이 구성되는 바, VDD전위가 공급되고 있는 접속점(11)에는 NPN형 바이폴러트랜지스터(48) (49)의 각 콜렉터가 접속되고, 바이폴러트랜지스터(48)의 에미터는 다른 트랜지스터(49)의 베이스에 접속되면서 트랜지스터(49)의 에미터는 접속점(13)에 접속되며, 그에 따라 전류경로회로(19)는 2개의 트랜지스터(48) (49)로 이루어지는 다링톤회로이므로 초단의 트랜지스터(48)의 베이스에 전압비교기(18)의 출력전압(V3)을 공급시켜 주게 된다.

제6도는 제1도의 실시예회로를 제3도 내지 제5도의 구체적인 회를 이용한 전원전압검출회로의 전체회로도로서, 여기서 제1도의 저항(14)은 VEE전위와 VSS전위 사이에 접속되는 바, 상기와 같이 구성되는 전원전압검출회로의 동작을 설명한다.

제6도의 바이어스전압발생회로(15)에 있어서 트랜지스터(24)에 I1전류가 흐르게 되면, N챈널 MOS트랜지스터(25)에는 P챈널 MOS트랜지스터(21) (22)의 소자칫수비에 따라 일정한 I2전류가 흐르게 되고, 이때 트랜지스터(25)의 게이트에는 이 트랜지스터(25)의 임계전압에 상당하는 전압이 발생되며, 이 임계전압이 VB로서 기준전압발생회로(16)에 있는 N챈널 MOS트랜지스터(27)의 게이트에 공급되기 때문에 이 트랜지스터(27)에는 트랜지스터(25) (27)의 소자칫수비에 따라 일정한 I3전류가 흐르게 된다.

여기서 각 전류(Il-I3)값은 VDD전위가 변화한다해도 보통 일정하게 된다. 따라서, 기준전압발생회로(16)에서는 저항(26)에 일정한 전압강하가 발생되게 되는데, 이때 저항(26)값을 R1이라 하면, 이 저항(26)에는 R1×I3로 되는 전압강하가 발생되고, 그 때문에 기준전압(V1)값은 VDD전위로부터 전압강하분만큼 감산하게(VDD-R1×I3)된다.

제7도는 VDD전위에 대해 전압(VB) (V1)의 특성을 나타낸 특성도인 것이다.

한편, 제4도에 도시된 바와 같이 전압분할회로(17)로부터는 전위(VDD) (VSS)사이의 2/3전압에 상당하는 전압이 분할전압(V2)으로 출력하게 된다.

제5도의 전압비교기(18)에 있어 분할전압(V2)이 기준전압(V1)보다도 크게될 때 그 차이전압(V2-V1)은 트랜지스터(41∼47)로 이루어지는 전압기교기(18)에서 증폭되므로 그 출력전압(V3)이 저하되게 되고, 약반전영역에서의 증폭도는 대단히 크기 때문에 전압비교기(18)의 출력전압(V3)은 거의 VSS레벨로 되어 바이폴러트랜지스터(48)에는 베이스전류가 흐르지 않아 전류경로회로(19)에도 전류가 흐르지 않으므로 접속점(13)의 전위(VSS)값이 일정한 상태대로 있게 된다.

한편, 접속점(11)의 VDD전위가 높아짐에 따라 기준전위(V1)가 분할전위(V2)를 초과하게 된다면, 이번에는 V1-V2의 차이전압이 증폭되어 전압비교기(18)의 출력전압(V3)이 거의 VDD레벨 또는 중간레벨로 되므로 P챈널 MOS트랜지스터(46)를 거쳐 바이폴라트랜지스터(48)로 베이스전류가 흐르기 시작하고, 이때 상기 트랜지스터(48)에 베이스전류가 흐르기 시작한다면 바이플러트랜지스터(48)(49)에 콜렉터전류가 흐름에 따라 전류경로회로(19)에 흐르는 전류는 그후 분할전압(42)이 기준전압(V1)보다도 크게 되기 직전의 상태로 되도록 전압기교기(18)가 동작되므로 설정된 일정전압(V5)과 VDD전위의 전위차이가 저항(14)에 발생되도록 제어하기 때문에 VDD전위의 상승에 비례해서 증가한다.

그 때문에 저항(14)양단 사이의 전압강하(V4)는 제8도의 특성도에 도시된 바와 같이 기준전압(V1)이 분할전압(V2)을 초과하는 싯점에서의 VDD전위값(V5) 이상으로는 VDD전위와 동일한 경사로 증가하게 된다.

그 결과 접속점(11) (13) 사이에는 VDD전위와 전압강하(V4)의 차이전압이 얻어지게 되고, 이때 전압강하(V4)의 경사는 VDD전위와 동등하기 때문에 VDD전위가 V5이상일 때 접속점(11)과 접속점(13)사이에는 일정한 전압이 발생되게 된다.

여기서 바이어스전압발생회로(15)내의 트랜지스터(21) (22) (24) (25) 각각은 약반전영역에서 작동되도록 각 회로정수가 설정되기 때문에 이들 트랜지스터는 각각 약반전영역에서 동작하게 되고, 그 때문에 바이어스전압발생회로(15)에서의 소비전력값은 낮게 내려지게 된다.

또, 기준전압발생회로(16)에 있는 N챈널 MOS트랜지스터(27)의 게이트에 바이어스전압(VB)이 인가되고 있기 때문에 그 트랜지스터(27)도 약반전영역에서 동작되게 되고, 그에 따라 기준전압발생회로(16)에서 소비전류값도 낮게 내려지게 된다.

이어 전압분할회로(17)에서도 직렬접속되는 트랜지스터 각각이 약반전영역에서 동작되는 것처럼 게이트바이어스 되도록 직렬단수와 전위(V5)가 설정되어 있기 때문에 그 전압분할회로(17)에서도 소비전류값이 낮게 내려가게 되고, 이와 마찬가지로 전압비교기(18)에서는 전류원으로 작동하는 트랜지스터(45) (47)의 게이트에 상기 바이어스전압(VB)이 공급되므로 각각의 트랜지스터가 약반전영역으로 동작되기 때문에 전압비교기(18)에서도 소비전류값이 낮게 내려가게 된다.

즉, 본 실시예회로에서는 전체의 MOS트랜지스터가 각각 약반전영역에서 동작되기 때문에 전체의 소비번류값은 극히 낮아지게 된다.

또, 전류경로회로(19)를 바이폴러트랜지스터로 구성하기 때문에 비교적 소자칫구가 작은 트랜지스터로도 MOS트랜지스터에 비교해서 커다란 전류를 흘려줄 수가 있고, 그 때문에 전압강하(V4)의 경사를 VDD전위 근방으로 할 수 있으므로 제한된 출력전압값은 일정하게 할 수가 있다.

이 전류경로회로(19)를 구성하는 바이폴러트랜지스터(48) (49)는 다른 회로의 MOS트랜지스터를 형성하는 반도체기판위에 제9도에 도시된 바와 같이 기생트랜지스터로서 용이하게 형성할 수가 있다.

이상과 같이 기생트랜지스터로서 바이폴러트랜지스터(48) (49)를 형성하게 될 경우의 소자구조를 제9도의 단면도에 도시하는 바, 도면중 부호 51은 N형 실리콘기판, 부호 52 및 53은 각각 P형 웰영역, 부호 54 및 55는 P형 웰영역(52) (53) 각각의 표면주위에 설치되는 P⁺형 커트링영역, 부호 56 및 57은 P형 웰영역(52)(53)내에 설치되는 N⁺형 영역, 부호 58 및 59는 P형 웰영역(52) (53)을 둘러싸도록 설치된 N⁺형 영역이다.

여기서 전류경로회로(19)에 있는 전단의 바이폴러트랜지스터(48)는 N형 기판(51)을 콜렉터영역과, N⁺형 영역(58)을 콜렉터접촉영역, P형 웰영역 (52)을 베이스영역, P⁺형 커트링영역(54)을 베이스접촉영역 및, N⁺형 영역(56)을 에미터영역으로 구성하고 있다.

후단의 바이폴러트랜지스터(49)도 마찬가지로 N형 기판(51)을 콜렉터영역으로 하고, N⁺형 영역 (59)을 콜렉터접촉영역, P형 웰영역 (53)을 베이스영역, P⁺형 커트링영역 (55)을 베이스접촉영역 및, N⁺형 영역(57)을 에미터영역으로 구성하고 있다.

그리고, N⁺형 영역(58) (59)이 접속되어 있으므로 공통의 콜렉터전극(60)으로 되고, 커트링영역(54)이 베이스전극(61)으로 되면서 N⁺형 영역(56)과 커트링영역(56)으로 접속되어 N⁺형 영역 (57)이 에미터전극(62)으로 된다.

제10도 내지 제12도는 각각 본 발명의 변형예 구성을 나타낸 회로도로서, 제10도는 바이어스전압발생회로(15) 및 기준전압발생회로(16)가 제3도의 경우와 다른 구성을 나타낸 바, 즉 이 변형예회로에서는 제3도의 경우와 다른 구성을 나타내는 것으로, 이 변형예회로에서는 제3도의 회로에 있는 MOS트랜지스터의 챈널이 각각 역으로 치환되도록 구성된 것이다. 즉, 제3도에서는 P챈널경우가 제10도에서는 N챈널경우로 변환되어 있다.

따라서, 제10도에서 제3도와 대응하는 장소에 그 부호끝에 b를 붙히면서 그 설명을 생략하고, 이 경우 기준전압(V1)은 저항(26b)에 흐르는 전류와 그 저항값과의 곱에 따르게 된다. 제11도는 전압분할회로(17)의 다른구성 예를 나타낸 것으로, 즉 본 변형회로에서는 2개의 N챈널 MOS트랜지스터(31)(32)만을 이용해서 분할전압을 얻을 수 있는 것이다.

그리고 VDD전위가 그다지 높지 않을 경우에는 상기와 같이 2개의 MOS트랜지스터(31)(32)에 의해 분할하도록 해도 바람직하고, 이와 달리 VDD전위가 높을 경우에는 직렬로 접속된 3개 이상의 MOS트랜지스터(31∼33)를 사용해서 VDO전위전위를 분할할 필요가 있다.

제12도는 전압비교기(17) 및 전류경로회로(19)의 다른예 구성예를 나타낸 것으로, 즉 본 변형회로에서는 제9도의 회로와 마찬가지로 제5도의 회로에 있는 MOS트랜지스터의 챈널이 각각 역으로 치환되도록 구성된 것이다.

즉, 제5도에서는 P챈널 경우가 제12도에서는 N챈널경우로 변환되어 있고, 그에 따라 제12도에서 제5도와 대응하는 장소에는 그 부호끝에 b를 붙히면서 그 설명을 생략한다.

또, 본 변헝예회로의 경우에는 전류원용 트랜지스터(47b)가 VDD전위측으로, 구동용 MOS트랜지스터(46b)가 Vss전위측으로 각각 접속된 상태로 되고, 구동용 MOS트랜지스터(46b)에서 바이폴라트랜지스터를 직접적으로 구동할 수가 없게 된다.

그런데, 이 경우에는 전압비교기(18)의 출력전압을 P챈널 MOS트랜지스터(71) 및 N챈널 MOS트랜지스터(72)로 이루어지는 반전회로(73)에서 일단 공급받게 되므로 이 반전회로(73)의 출력전압으로 바이폴라트랜지스터(48)를 구동시킬 수 있도록 되어 있다.

또, 이 반전회로(73)에서 전류원으로 작용하는 N챈널 MOS트랜지스터(72)의 게이트바이어스로는 예컨대 트랜지스터 (21b)의 게이트전위가 공급된다.

이상과 같이 본 실시예의 전원전압검출회로는 LSI회로와 더불어 회로전체를 단일칩내에 직접회로화시킬 수가 있고, 그 때문에 칩외부에 부품을 붙이지 않게 되어 제조가격의 절감화를 도모할 수 있으며, 또 종래와 같이 저항비에 따른 전압분할을 행하는 부분이 없어지므로 각 MOS트랜지스터는 소비전류가 극히 작아 임계전압(VTH)이하의 약반전영역에서 동작되도록 구성되어 있기 때문에 소비전류값을 종래의 경우보다 대폭적으로 저감할 수가 있다.

여기서 각 MOS트랜지스터는 외부 또는 내부잡음의 영향을 받지 않기 위한 최저전류가 필요하게 되는데, 이는 제13도에 도시된 것처럼 약반전영역에서 보존전류가 100nA이고, 이 본존전류 100nA는 전원전압검출회로의 출력전압(Vout)의 변화에 관계하지 않고 보통 일정하게 보존된다.

또, 제13도에 도시된 바와 같이 약반전영역으로부터 MOS트랜지스터의 동작영역이 벗어나지 않도록 정전류 100nA을 유지하므로 전압레귤레이터의 외부전압(Vout)이 점선과 같이 정확하게 가변될 수 있게 된다.

이하, 제14도 내지 제23(B)도를 참조해서 본 발명의 다른 실시예를 설명한다.

제14도는 LSI내에 설치되는 여러값의 전원레벨을 검출하기 위한 전원전압검출회로를 나타낸 것으로, 즉 도면중 부호 117은 전원전압(VDD)을 분할한 분할전압을 제어신호입력에 따라 복수개의 분할값중으로부터 1개를 선택해서 출력하는 전원전압분할회로이고, 부호 115는 전원전압(VDD)값에 의존하지 않는 일정레벨의 바이어스전압을 출력하는 바이어스회로이며, 부호 116a와 116b…는 각각 바이어스전압을 공급받아 정전류동작을 행해 서로 다른 기준전압을 발생시키는 기준전압회로이면서 각각 대응하는 스위치회로(120a, 120b…)에 의해 동작 및 비동작상태의 제어가 행해진다.

또, 도면중 부호 121은 기존전압회로(116a,116b‥‥)의 각 출력전압(복수개의 기준전압출력)을 제어신호입력에 따라 택일적으로 도출하는 선택게이트이고, 부호 118은 선택게이트(121)의 선택출력전압과 전원전압분할회로(117)의 분할출력전압을 전압비교하는 전압비교기이며, 부호 119는 검출하는 어려값의 전원전압래벨에 각각 대응해서 스위치회로(12a,12b‥‥)에 택일적으로 제어신호를 공급함과 더불어 전원전압분할회로(117)에 소정의 분할출력전압을 취출하기 위한 제어신호 및 선택게이트(121)의 선택동작을 제어하기 위한 제어신호를 공급하는 제어회로이면서 상기 전압비교기(118)의 출력을 검출하는 여러값의 전원전압레벨에 대응해서 검출출력을 송출하는 것이다.

제15(A)도 및 제15(B)도는 전원전압분할회로(117)의 구성을 나타낸 것으로, 제15(A)도의 회로는 VDD전원단과 VSS전원단(접지단)사이에 각각 게이트·드레인상호가 접속되는 동일칫수의 복수개(본 예에서는4개) N챈널 MOS트랜지스터(T1∼T4)가 직렬로 접속되고, 이중 트랜지스터 (T3) (T$)의 상호 접속점과 접지단 사이에 스위칭제어신호(S1)에 의해 스위치제어되는 N챈널 MOS트랜지스터(T5)가 접속되며, 또 트랜지스터(T2) (T3)의 상호접속점과 접지단사이에 스위치제어신호(S2)에 의해 스위치제어되는 N채널 MOS트랜지스터(T6)가 접속되고, 이로 부터 트랜지스터(T1) (T2)의 상호접속점으로부터 분할출력전압이 송출되게 된다.

이러한 경우 트랜지스터(T6)가 온상태로 제어되게 되면, 분할출력전압은 1/2VDD로 되고, 트랜지스터(T5)가 온상태로 제어되게 되면 분할출력전압은 2/3VDD로 되며, 또 트랜지스터 (T5) (T6)가 동시에 온상태로 제어되게 되면, 분할출력전압은 3/4VDD로 된다.

또, 제15(B)도의 회로는 제15(A)도의 회로와 마찬가지로 VDD전원단과 접지단사이에 4개의 N챈널 MOS트랜지스터(T1∼T4)가 접속되게 되지만, 트랜지스터(T1) (T2)의 상호접속점과 VDD전원단 사이 및 트랜지스터(T2) (T3)의 상호접속점과 VDD전원단 사이에 스위칭제어용 P챈널 MOS트랜지스터(T7) (T8)가 접속되고, 또 트랜지스터(T3) (T4)의 상호접속점으로부터 분할출력전압이 송출되게 된다.

따라서, 트랜지스터(T8)가 온상태로 제어되게 되면, 분할출력전압은 1/2VDD로 되고, 트랜지스터(T7)가 온상태로 제어되게 되면, 분할출력전압은 1/3VDD로 되며, 또 트랜지스터(T7) (T8)가 동시에 온상태로 제어되게 되면, 분할출력전압은 1/4VDD로 된다.

제15(A)도 및 제15(B)도에서 게이트·드레인상호가 접속되는 N챈널 MOS트랜지스터(T1∼T4)는 전원전압이 분할된 상태에서 바이어스되므로 약반전영역에서 동작되도록 되어 대단히 낮은 소비전류로서의 동작이 가능하게 된다.

한편, 바이어스회로(115)는 예컨대 제16(A)도 내지 제16(D)도에 도시된 바와 같이 구성되어 저소비전류화와 정소비전류화(定消費電流化) 및 정전압출력화가 도모되는 바, 측 제16(A)도의 회로는 전류미러로 접속되는 P챈널 MOS트랜지스터(T9)(T10)와 저항(R) 및 N챈널 MOS트랜지스터(T11) (T12)가 도시된 바와 같이 접속되고, 제16(B)도의 회로는 P챈널 MOS트랜지스터(T13) (T14)와 저항(R) 및 전류미러로 접속되는 N챈널 MOS트랜지스터(T15) (T16)가 도시된 바와 같이 접속된다.

또, 제16(C)도의 회로는 전류미러로 접속되는 P챈널 MOS트랜지스터(T17) (T18)와 전류미러로 접속되는 N챈널 MOS트랜지스터(T19) (T20) 및 저항(R)이 도시된 바와 같이 접속되고, 제16(D)도의 회로는 저항(R)과 전류미러로 접속되는 P챈널 MOS트랜지스터(T21) (T22) 및 전류미러로 접속되는 N챈널 MOS트랜지스터(T23) (T24)가 되시된 바와 같이 접속된다.

한편, 상기 기준전압회로(116a,116b‥‥)와 스위치회로(120a,120b‥‥)가 조합된 회로는 각각 예컨대 제17(A)도 내지 제17(D)도에 도시된 바와 같이 구성되어 어느쪽이든 바이어스전압입력의 크기에 따라 기준 전압(Vr1-Vr4)의 설정이 용이하게 될 뿐만 아니라 스위치제어입력(OP1∼OP4)에 의해 회로동작을 정지시 킬 수 있는 바, 즉 제17(a)도의 회로는 게이트·드레인상호가 접속되는 P챈널 MOS트랜지스터(T25)와 바이어스입력용 N챈널 MOS트랜지스터(T26) 및 스위치입력용 N챈널 MOS트랜지스터(T27)가 접속되어 있으므로 상기 P챈널 MOS트랜지스터(T25)의 게이트임계전압을 이용해서 기준전압(Vrl)을 발생시킨다.

또, 제17(B)도의 회로는 저항(R)과 바이어스입력용 N챈널 MOS트랜지스터(T28) 및 스위치입력용 N채널 MOS트랜지스터(T29)가 직렬로 접속되므로 상기 저항(R)의 전압강하를 이용해서 기준전압(Vr2)을 발생시켜 주고, 제17(C)도의 회로는 게이트·드레인상호가 접속되는 N챈널 MOS트랜지스터(T30)와 저항(R), 스위치입력용 N챈널 MOS트랜지스터(T31) 및 스위치입력을 N챈널 MOS트랜지스터(T32)가 직렬로 접속되므로 N챈널 MOS트랜지스터(T30)의 게이트임계전압과 저항(R)이 전압강하를 이용해서 기준전압(Vr3)을 발생시켜 주며, 또 제17(d)도의 회로는 베이스·콜렉터상호가 접속되는 NPN형 트랜지스터(Q)와 바이어스입력용 N챈널 MOS트랜지스(T33) 및 스위치입력용 MOS트랜지스터(T34)가 직렬로 접속되므로 NPN트랜지스터(Q)의 베이스, 에미터 사이전압을 이용해서 기준전압(Vr4)을 발생시켜 준다.

또 제17(D)도의 회로에서 저항소자용 NPN형 트랜지스터(Q)는 MOS프로세스에 기생되는 바이폴러트랜지스터를 사용할 수 있을 뿐만 아니라 MOS프로세스분포에 따른 특성으로 영향이 적으므로 패턴면적이 작아진다는 잇점이 있고, 또 MOS LSI의 제조프로세스를 변화시키지 않고 내장시킬 수 있기 때문에 LSI제조 가격에 영향을 주지 않는다.

여기서 바이어스회로(115)로서 제16(a)도의 회로를 채용하고, 기준전압회로(116a,l16b‥‥)와 스위치회로(120a,120b‥‥)를 조합시킨 회로가 각각 제17(d)도의 회로에서 상호 회로정수가 다른 회로를 채용하는 경우로 전원전압검출회로의 일부를 제18도에 도시한다.

또, 기준전압회로(116a,116b‥‥)와 스위치회로(120a,120b‥‥)가 조합된 회로로서 제17(d)도의 회로에서의 바이어스입력용 트랜지스터(T33)와 스위치입력용 트랜지스터(T34)의 직렬회로를 복수개 병렬로 접속해서 제19도에 도시된 회로와 같이 구성해도 바람직하고, 이 경우 각 직렬회로에서 바이어스입력용 트랜지스터(T33)의 정수를 상이하게 할 필요가 있다.

한편, 전압비교기(118)는 예컨대 제20(a)도 및 제20(b)도에 도시된 바와 같이 MOS트랜지스터의 차동증폭기를 이용하여 실현시켜 주게 되는 바, 즉, 제20(a)도의 회로는 차동중폭용 B챈널 MOS트랜지스터(T71) (T72)와, 바이어스전압이 게이트에 공급되는 정전류원용 N챈널 MOS트랜지스터(T73) 및, 전류미러로 접속되는 부하용 P챈널 MOS트랜지스터(T74) (T75)로 구성되게 된다.

또, 제20(B)도의 회로는 차동증폭용 P챈널 MOS트랜지스터(T76) (T77)와, 바이어스전압이 게이트에 공급되는 정전류원용 P챈널 MOS트랜지스터(T78) 및, 전류미러로 접속되는 부하용 N챈널 MOS트랜지스터(T79) (T80)로 구성되고, 제20(A)도 및 제20(B)의 회로에서는 바이어스회로(제14도의 115)로부터 바이어스전압을 그대로 이용할 수 있기 때문에 저소비전류동작이 가능하게 된다.

그 다음에는 전원전압검출회로에 따른 여러값의 전류레벨중 택일적인 검출동작에 대해 설명한다.

먼저, 제어회로(119)가 스위치회로(120a,120b‥‥)를 택일적으로 온상태로 제어하게 되면, 기준전압회로(116a.116b)가 택일적으로 동작상태로 되고, 각각에 대응하는 제1, 제2‥‥ 기준전압(Vr1,Vr2‥‥)이 택일적으로 발생되며, 이는 선택게이트(121)가 제어회로(119)에 의해 제어됨에 따라 선택되어 전압비교기(118)의 한 입력단으로 입력되게 된다.

또 전원전압분할회로(117)는 제어회로(119)에 따른 제어에 따라 분할전압(Vdiv)을 발생시켜 전압비교기(118)의 다른 입력단으로 입력되는데, 지금 전원전압(VDD)이 어떠한 원인에 의해 변화하게 될 때 여러값이 전원레벨중 검출되는 1개의 전원레벨에 대응해서 선택되고 있는 1조의 기준전압과 분할출력전압의 대소 관계가 변화하는 사태가 발생되고, 이러한 변화가 전압비교기(118)에 의해 검출되어 검출된 1개의 전원레벨을 검출하는 것을 나타내는 신호가 제어회로(119)로부터 출력되게 된다.

따라서, 제어회로(119)에 의해 검출되는 여러값의 전원레벨에 대응한 기준전압과 분할출력전압의 선택제어를 행함에 따라 여러값의 전원레벨을 택일적으로 검출할 수가 있게 된다.

상과 같은 동작에 있어 선택게이트(121) 및 제어회로(119)는 디지탈적인 회로동작을 행하기 때문에 소비 전류가 적어지고, 또 선택게이트(121)와 제어회로(119)는 칩에서 최소칫수의 MOS트랜지스터를 이용하여 구성할 수 있으므로 패턴면적이 대단히 작아지게 된다.

본 실시예의 전원전압검출회로에 의하면, 여러값의 전원레벨을 검출하기 때문에 회로정수가 다른 복수개의 기준전압회로를 선택제어함과 더불어 1개의 전원전압분할회로로부터 복수개의 분할출력전압을 택일적으로 발생되도록 제어하게 되고, 정전압바이어스발생을 바이어스회로와 전압비교기 및 제어회로의 각 1개를 여러값레벨검출 때문에 공유하고 있으므로 불필요한 용장회로를 추가하지 않고 해결할 수 있게 된다.

따라서, 검출회로를 LSI에 내장시킬 경우에는 칩상의 패턴면적을 작게할 수 있으므로 소지전류도 일정함과 더불어 낮게 할 수 있게 된다.

또, 제어회로에 의해 전원레벨의 시켄스적인 동작에 따라 검출레벨을 변화시키도록 제어할 수 있을 뿐만 아니라 여러값레벨의 검출에 관한 설계의 자유도를 대단히 높게할 수 있는 잇점이 있다.

본 실시예에서는 제어신호에 의해 복수개의 기준전압회로를 선택제어함과 더불어 1개의 전원전압분할회로의 전원전압분할동작을 제어하게 되지만, 이와는 달리 제어신호에 의해 복수개의 전원전압분할회로(상이하게 되는 분할출력전압을 발생하는 것)의 기준전압발생동작을 제어하도록 해도 바람직하다.

그 다음에는 제14도의 실시예를 태양전지와 같이 발생되는 전압이 변동되는 전지를 전원으로 하는 LSI(예컨대, 전자식탁상용 계산기용 LSI)에 사용되는 전원전압검출회로에 대해 제21도를 참조해서 설명한다.

여기서, 도면중 부호 217은 2가지값의 분할출력전압(Vdiv)을 제어신호에 따라 택일적으로 출력하는 전원전압분할회로, 부호 215는 바이어스회로, 부호 216은 기준전압회로, 부호 218은 전원비교기를 나타낸다.

또, 버퍼회로(220)는 VDD전원단과 접지단사이의 P챈널 MOS트랜지스터(T81)와 바이어스입력용 N챈널 MOS트랜지스터(T82)가 직렬로 접속되므로 P챈널 MOS트랜지스터(T81)의 게이트에 전압비교기(218)의 출력이 공급된다.

그리고, 제어회로(219)는 LSI전원이 온상태일 때 전원온신호가 한쪽 입력으로 공급되는 2입력의 제1노아게이트(G1)와, 이 노아게이트(G1)의 출력이 입력으로 공급됨과 더불어 다른 입력으로 버퍼회로(220)이 출력이 입력되는 2입력의 제 2노아게이트(G2), 마찬가지로 제1노아게이트(G)의 출력 및 버퍼회로(220)의 출력이 입력으로 공급되는 2입력의 낸드게이트(G3), 이 낸드게이트(G3)의 출력이 입력되는 인버터(I1) 및,제 2노아게이트(G2)의 출력이 입력되는 인버터(I2)로 구성되어 있으므로 제1노아게이트(Gl)의 다른 입력으로 제2노아게이트(G2)의 출력이 공급되게 된다.

또, 인버터(I2)의 출력은 전원전압분할회로(217)에 분할제어신호(DIV)로서 공급되고, 이 전원전압분할회로(217)는 분할제어신호(DIV)가 로우레벨일 때 2/3VDD의 분할출력(Vdiv)을 발생시켜 주고, 또 상기 제어신호(DIV)가 하이레벨일 때 1/3VDD의 분할출력(Vdiv)을 발생시켜 주게 된다.

도면부호 T83은 VDD전원단과 접지사이에 접속되는 전류경로용 N챈널 MOS트랜지스터로서, 게이트에 인버터(I1)출력이 인가되게 된다.

그 다음에는 태양전지를 전원으로 하는 LSI의 전원전압검출회로의 동작을 제22도를 참조해서 설명한다.

먼저, 태양전지의 전원이 온상태일 때에는 전원온신호가 제1노아게이트(G1)에 입력되게 되는 바, 지금 예컨대 일조와 더불어 전지전압이 완만하게 상승하게 되면, 제2노아게이트(G2)의 출력(자동크리어신호(ACL))이 점진적으로 상승되고, 이때 기준전압회로(216)는 VDD전위보다 트랜지스터(Q)의 베이스·에미터 사이전압(예컨대, 0.5V)보다 낮은 기준전압(Vref)이 발생된다. 또. 이때 인버터(I2)의 출력 (분할제어신호(DIV))는 로우레벨이고, 전원전압분할회로(217)는 1/2VDD를 발생시켜 주게 된다.

그러나, 전압비교기(218)는 Vref＞1/2VDD(예컨대 1.0V)로 되면, 그 출력전위가 낮아지게 되므로 버퍼 회로(220)의 출력전위가 높게 되고, 그에 따라 제2노아게이트(G2)의 출력(ACL)이 로우레벨로 저하되어 인버터(I2)의 출력(DIV)이 높게 되므로 전원전압분할회로(217)는 트랜지스터(T84)가 오프상태로 되어 2/3 VDD를 발생시켜 주게 된다.

따라서, 전압비교기(218)는 Vref＜2/3VDD로 되어 그 출력전위가 높게 되므로 버퍼회로(220)의 출력전위가 낮게 되는데, 이 상태에서는 태양전지의 입사광조도가 점진적으로 올라가서 Vref〉2/3VDD(예컨대 1.5V)로 된다면, 전압비교기(218)는 그 출력전위가 낮아지면서 버퍼회로(220)의 출력전위가 높아지게 된다.

이때 제1노아게이트(G1)의 출력은 하이레벨이고 낸드게이트(G3)는 2입력도 하이레벨이므로 그 출력이 노우레벨로 되어 인버터(I1)의 출력이 하이레벨로 된다.

따라서, 전류경로용 N채널 트랜지스터(T83)에 전류(수백 nA-수 mA 정도)가 흐르므로 태양전지에 과잉되게 발생되는 전압을 억제할 수 있게 되고, 그에 따라 태양전지에서 발생되는 전압레벨이 변동해도 LSI의 동작에 적절한 일정전압이 공급되게 된다.

또, 전류경로용 트랜지스터(T83)로서 전류구동능력의 점에서는 바이폴러트랜지스터를 다링톤접속하는 것이 유리하게 되지만 전류중폭률(h_fe)의 분포로 전류구동능력이 변화하기 쉽다는 문제가 있기 때문에 MOS트랜지스터쪽이 특성을 설정하기 쉽다는 잇점이 있다.

제21도의 실시예에서는 트랜지스터(T83)의 모든 트랜지스터의 챈널폭(W)과 길이(L)의 비율이 1/10＜W/L＜10의 칫수로 형성되어 있다.

제23도는 제14도의 실시예의 변형예를 나타낸 것으로, 제14도와 다른점은 복수개의 기준전압회로(116a,l16b‥‥)대신에 단일 기준전압회로(116)를 사용함에 따라 스위치회로(120a,120b‥‥)가 불필요하여 구성의 간단화를 도모한 것으로, 제23도중 제14도와 대응부분은 동일번호를 붙이고, 그 설명을 생략한다.

또, 제23도의 기준전압회로(116)는 제24도와 같이 구성되는 바, 복수개의 스위치(SW1∼SWn)중 어느 한 스위치를 온상태로 함에 따라 실질적으로 제23도의 복수개 기준전압회로(116a,116b‥‥)와 마찬가지로 출력(OUT)을 얻도록 되어 있는데, 즉 바이폴러 MOS트랜지스터 (T100)의 에미터와 Vss전위사이에 스위치(SW1∼SWn)와 MOS트랜지스터 (T101-,T101-2,…T101-n)에 의해 복수개의 병렬회로가 구성되어 진다.

통상의 MOS트랜지스터는 제25(A)도와 같이 소오스(S)와 드레인(D) 및 게이트(G)로 구성되지만, 스위치(SW1-SWn)는 예컨대 동일구조의 트랜지스터 형성영역을 이용하고, 제25(B)도에 도시된 바와 같이 소오스(S)와 드레인(D)영역사이에 불순물도우프영역(Ⅰm)을 형성함에 따라 스위치온을 구성하며, 또 불순물도우프를 하지 않는 제25(C)도인 경우를 스위치오프를 이용해서 LSI제조공정중 출력(OUT)이 선택설정을 행할 수가 있다.

또, 전원전압분할회로(117)는 제26도와 같이 구성되는 바, 그중 스위치(SW1∼SWn) (Sw11-SW1n)를 선택적으로 온함에 따라 제15(a)도 및 제15(b)도에 도시된 전압분할비 1/2,2/3,3/4‥‥에 의해 다시 세분화되는 분할비를 얻을 수 있게 된다.

예컨대, 제26도에서 스위치(SW11)만 온상태로 된다면, 트랜지스터(T102) (T103)에 의해 분할되는 전압비가 트랜지스터(T103)(T104)의 병렬접속에 따라 다르다는 것은 밝혀졌다.

제27(A)도 내지 제27(C)도는 제21도의 전류경로 트랜지스터(T83) 대신 사용되는 예를 각각 나타낸 것으로. 제27(A)도는 트랜지스터(T83)에 대해 다이오드접속의 MOS트랜지스터(T105)를 직렬로 접속하고 있고, 제27(B)도는 바이풀러트랜지스터(T106)를 다이오드접속하고 있다. 그리고 제27(C)도는 저항(R)을 트랜지스터(T83)에 접속한 것으로, 이들중 어떠한 것도 트랜지스터(T83)를 흐르는 전류제한을 하기 위한 것이다.

[발명의 효과]

상기한 바와 같이 본 발명에 위하면, 여러값의 전원전압레벨을 검출하기 위한 회로구성이 간소화되기 때문에 반도체집적회로내에 설치되는 경우 회로패턴면적이 작을 뿐만 아니라 소비전류가 적어지게 되고, 또여러값레벨시켄스적으로 검출하는등 자유도를 높게 설정할 수 있으므로 태양전지를 전원으로 하는 LSI등에 효과적으로 적용될 수 있게 된다.

Claims (4)

1. 제1전원전위(VDD)가 공급되는 제1접속점(11)과. 제2전원전위(VEE)가 공급되는 제2접속점(12), 상기 제1, 제2접속점(11) (12)간에 접속되면서 소정의 바이어스전압(VB)을 발생시키는 바이어스전압발생회로(15), 이 바이어스전압발생회로(15)로부터 출력되는 바이어스전압(VB)이 공급되는 게이트를 갖춘 적어도 1개의 MOSFET(25)로 구성된 정전류회로를 포함하면서 상기 제1, 제2접속점(11) (12)간에 접속되는 기준전압발생회로(16), 상기 제1, 제2접속점(11) (12)간에 접속되면서 상기 접속점(11) (12)간의 전압으로부터 소정의 분압전압(V2)을 얻도록 된 전압분할회로(17), 상기 기준전압발생회로(16)의 출력(V1)과 상기 전압분할회로(17)로부터의 분압전압(V2)을 각각 제1, 제2입력으로하면서 상기 바이어스전압발생회로(15)의 바이어스전압(VB)에 의해 바이어스되는 MOSFET(45)를 그 전류원으로 하는 차동증폭회로를 갖춘 전압비교기(18) 및, 상기 제1, 제2접속점(11) (12)간에 접속되면서, 상기 전압비교기(18)의 출력에 의해 그 도전상태가 제어되는 전류경로회로(19)를 구비하여 구성된 것을 특징으로 하는 전원전압검출회로.
2. 제1항에 있어서, 상기 기준전람발생회로(16)의 정전류원을 구성하는 MOSFET 및 차동증폭회로의 전류원을 구성하는 MOSFET가 약반전영역에서 동작하도록 된 것을 특징으로 하는 전원전압검출회로.
3. 제1, 제2전원전위(VDD) (VEE)간에 접속되면서 소정의 바이어스전위를 발생시키는 바이어스회로(115)와, 이 바이어스회로(115)로부터 출력되는 바이어스전압이 공급되면서 복수의 기준전압을 발생시킬 수있는 기준전압회로(116a,116b,‥‥), 상기 제1, 제2전원전위(VDD) (VEE)간에 접속되면서 복수의 전원전압분할전압을 발생시킬 수 있는 전원전압분할회로(117), 이 전원전압분할회로(117) 및 상기 기준전압회로(116a,116b:…)를 제어해서 각각 복수의 분할전압 및 기준전압으로부터 택일적으로 소정의 분할전압 및 기준전압을 출력시키는 제어회로(119) 및, 상기 바이어스회로(115)의 바이어스전압에 의해 바이어스되는MOSFET(T73,T78)를 그 전류원으로 해서 상기 기준전압회로(116a,116b,…)로부터 얻어지는 하나의 기준전압과 상기 전원전압분회로(117)로부터 얻어지는 하나의 분할전압(V1)을 비교하는 전압비교기(118)를 구비하여 구성된 것을 특징으로 하는 전원전압분할회로.
4. 제3항에 있어서. 상기 기준전압회로(116a,116b,…)의 기준전압은 상기 제어회로(119)에 의해 제어되는 선택게이트(121)를 매개로 상기 전압비교기(118)에 공급되도록 된 것을 특징으로 하는 전원전압검출회로.

Images