DE2708022C3 - Schaltungsanordnung in integrierter MOS-Technik zur Abgabe einer Konstantspannung - Google Patents
Schaltungsanordnung in integrierter MOS-Technik zur Abgabe einer KonstantspannungInfo
- Publication number
- DE2708022C3 DE2708022C3 DE19772708022 DE2708022A DE2708022C3 DE 2708022 C3 DE2708022 C3 DE 2708022C3 DE 19772708022 DE19772708022 DE 19772708022 DE 2708022 A DE2708022 A DE 2708022A DE 2708022 C3 DE2708022 C3 DE 2708022C3
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- field effect
- mos field
- effect transistor
- operated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
Die Erfindung betrifft eine Schallungsanordnung in integrierter MOS-Technik zur Abgabe einer von
Speisespannungsschwankungen im wesentlichen unabhängigen Konstantspannung, mit einer Stabilisierungsstufe,
die einen an die Speisespannung angeschalteten Stromzweig enthält, der einen Vorwiderstand in Reihe
mit einem in der Sättigung betriebenen MOS-Feldeffekttransistor aufweist, wobei an dem MOS-Feldeffekttransistor
eine gegenüber der Speisespannung stabilisierte Stufenausgangsspannung abgreifbar ist.
Eine solche Schaltungsanordnung ist durch die US-PS 35 08 084 bekannt. Die bekannte Schaltungsanordnung besteht ausschließlich aus dem genannten Vorwiderstand und dem genannten Transistor und die genannte stabilisierte Stufenausgangsspannung ist zugleich die
Eine solche Schaltungsanordnung ist durch die US-PS 35 08 084 bekannt. Die bekannte Schaltungsanordnung besteht ausschließlich aus dem genannten Vorwiderstand und dem genannten Transistor und die genannte stabilisierte Stufenausgangsspannung ist zugleich die
in abzugebende Konstantspannung.
Die bekannte Schaltungsanordnung kann auch bei einer vergleichsweise geringen Speisespannung arbeiten.
Die Konstanz der abzugebenden Konstantspannung ist auf Grund des sehr einfachen Schaltungsaufbaues
naturgemäß nicht sehr hoch. Es gibt jedoch Fälle, in denen eine wesentlich höhere Konstanz erforderlich
ist.
Es ist deshalb Aufgabe der Erfindung, bei einer Schaltungsanordnung der eingangs genannten Art mit
.'» relativ geringem Schaltungsaufwand eine wesentliche
Erhöhung der Konstanz der abzugebenden Konstanlspannung zu erreichen, und zwar unter Beibehaltung der
Eignung auch für eine vergleichsweise geringe Speisespannung.
_>ί Eine Schaltungsanordnung eingangs genannter Art
ist zur Lösung dieser Aufgabe erfindungsgemäß derart
ausgebildet, daß die stabilisierte Stufenausgangsspannung als Steuerspannung einer die Konstantspannung
abgebenden Anordnung mit mindestens einer weiteren
JH Stabilisierungsstufe genannter Art zugeführt ist, deren
Vorwiderstand aus einem über einem ohmschen Widerstand in Stromgegenkopplung betriebenen, durch
die Steuerspannung angesteuerten MOS-Feldeffekttransistor gebildet ist, der zu dem in der Sättigung
)·') betriebenen MOS-Feldeffekttransistor der jeweiligen
Stufe komplementär ist, daß die weiteren Stabilisierungsstufen so hintereinandergeschaltet sind, daß ihre
jeweilige Stufenausgangsspannung die Steuerspannung der jeweils folgenden bzw. die Konstantspannung ist,
■411 und daß die Widerstandswerte der ohmschen Widerstände
der weiteren Stabilisierungsstufen mit der Stufenordnungszahl zunehmen und/oder die Innenwiderstandswerte
der in der Sättigung betriebenen MOS-Feldeffekttransistoren der weiteren Stabilisie-
■I) lungsstufen mit der Stufenordnungszahl abnehmen.
Durch die US-PS 30 07 102 ist es bei einer Schaltungsanordnung zur Abgabe einer von Speisespannungsschwankungen
im wesentlichen unabhängigen Konstantspannung an sich bekannt, mehrere aus je
.ο einem an die Speisespannung angeschalteten Stromzweig
bestehende Stabilisierungsstufen vorzusehen, v.obei die stabilisierte Stufenausgangsspannung jeweils
als Steuerspannung der folgenden Stabilisierungsstufe dient und die stabilisierte Stufenausgangsspannung der
Yi letzten Stabilisierungsstufe die abzugebende Konstantspannung
ist und wobei die erste Stufe aus der Reihenschaltung eines Vorwiderstandes und eines
Konstantspannungsgliedes und die weiteren Stufen jeweils aus der Reihenschaltung eines Konstantspan-
w) nungsgliedes und eines über einen ohmschen Widersland
in Stromgegenkopplung betriebenen Transistors besteht und die stabilisierten Slufenausgangsspannungen
an den Konstantspannungsgliedern auftreten. Die bekannte Schaltungsanordnung ist mit diskreten Bau-
M elementen aufgebaut. Als Konstantspanniingsglieder
sind Zenerdioden und als Transistoren bipolare Transistoren verwendet. Sie weist drei Stufen auf. Die
Transistoren der zweiten und dritten Stufe sind vom
entgegengesetzten Leitfähigkeitstyp. Der ohmsche Widerstand der dritten Stufe hat einen geringeren
Widerstandswert als der ohmsche Widerstand der zweiten Stufe. Wegen der Verwendung von Zenerdioden
ist die Schaltungsanordnung nicht zum Anschluß an vergleichsweise kleine Speisespannungen geeignet.
Durch die Erfindung ist ss möglich, eine hochkonstante
Spannung auch bei vergleichsweise geringer Speisespannung in integrierter Technik zu erzeugen, wobei die
Zahl der für eine vorgegebene Spannungskonstanz erforderlichen Stabilisierungsstufen dadurch klein gehalten
werden kann, daß die Widerstandswerte der ohmschen Widerstände der weiteren Stabilisierungsstufen
mit der Stufenordnungszahl zunehmen und/oder die Innenwiderstandswerte der in der Sättigung betriebenen
MOS-Feldeffekttransistoren der weiteren Stabilisierungsstufen mit der Stufenordnungszahl abnehmen.
Dadurch wird gewährleistet, daß die Charakteristik des Source-Drainstromes des jeweiligen gegengekoppelten
Transistors unterhalb derjenigen des entsprechenden Transistors der vorhergehenden Stabiiisierungsstufe
liegt. Bei der Wechselwirkung zwischen dem jeweiligen gegengekoppelten und dem ihm zugehörigen, in der
Sättigung betriebenen Transistor wird dann ein mit der Zahl der Stabilisierungsstufen zunehmender Unterschied
der Steilheit der jeweiligen beiden Charakteristiken ausgenutzt.
Eine vorteilhafte Weiterbildung der Schaltungsanordnung nach der Erfindung zeichnet sich dadurch aus, daß
der Ihnenwiderstand des in der Sättigung betriebenen MOS-Feldeffekttransistors der letzten weiteren Stabilisierungsstufe
größer als der Innenwiderstand des in Stromgegenkopplung betriebenen MOS-Feldeffekttransistors
dieser Stufe ist.
Dadurch wird der Vorteil erzielt, daß die Ausgangsspannung der Gesamtanordnung an einem Transistor
abgegriffen wird, dessen Source-Drainstromcharakteristik zu höheren Spannungswerten hin verschoben ist, als
sie für einen entsprechenden Bereich der Charakteristiken der übrigen Transistoren in Betracht kommen. Wird
eine mit dem zugehörigen gegengekoppelten Transistor durch eine Steuerspannungsänderung erzeugte Stromänderung
auf diesen Ausgangstransistor übertragen, so entspricht dem diesen Transistor durchfließenden
mittleren Strom eine höhere, am Transistor abfallende Spannung, als es bei den Transistoren mit geringerem
Innenvviderstand der Fall ist. Der Absolutwert der letztlich erzielten Konstantspannung kann also durch
einen Ausgangstransistor mit höherem Innenwiderstand zu höheren Spannungswerten hin verschoben
werden, ohne daß dabei die Stabilisierungseigenschaften der übrigen Stabilisierungsstufen beeinträchtigt
werden.
Durch die gemäß der Erfindung vorgesehene Kettenschaltung von Stabilisierungsstufen, die jeweils
zueinander komplementäre Transistoren enthalten, von denen einer eine Ausgangsspannung liefert, die als
Steuerspannung für den gegengekoppelten Transistor der nächstfolgenden Stabilisierungsstufe dient, ergibt
sich ein Wechsel der Leitfähigkeitstypen einander entsprechender Transistoren zwischen den aufeinander
folgenden Stabilisierungsstufen. Damit ist auch ein Wechsel der jeweiligen Ausgangsspannung derart
verbunden, daß sie einerseits auf das Speisespannungspotential, andererseits auf das Bezugspotential der
Speisespannung bezogen sein kann. Ist nun eine solche
Anzahl von Stabilisieruügsstufen vorhanden, daß die
letzte Stabilisieriingsstufe eine Ausgangsspannung abgibt,
die auf das Speisespannungspotential bezogen ist, d. h. daß der in der Sättigung betriebene MOS-Feldiffekttransistor
der letzten Stabilisierungsstufe direkt mit dem Speisespannungspotential verbunden ist, und soll
diese Ausgangsspannung jedoch auf das Bezugspotential bezogen sein, so kann die Schaltungsanordnung
nach der Erfindung zweckmäßig derart weiter ausgebildet sein, daß die an diesem MOS-Feldeffekttransistor
abgegriffene Konstantspannung als Steuerspannung einem zusätzlichen Stromzweig zugeführt ist, der die
Reihenschaltung eines mit dem Speisespannungspotential verbundenen, mit der Steuerspannung gesteuerten
MOS-Feldeffekttransistors und eines dazu komplementären, mit dem Bezugspotential verbundenen und in der
Sättigung betriebenen MOS-Feldeffekttransistors aufweist, an dem eine gegen Bezugspotential stabilisierte
Konstantspannung abgreifbar ist.
Ausführungsbeispiele einer Schaltungsanordnung nach der Erfindung werden im folgenden anhand der
Figuren beschrieben. Es zeigt
Fig. I den prinzipiellen Aufbau eine. Schaltungsanordnung
nach der Erfindung mit einem nachgeschalteten Stromzweig zur Änderung des Bezugspotentials für
die Konstantspannung,
F i g 2 eine Kennliniendarstellung zur Erläuterung der grundsätzlichen Stabilisierungsfunktion einer Schaltungsanordnung,
die nach dem in Fig. 1 dargestellten Prinzip arbeitet,
Fig.3 eine weitere Kennliniendarstellung zur Erläuterung
der Funktion einer Schaltungsanordnung nach der Erfindung unter Berücksichtigung mit der Stufenordnungszahl
zunehmender Werte der ohmschen Widerstände und/oder abnehmender Innenwiderstandswerte
der in der Sättigung betriebenen MOS-FeI-deffekttransistoren und
Fig.4 eine weitere Kennliniendarstellung zur Erläuterung
der Funktion einer Schaltungsanordnung nach der Erfindung.
In Fig. 1 ist eine Schaltungsanordnung nach der Erfindung dargestellt, deren kettenartiger, aus einzelnen
Stufen gebildeter Aufbau durch gestrichelte senkrechte Linien angedeutet ist. Die einzelnen Schaltungsstufen
bilden Stromzweige, die zueinander parallel an eine Speisespannung ^angeschaltet sind. Die erste Stufe ist
durch die Reihenschaltung eines Vorwiderstandes R 1 und eines in der Sättigung betriebenen MOS-Feldeffekttransistors
TX gebildet. Durch diese Reihenschaltung fließt ein Strom JX. Der Sättigungsbetrieb des
Transistors TX wird dadurch hervorgerufen, daß sein Gate mit dem Drainanschluß verbunden ist.
Die erste Schaltungsstufe hat die Eigenschaft, zwischen Drain und Source des MOS-Feldeffekttransistor.
Ti eine Ausgangsspannung VX abzugeben, deren Änderung bei entsprechender Änderung der Speisespannung
Vo kleiner als diese ist, se daß ein
Stabilisierungseffekt auftritt. Dieser ist um so höher, je größer der Vorwiderstand R 1, je größer der Stromfaktor
des MOS-Feldeffekttransistors Tl ist und je niederohmiger der Transistor aufgrund der Geometrie
ausgelegt worden ist.
In Fig. I sind nun weitere Stabilisierungsstufen vorgesehen die kettenartig hintereinandergeschaltet,
mit ihren Stromzweigen jedoch zueinander parallel geschaltet sind. Jede derartige weitere Stabilisierungsstufe
ist ähnlich wie die erste Stabilisierungsstufe aufgebaut, enthält jedoch als Vorwiderstand die
Reihenschaltung eines MOS-Feldeffekttransistois und eines ohmschen Widerstandes. So ist in der zweiten
St life ein in der Sättigung betriebener MOS-Fcldcffekttransistor
73 vorgesehen, der mit einem weiteren, durch die Spannung Vl angesteuerten MOS-Feldeffckttransistor
72 und einem ohmschcn Widerstand R 2 in Reihe geschaltet ist. Die Ausgangsspannung VI der
ersten Stabilisierungsstufe. also die den Transistor 72 ansteuernde Spannung, entspricht der Summe aus der
Gate-Soiirce-Spannung V2 des Transistors T2 und der am ohmschen Widerstand Rl abfallenden Spannung
VR. In dem mit dieser Reihenschaltung gebildeten Stromzweig fließt ein Strom /2. Bezüglich seiner
Stellerspannung Vl befindet sich der Transistor T2 im
Zustand der Stromgcgenkopplung, da er über den Widerstand R 2 mit dem Hezugspotential verbunden ist.
Die MOS-l'eldcffekttransistoren T2 und 73 sind
ziicinander komplementär, d. h. im dargestellten Ausführungsbeispiel
ist der Transistor T2 ein N-Kanaleine Verbindung, so daü er in der Sättigung betrieben
wird, der Transistor 78 ist direkt mit dem positiver Speiscspannungspotential verbunden. Auf diese Weise
erscheint am Transistor 79 eine Spannung VT. die die
Ausgangsspannung der Gesamlanordnung darstellt und gegen das Bezugspotential stabilisiert ist.
In Fig. I ist ferner die Möglichkeit der Anwendung
weiterer Stabilisierungsstufen zwischen der vierter Stabilisierungsstufe und der Umsctzungsstufe mit den
Transistoren 78 und 79 durch gestrichelte Verbindungen angedeutet.
Im folgenden wird anhand der in F i g. 2 dargestellter
charakteristischen Kennlinien das Prinzip der Stabilisie rung in einer Schaltungsanordnung der in Fig. 1
gezeigten Art näher erläutert, wobei zum besseren Verständnis die erfindungsgemäße Bemessung der
Widerstände R 2, R 3, R 4 bzw. der Innenwiderstands
Ιγϊγ ιιηΗ r\nr Tran^Utr^r 7"ί pin P-K nmil-Trarnn- u/ργΙρ iipr Tran<;iUr»rrn 7*1 7'S T7 /nnärhcl nirhl
stör, Für eine negative Speisespannung Vp wären die
entgegengesetzten Leitfähigkeitstypen erforderlich.
Der MOS-Fcldeffckttransislor 73 weist zwischen
seinem Gate und seinem Drainanschluü eine Verbindung auf. so daß er in der Sättigung betrieben wird. An
ihm fällt eine Spannung V3 ab, die die Ausgangsspannung
der hier beschriebenen Stabilisierungsstufe ist und gleichzeitig als Steuerspannung für eine weitere
Stabilisierungsstufe dienen kann. Ebenso ist es jedoch auch möglich, die Spannung V3 bereits als Konstantspannung
zu verwenden, sofern keine erhöhten Anforderungen an die weitere Stabilisierung gestellt
werden.
Die Substratanschlüsse der Transistoren 71, 72 und T 3 sind mit dem jeweiligen Sourceanschluß verbunden,
um einen sogenannten Substrat-Steuereffekt zu vermeiden.
In F i g. I sind zwei weitere Stabilisierungsstufen
dargestellt, die jeweils die Reihenschaltung zweier Transistoren 74 und 75 bzw. 76 und 77 sowie eines
ohmschen Widerstandes R3 bzw. R4 enthalten. Der
Aufbau ist gleichartig mit dem Aufbau der zuvor beschriebenen zweiten Stabilisierungsstufe. und in den
durch die zweite und dritte Stabilisierungsstufe gebildeten Stromzweigen fließen die Ströme / 3 und /4. Durch
die zueinander jeweils komplementären Transistoren ergibt sich abwechselnd eine Verbindung des jeweiligen
Gegenkopplungswiderstandes R3 bzw. RA mit dem
.Speisespannungspotential bzw. mit dem Bezugspotential. Die so gebildete Gesamtschaltung ist ersichtlich in
CMOS-Technologie aufgebaut.
Bei der in F i g. 1 gezeigten Kettenschaltung mehrerer Stabilisierungsstufen liefert der jeweilige in der
Sättigung betriebene Transistor 73. 75. 77 eine Ausgangsspannung V3. V5, VT, die in beschriebener
Weise als Steuerspannung für die jeweilige nächstfolgende Stufe bzw. den darin enthaltenen gegengekoppelten
Transistor 74 bzw. 76 dient. Bei der in Fig. 1 dargestellten Anzahl von Stabilisierungsstufen ergibt
sich dadurch an dem MOS-Feldeffekttransistor 77 eine
Spannung V7, die gegen die Speisespannung stabilisiert ist. Dies kann für viele Anwendungsfälle unerwünscht
sein, so daß eine Umsetzung der Spannung V7 derart erforderlich wird, daß die stabilisierte Spannung gegen
das Bezugspotential stabilisiert ist. Ein hierzu geeigneter Stromzweig ist in dem in F i g. 1 gezeigten Ausführungsbeispiei
den Stabiiisierungsstufen nachgeschaitet und
enthält zwei MOS-Feldeffekttransistoren 78 und 79,
die zueinander komplementär sind. Der Transistor 79 hat zwischen seinem Gate- und seinem Drainanschluß
berücksichtigt wird. F.s sei also /imin hsi angenommen
daß die Widerstände R 2, R 3, RA den gleichen Ohm wert haben und alle Transistoren 71 bis 77
übereinstimmende Kennlinien ihres Source-Drainstroms in Abhängigkeit von der jeweiligen Gate-Sourcespannung
besitzen. Dann ergeben sich bei der in F" i tr. 2 gewählten logarithmischen Darstellung der
Ströme in Abhängigkeit von der jeweiligen Steuerspannung z.'.ei Charakteristiken, die infolge der Stromgegenkopplung
einiger Transistoren in unterschiedlichen Strombereichen liegen und einen unterschiedlichen
Anstieg aufweisen. So haben die Transistoren 7 1, 73 75 und 77 ?.. B. die cbere Charakteristik
logI= f(V(,s) π. i.5j und die Transistoren 72, 74 und
76dieCharakteristik/o:g7 = f(V(;s + VR)n 4h.
Tritt nun eine Speisespannungsänderung auf, se bewirkt diese eine Stromänderung Δ j 1 in der erster
.Stabilisierungsstufe, die an der in F i g. 2 gezeigten oberen Charakteristik in eine entsprechende Änderung
J Vl der Gate-Source-Spannung des Transistors 71 umgesetzt wird. Diese Änderung AVi ist bereits
kleiner als die Speisespannungsänderung. wie zuvor bereits erläutert wurde. Da die Spannung Vl al*
Steuerspannung für den Transistor 72 Jer zweiter Stabilisierungsstufe dient, bewirkt die Spannungsände
rung Δ VI an der in Fig. 2 gezeigten unteren
Charakteristik, die voraussetzungsgemäß auch füt der Transistor 72 gilt, eine Stromänderung Δ /2. Da der
Strom /2 auch durch den in der Sättigung befindlicher Transistor 73 fließt, bewirkt eine Stromänderung Δ /2
gemäß der in Fig. 2 gezeigten oberen Charakteristik für diesen nicht gegengekoppelten Transisto. eine
Spannungsänderung Δ V3, die bereits wesentlich kleiner als die Spannungsänderung Δ Vl ist Die
Spannung V3. die an dem MOS-Feldeffekttransistor T3 als Ausgangsspannung der zweiten Stabilisierungsstufe
auftritt, ist also gegenüber der Speisespannung Vr wesentlich besser stabilisiert als die Spannung Vl. Au;
Fig. 2 ist nun zu ersehen, in welcher Weise diese Stabilisierung durch die weiteren Stabilisierungsstufen
mit den Transistoren 74 und 75 sowie 76 und 77 noch weiter verbessert werden kann, so daß sich schließlich
eine Spannungsänderung Δ V7 ergibt, die einen außerordentlich guten Stabilisierungsgrad aufweist
In Fig.3 ist nun anhand von charakteristischen
Kennlinien ein Ausführungsbeispiel der Erfindung dargestellt bei dem nur fünf Transistoren vorgeseher
sind, so daß sich ein Aufbau analog den in F i g. 1 gezeigten ersten drei Stabilisierungsstufen ergibt wobei
die Spannung V5 dann die konstante Ausgangsspan-
nung der Gesamtanordnung darstellt. In F i g. 3 sind für
die Transistoren 7*1 und 7*3 einerseits und für den
Transistor 7*2 andererseits zwei gegeneinander versetzte und unterschiedlich steile Kennlinien dargestellt, die
den beiden bereits in F i g. 2 gezeigten Kennlinien ent'*? rechen. Nun sei aber in Übereinstimmung mit der
Erfindung vorausgesetzt, daß der Widerstand R 3 größer als der Widerstand R 2 ist, so daß die dritte
Stabilisierungsstiife einen gegengekoppj'ten Transistor
7" 4 enthält, dessen Kennlinie gegenüber den beiden zuvor beschriebenen weiter zu kleineren Stromwerten
hin versetzt ist und eine geringere Steigung als die anderen hat. Diese Kennlinie ist in Fig. 3 die Kurve
log J- f(Vas+ VR}ja.
In Fig. 3 ist ferner eine weitere Kennlinie log J = f(Vf;s)rs für den mit dem Transistor 7*4 in
haften Stabilisierungseigenschaften zu verschlechtern, wenn z. B. der die konstante Ausgangsspannung
abgebende Transistor, in dem gewählten Ausführungsbeispiel also der Transistor 7~5, einen höheren
Innenwiderslnnd als die übrigen Transistoren hat. In
diesem Fall ergibt sich eine Verteilung der charakteristischen Kennlinien gemäß Fig.4, wobei zu erkennen ist,
daß die Charakteristik log J = ffVosin des Transistors
TS gegenüber der Darstellung nach F i g. 3 zu höheren
ίο Spannungswerten hin verschoben ist. Dadurch ergibt
sich eine Lage der Spanntingsänderung Δ VS. die
bereits anhand der F i g. 3 beschrieben wurde, in F i g. 4 bei höheren Spannungswerten, womit natürlich auch
eine höhere konstante Ausgangsspannung V'5 verbunden ist, wie es F i g. 4 an der Abszisse zeigt.
Eine Kombination der beschriebenen Möglichkeiten
Reihe °eschä!teten Trsnsistor T5 dercyestc!!t. Der durch der Kcnnünicnverschicbun17 durch CTeeiopnet'? Bcrncs-
diese Charakteristik gezeigte Unterschied gegenüber den übrigen in der Sättigung betriebenen Transistoren
7*1 und 7*3 kann dadurch herbeigeführt werden, daß die Geometrie des Transistors 7*5 gegenüber derjenigen
der übrigen Transistoren so bemessen ist, daß z. B. sein sogenanntes W/L-Verhältnis, also das Verhältnis zwischen
der Kanalbreite Wund der Kanallänge L dieses MOS-Feldeffekttransistors, größer als der entsprechende
Wert der anderen Transistoren ist. Wie noch gezeigt wird, läßt sich durch die mit der Stufenzahl ansteigenden
Werte der Gegenkopplungswiderstände und/oder du :h die beschriebene Änderung der Geometrie von
MOS-Feldeffekttransistoren eine bedeutendeVerbesserung
der Stabilisierungswirkung erzielen, so daß dadurch gegebenenfalls Stabilisierungsstufen eingespart
werden können.
Der Stabilisierungseffekt des in F i g. 3 dargestellten Prinzips läßt sich ohne weiteres erkennen: eine
Speisespannungsänderung bewirkt eine Stromänderung Δ J1 in der ersten Stabilisierungsstufe, wodurch eine
Spannungsänderung Δ Vl auftritt. Diese bewirkt an dem gegengekoppelten Transistor 7"2 eine Stromänderung
Δ JI gemäß der Charakteristik log}= f( Vgs + VK)t2 und damit eine Spannungsänderung
Δ V3 am Transistor Γ3 gemäß der oberen in F i g. 3 gezeigten Charakteristik. Da nun der Widerstand
R 3 größer als der Widerstand R 2 ist, ergibt sich für den Transistor TA die in F i g. 3 gezeigte untere Charakteristik
log J — f(Vcs + VR)rt, die geringeren Anstieg als
die beiden erstgenannten Kurven hat. Die Spannungsänderung Δ V3 bewirkt somit an dem Transistor TA
eine sehr geringfügige Stromänderung Δ /3. Infolge der sehr steilen Charakteristik des Transistors T5 ergibt
sich bei dieser Stromänderung Δ J 3 eine äußerst geringe Spannungsänderung Δ VS am Transistor 7"5.
Die so stabilisierte Konstantspannung V5, die am Transistor T5 abgegriffen werden kann, ist in Fig.3
gleichfalls als Abszissenwert dargestellt
Somit ist zu erkennen, daß einerseits durch stufenweise
ansteigende Werte der Gegenkopplungswiderstände, andererseits durch eine Änderung der Geometrie der
MOS-Feldeffekttransistoren gegenüber dem in Fig.2
gezeigten Prinzip eine wesentliche Verbesserung des Stabilisierungsgrades erzielt wird. Diese ist allerdings
mit einer relativ geringen Konstantspannung verbunden, wie es der Wert V5 für das in Fig.3 gezeigte
Ausführungsbeispiel erkennen läßt Man kann nun eine größere Konstantspannung erzielen, ohne die vorteilsung
der Geometrie der MOS-Feldeffekttransistoren mit der Absenkung von Kennlinien mit Hilfe von
Widerständen mit in Reihenfolge der Stabilisierungsstufen ansteigenden Widerstandswerten führt also zu den
besten Stabilisierungseigenschaften, so daß bei z. B. insgesamt drei Stabilisierungsstufen eine für die meisten
Anforderungen ausreichende Stabilisierung erreicht wird.
Die Schaltungsanordnung nach der Erfindung kann leicht in integrierter CMOS-Technologie aufgebaut
werden, da jede Stabilisierungsstufe zueinander komplementäre MOS-Feldeffekttransistoren enthält. Die
Gegenkopplungswiderstände können dabei durch dotierte Bereiche des Halbleitersubstrats realisiert werden.
Soll die Schaltung in der sogenannten Silicium-Gate-Technologie verwirklicht werden, so kann für die
Widerstände polykristallines Silicium verwendet werden.
Die bei der in Fig. 1 gezeigten Schaltung vorgesehenen
Verbindungen der Substratanschlüssc mit den Sourceanschlüssen sind nicht zwingend. Ebenso können
die Substratanschlüsse der gegengekoppelten Transistören
T2, TA und 7*6 z. B. auch mit dem Bezugspotential
verbunden sein.
Ein wesentlicher Vorteil einer Schaltungsanordnung nach der Erfindung besteht darin, daß die Stromwerte in
den einzelnen Stromzweigen sehr gering gehalten werden können, so daß sie wesentlich kleiner als
Speiseströme für integrierte Schaltungen anderer Art sind. Dadurch kann eine Schaltungsanordnung nach der
Erfindung ohne wesentlich erhöhte Belastung der Stromversorgung z. B. als Referenzspannungsquelle für
die Regelung der Speisespannung integrierter Schaltungen eingesetzt werden.
Ein weiterer Vorteil besteht darin, daß die Ausgangsspannung einer Schaltungsanordnung nach der Erfindung
praktisch der Schwellenspannung des Ausgangstransistors entspricht an dem sie abgegriffen wird. Dies
erweist sich als günstig bei der Regelung der Speisespannung für integrierte CMOS-Schaltungen auf
einen Wert, der der Summe der Schwellenspannungen der darin vorhandenen P-Kanal-Transistoren und
N-Kanal-Transistoren entspricht
Für eine Schaltungsanordnung des Anspruchs 1 ohne die Merkmale der Veränderung der Widerstands- bzw.
Innenwiderstandswerte mit der Stufenordnungszahl wird kein Elernentenschutz geltend gemacht
Hierzu 2 Blatt Zeichnungen
Claims (3)
1. Schaltungsanordnung in integrierter MOS-Technik zur Abgabe einer von Speisespannungsschwankungen
im wesentlichen unabhängigen Konstantspannung, mit einer Stabilisierungsstufe, die
einen an die Speisespannung angeschalteten Stromzweig enthält, der einen Vorwiderstand in Reihe mit
einem in der Sättigung betriebenen MOS-Feldeffekttransistor
aufweist, wobei an dem MOS-Feldeffekttransistor eine gegenüber der Speisespannung
stabilisierte Stufenausgangsspannung abgreifbar ist, dadurch gekennzeichnet, daß die stabilisierte
Stufenausgangsspannung (V 1) als Steuerspannung
einer die Konstantspannung abgebenden Anordnung mit mindestens einer weiteren Stabilisierungsstufe
genannter Art zugeführt ist, deren Vorwiderstand aus einem über einen ohmschen Widerstand (R 2, R 3, R 4) in Stromgegenkopplung
betriebenen, durch die Steuerspannung angesteuerten MOS-Feideffekttransistor (T2, T4, To) gebildet
ist, der zu dem in der Sättigung betriebenen MOS-Feldeffekttransistor (T 3, T5, T7) der jeweiligen
Stufe komplementär ist, daß die weiteren Stabilisierungsstufen so hintereinandergeschaltet
sind, daß ihre jeweilige Stu/enausgangsspannung (V3, V5, V7) die Steuerspannung der jeweils
folgenden bzw. die Konstantspannung (Vl) ist, und
daß die Widerstandswerte der ohmschen Widerstände (R 2, R 3, RA) der weiteren Stabilisierungsstufen
mit der Stufe lordnungszahl zunehmen und/oder die Innenwiderstandswerte der in der Sättigung betriebenen
MOS-Feldeffekttransistoren (T3, T5, T7)der
weiteren Stabilisierungsstufen mit der Stufenordnungszahl
abnehmen.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Innenwiderstand des in der
Sättigung betriebenen MOS-Feldeffekttransistors (T7) der letzten weiteren Stabilisierungsstufe größer
als der Innenwiderstand des in Stromgegenkopplung betriebenen MOS-Feldeffekttransistors
(T6) dieser Stufe ist.
3. Schaltungsanordnung nach Anspruch 1 oder 2, bei der der in der Sättigung betriebene MOS-Feldeffekttransistor
der letzten Stabilisierungsstufe direkt mit dem Speisespannungspotential verbunden ist,
dadurch gekennzeichnet, daß die an diesem MOS-Feldeffekttransistor (T7) abgegriffene Konstantspannung
(V7) als Steuerspannung einem zusätzlichen Stromzweig zugeführt ist, der die Reihenschaltung
eines mit dem Speisespannungspotential verbundenen, mit der Steuerspanniing (V7) gesteuerten
MOS-Feldeffekttransistor (TS) und eines dazu komplementären, mit dem Bezugspotential
verbundenen und in der Sättigung betriebenen MOS-Feldeffekttransistors (79) aufweist, an dem
eine gegen Bezugspotential stabilisierte Konstantspannung (VT) abgreifbar ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772708022 DE2708022C3 (de) | 1977-02-24 | 1977-02-24 | Schaltungsanordnung in integrierter MOS-Technik zur Abgabe einer Konstantspannung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772708022 DE2708022C3 (de) | 1977-02-24 | 1977-02-24 | Schaltungsanordnung in integrierter MOS-Technik zur Abgabe einer Konstantspannung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2708022A1 DE2708022A1 (de) | 1978-08-31 |
DE2708022B2 DE2708022B2 (de) | 1979-05-17 |
DE2708022C3 true DE2708022C3 (de) | 1980-01-10 |
Family
ID=6002071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772708022 Expired DE2708022C3 (de) | 1977-02-24 | 1977-02-24 | Schaltungsanordnung in integrierter MOS-Technik zur Abgabe einer Konstantspannung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2708022C3 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5822423A (ja) * | 1981-07-31 | 1983-02-09 | Hitachi Ltd | 基準電圧発生回路 |
JPS5890177A (ja) * | 1981-11-25 | 1983-05-28 | Toshiba Corp | 基準電圧回路 |
IT1204375B (it) * | 1986-06-03 | 1989-03-01 | Sgs Microelettronica Spa | Generatore di polarizzazione di sorgenti per transistori naturali in circuiti integrati digitali in tecnologia mos |
FR2611283B1 (fr) * | 1987-02-19 | 1989-06-09 | Em Microelectronic Marin Sa | Dispositif comportant un circuit electronique de traitement d'un signal analogique |
US5936392A (en) * | 1997-05-06 | 1999-08-10 | Vlsi Technology, Inc. | Current source, reference voltage generator, method of defining a PTAT current source, and method of providing a temperature compensated reference voltage |
-
1977
- 1977-02-24 DE DE19772708022 patent/DE2708022C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2708022B2 (de) | 1979-05-17 |
DE2708022A1 (de) | 1978-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60105932T2 (de) | Spannungsbegrenzende vorspannungsschaltung zur reduzierung von degradationseffekten in mos kaskodenschaltungen | |
DE2855303C2 (de) | ||
DE2921037A1 (de) | Hochspannungsschaltung fuer isolierschicht-feldeffekttransistoren | |
DE2641860A1 (de) | Integrierte stromversorgungsschaltung | |
EP0483537B1 (de) | Stromquellenschaltung | |
DE3108515A1 (de) | "stromquellenschaltung" | |
DE102005005290A1 (de) | Konstantstromquellen-Vorrichtung mit zwei seriellen Verarmungs-MOS-Transistoren | |
DE2639790C3 (de) | Schaltungsanordnung zur Lieferung konstanten Stroms | |
DE2554054A1 (de) | Differentialverstaerkerschaltung in cmos-bauweise | |
DE4022899A1 (de) | Schaltungsanordnung zur erzeugung einer spannung, insbesondere einer konstantspannung, bzw. eines stromes, insbesondere eines konstantstromes | |
DE3783006T2 (de) | Schaltungsanordnung fuer einen differenzverstaerker. | |
DE10005044B4 (de) | Hochgeschwindigkeits-Stromspiegelschaltkreis und -verfahren | |
DE2643677C3 (de) | Stromspiegelverstärker mit Feldeffekttransistoren | |
DE69310162T2 (de) | Pegelumsetzungsschaltung | |
DE112005000994T5 (de) | Hochpassfilter, welcher isolierte Gate-Feldeffekttransistoren verwendet | |
DE2845761A1 (de) | Schaltungsanordnung | |
DE69815289T2 (de) | Spannungsreglerschaltungen und halbleiterschaltung | |
DE2708022C3 (de) | Schaltungsanordnung in integrierter MOS-Technik zur Abgabe einer Konstantspannung | |
DE102014111900B4 (de) | Oszillatorschaltung | |
DE102004062357A1 (de) | Versorgungsschaltung zur Erzeugung eines Referenzstroms mit vorgebbarer Temperaturabhängigkeit | |
DE102014013032A1 (de) | Erzeugung eines Stroms mit umgekehrter Versorgungsspannungsproportionalität | |
DE3528550A1 (de) | Logischer stromumschaltkreis | |
DE68910869T2 (de) | Stromteilerschaltung. | |
DE69001185T2 (de) | Regelbarer Widerstand in MOS-Technik. | |
DE3436302A1 (de) | Rauschfreie, die bauelementflaeche beeinflussende kaskodenschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: EUROSIL ELECTRONIC GMBH, 8057 ECHING, DE |
|
8339 | Ceased/non-payment of the annual fee |