JPS59212927A - 定電圧発生回路 - Google Patents
定電圧発生回路Info
- Publication number
- JPS59212927A JPS59212927A JP8841283A JP8841283A JPS59212927A JP S59212927 A JPS59212927 A JP S59212927A JP 8841283 A JP8841283 A JP 8841283A JP 8841283 A JP8841283 A JP 8841283A JP S59212927 A JPS59212927 A JP S59212927A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- constant voltage
- insulated gate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は電源電圧の変動および温度に影響を受けずに
、一定の電圧を低消費電力で得ることができる定電圧発
生回路に関するものである。
、一定の電圧を低消費電力で得ることができる定電圧発
生回路に関するものである。
近年、腕時計の薄形化にともガい、使用する電池も小形
化せざるを得なく、電池の容量も大きくとれないため、
腕時計に使用するＬＳＩは低消費電力が要求されている
。したがって、個費電力にするためには電源電圧をＬＳ
Ｉ内部の駆動素子に直接与えるのではなくて、電源電圧
（普通では例えば１．５ ｓ Ｖ ）をＬＳＩ内部で基
準の定電圧、例えば１．０ｖ位に落とし、基準の定電圧
で素子を駆動させ、低消費電力を計っている。このため
、この基準の定電圧を低消費電力で得る必要がある。
化せざるを得なく、電池の容量も大きくとれないため、
腕時計に使用するＬＳＩは低消費電力が要求されている
。したがって、個費電力にするためには電源電圧をＬＳ
Ｉ内部の駆動素子に直接与えるのではなくて、電源電圧
（普通では例えば１．５ ｓ Ｖ ）をＬＳＩ内部で基
準の定電圧、例えば１．０ｖ位に落とし、基準の定電圧
で素子を駆動させ、低消費電力を計っている。このため
、この基準の定電圧を低消費電力で得る必要がある。
第１図は従来の定電圧発生回路を示す回路図である。同
図において、Ｕ）は直流電源、（２）はソースがこの直
流電源（１）の（→端子に接続され、ドレインおよびゲ
ートがノード（３）に接続されたＰチャンネル形絶縁ゲ
ート電界効果トランジスタ（以下Ｐ −ＭＯ８と言う）
、（４）は出力端子、（５）はドレインおよびソース
がノード（３）に接続され、ソースが出力端子（４）に
接続されたＮチャネル形絶縁ゲート電界効果トランジス
タ（以下Ｎ−ＭＯ８と言う）、（６）はドレインが出力
端子（４）に接続され、ゲートがノード（７）に接続さ
れたＮ−ＭＯ８，（８）は一端がとのＮ−Ｍｏ５（６）
７）ソースに接続され、他端が直流電源（１）の（→端
子に接続された抵抗、（９）はソースが直流電源（１）
の（→端子に接続され、ゲートがノード（３）に接続さ
れ、ドレインがノード（７）に接続されたＰ −ＭＯ８
゜■はドレインおよびゲートがノード（７）に接続され
、ソースが直流電源（１）の（→端子に接続され九Ｎ−
ＭＯ８である。
図において、Ｕ）は直流電源、（２）はソースがこの直
流電源（１）の（→端子に接続され、ドレインおよびゲ
ートがノード（３）に接続されたＰチャンネル形絶縁ゲ
ート電界効果トランジスタ（以下Ｐ −ＭＯ８と言う）
、（４）は出力端子、（５）はドレインおよびソース
がノード（３）に接続され、ソースが出力端子（４）に
接続されたＮチャネル形絶縁ゲート電界効果トランジス
タ（以下Ｎ−ＭＯ８と言う）、（６）はドレインが出力
端子（４）に接続され、ゲートがノード（７）に接続さ
れたＮ−ＭＯ８，（８）は一端がとのＮ−Ｍｏ５（６）
７）ソースに接続され、他端が直流電源（１）の（→端
子に接続された抵抗、（９）はソースが直流電源（１）
の（→端子に接続され、ゲートがノード（３）に接続さ
れ、ドレインがノード（７）に接続されたＰ −ＭＯ８
゜■はドレインおよびゲートがノード（７）に接続され
、ソースが直流電源（１）の（→端子に接続され九Ｎ−
ＭＯ８である。
次に、上記構成による定電圧発生回路の動作について説
明する。まず、前記Ｐ−ＭＯ８（２）およびＰ−ＭＯ８
（９）、Ｎ −ＭＯ８（６）オよびＮ−ＭＯ８（ｌＩは
それぞれトランジスタの大きさが同じであるため、ミラ
ー回路を構成している。このため、Ｐ−ＭＯ８（２）
−Ｎ−ＭＯ５（５） −Ｎ −ＭＯ５（６）−抵抗（８
）を流れる電流ＩＩとｐ −ＭＯ５（９）−Ｎ −Ｍ
ＯＳ住〔を流れる電流Ｉ２は等しく（Ｉｘ＝Ｉｚ）なり
、流れる電流は抵抗（８）で調整することができる。そ
こで、例えば１１ ＋Ｉｚ ＝１００ｎＡと微少電流に
なるように、抵抗（８）の抵抗値を調整する。そして、
Ｐ −ＭＯ８（２）およびＮ−ＭＯ８（５）はゲートお
よびドレインがノード（３）で短絡されておシ、かつ、
電流Ｉ。
明する。まず、前記Ｐ−ＭＯ８（２）およびＰ−ＭＯ８
（９）、Ｎ −ＭＯ８（６）オよびＮ−ＭＯ８（ｌＩは
それぞれトランジスタの大きさが同じであるため、ミラ
ー回路を構成している。このため、Ｐ−ＭＯ８（２）
−Ｎ−ＭＯ５（５） −Ｎ −ＭＯ５（６）−抵抗（８
）を流れる電流ＩＩとｐ −ＭＯ５（９）−Ｎ −Ｍ
ＯＳ住〔を流れる電流Ｉ２は等しく（Ｉｘ＝Ｉｚ）なり
、流れる電流は抵抗（８）で調整することができる。そ
こで、例えば１１ ＋Ｉｚ ＝１００ｎＡと微少電流に
なるように、抵抗（８）の抵抗値を調整する。そして、
Ｐ −ＭＯ８（２）およびＮ−ＭＯ８（５）はゲートお
よびドレインがノード（３）で短絡されておシ、かつ、
電流Ｉ。
＝５０ＯＡと微少電流のため、ｐ −ＭＯ５（２）のド
レイン・ソース間電圧はＰ−ＭＯ８（２）のスレッシュ
ホールド電圧ｖＰ、にほぼ等しくなる。また、Ｎ−Ｍ
ＯＳ （ｓ）のドレイン・ソース間電圧はＮ −ＭＯ８
（５）のスレッシュホールド電圧ｖＨ５にはは等しくな
る。
レイン・ソース間電圧はＰ−ＭＯ８（２）のスレッシュ
ホールド電圧ｖＰ、にほぼ等しくなる。また、Ｎ−Ｍ
ＯＳ （ｓ）のドレイン・ソース間電圧はＮ −ＭＯ８
（５）のスレッシュホールド電圧ｖＨ５にはは等しくな
る。
したがって、出力電圧Ｖ□。はＶ□。＝Ｖ、、＋Ｖ、。
となシ、電源電圧の変動を受けない値となる。この出力
定電圧ＶＲ，Ｇを例えば１．ＯＶにするためにはｖｐｇ
＝ Ｖ ｓｓ ＝０．５ Ｖにスレッシュボールド電
圧を設定すればよい。
定電圧ＶＲ，Ｇを例えば１．ＯＶにするためにはｖｐｇ
＝ Ｖ ｓｓ ＝０．５ Ｖにスレッシュボールド電
圧を設定すればよい。
しかしながら、従来の定電圧発生回路はその出力電圧が
スレッシュホールド電圧の和となるため、温度の影響を
大きくうける。しかも、このスレッシュホールド電圧の
温度係数は約２．５ ｍ Ｖ／℃であるため、例えば４
０ｕ温度が変化すると、出方電圧は２００ｍＶ変化する
。したがって、出方定電圧を例えば１．ＯＶに設定され
た場合、電圧０．８ｖに低下し、２０チ変化するため、
温度変化を考慮に入れて出力定電圧を設定しなければな
らない欠点があった。
スレッシュホールド電圧の和となるため、温度の影響を
大きくうける。しかも、このスレッシュホールド電圧の
温度係数は約２．５ ｍ Ｖ／℃であるため、例えば４
０ｕ温度が変化すると、出方電圧は２００ｍＶ変化する
。したがって、出方定電圧を例えば１．ＯＶに設定され
た場合、電圧０．８ｖに低下し、２０チ変化するため、
温度変化を考慮に入れて出力定電圧を設定しなければな
らない欠点があった。
したがって、この発明の目的は出力定電圧が温度の影響
を受けないようにし、しかも低消費電力にすることがで
きる定電圧発生回路を提供するものである。
を受けないようにし、しかも低消費電力にすることがで
きる定電圧発生回路を提供するものである。
このような目的を達成するため、この発明は第１の主電
極が第１の電位に接続された第１導伝形の第１の絶縁ゲ
ート電界効果トランジスタと、第１の主電極がこの第１
の絶縁ゲート電界効果トランジスタの第２の主電極およ
びゲート電極に接続された第１導伝形の第２の絶縁ゲー
ト電界効果トランジスタと、第１の主電極が第１の電位
に接続され、第２の主電極およびゲート電極が前記第２
の絶縁ゲート電界効果トランジスタのゲート電極に接続
された第１導伝形の第３の絶縁ゲート電界効果トランジ
スタと、第１の主電極が第２の電位に接続され、第２の
主電極が前記第２の絶縁ゲート電界効果トランジスタの
第２の主電極に接続された第２導伝形の第４の電界効果
トランジスタと、第１の主電極が第２の電位に接続され
、第２の主電極が前記第３の絶縁ゲート電界効果トラン
ジスタの第２の主電極に接続され、ゲート電極が前記第
４の絶縁ゲート電界効果トランジスタの第２の主電極お
よびゲート電極に接続された第２導伝形の第５の絶縁ゲ
ート電界効果トランジスタとを備え、前記第１の絶縁ゲ
ート電界効果トランジスタの第２の主電極、ゲート電極
および第２の絶縁ゲート電界効果トランジスタの第１の
電極との接続点が出力端子に接続されるものであシ、以
下実施例を用いて詳細に説明する。
極が第１の電位に接続された第１導伝形の第１の絶縁ゲ
ート電界効果トランジスタと、第１の主電極がこの第１
の絶縁ゲート電界効果トランジスタの第２の主電極およ
びゲート電極に接続された第１導伝形の第２の絶縁ゲー
ト電界効果トランジスタと、第１の主電極が第１の電位
に接続され、第２の主電極およびゲート電極が前記第２
の絶縁ゲート電界効果トランジスタのゲート電極に接続
された第１導伝形の第３の絶縁ゲート電界効果トランジ
スタと、第１の主電極が第２の電位に接続され、第２の
主電極が前記第２の絶縁ゲート電界効果トランジスタの
第２の主電極に接続された第２導伝形の第４の電界効果
トランジスタと、第１の主電極が第２の電位に接続され
、第２の主電極が前記第３の絶縁ゲート電界効果トラン
ジスタの第２の主電極に接続され、ゲート電極が前記第
４の絶縁ゲート電界効果トランジスタの第２の主電極お
よびゲート電極に接続された第２導伝形の第５の絶縁ゲ
ート電界効果トランジスタとを備え、前記第１の絶縁ゲ
ート電界効果トランジスタの第２の主電極、ゲート電極
および第２の絶縁ゲート電界効果トランジスタの第１の
電極との接続点が出力端子に接続されるものであシ、以
下実施例を用いて詳細に説明する。
第２図はこの発明に係る定電圧発生回路の一実施例を示
す回路図である。同図において、ａυはソースが直流電
源（１）の（ト）端子に接続され、ゲートおよびドレイ
ンが出力端子（４）に接続された第１のＰ−Ｍｏｓ、ａ
２はソースが出力端子（４）に接続され、ゲートがノー
ド０階に接続され、ドレインがノード（１４）に接続さ
れた第２のＰ−ＭＯ８１α９はソースが直流電源（１）
の（→端子に接続され、ゲートおよびドレインがノード
α四に接続された第３のＰ −ＭＯ８，（１６）はドレ
インおよびゲートがノード（１４）に接続され、ソース
が直流電源（１）の（→端子に接続される第４のＮ−Ｍ
Ｏ８、（ｌηはドレインがノード（１３）に接続され、
ゲートがノードＩに接続され、ソースが直流電源（１）
の←）端子に接続される第５のＮ−ＭＯ８である。
す回路図である。同図において、ａυはソースが直流電
源（１）の（ト）端子に接続され、ゲートおよびドレイ
ンが出力端子（４）に接続された第１のＰ−Ｍｏｓ、ａ
２はソースが出力端子（４）に接続され、ゲートがノー
ド０階に接続され、ドレインがノード（１４）に接続さ
れた第２のＰ−ＭＯ８１α９はソースが直流電源（１）
の（→端子に接続され、ゲートおよびドレインがノード
α四に接続された第３のＰ −ＭＯ８，（１６）はドレ
インおよびゲートがノード（１４）に接続され、ソース
が直流電源（１）の（→端子に接続される第４のＮ−Ｍ
Ｏ８、（ｌηはドレインがノード（１３）に接続され、
ゲートがノードＩに接続され、ソースが直流電源（１）
の←）端子に接続される第５のＮ−ＭＯ８である。
次に、上記構成による定電圧発生回路の動作について説
明する。まず、第２のＰ −ＭＯ８Ｑ５および第３のＰ
−ＭＯ８（１４９のスレッシュホールド電圧をそれぞれ
Ｖ ＰＩ ２ ｒ ｖＰ ｌ ５とする。次に、第４の
Ｎ−ＭＯ８（１９オ！び第５ （７） Ｎ −ＭＯ８（
１７）はトランジスタサイズが等しく、シかもスレッシ
ュホールド電圧も等しいため、ミラー回路を構成する。
明する。まず、第２のＰ −ＭＯ８Ｑ５および第３のＰ
−ＭＯ８（１４９のスレッシュホールド電圧をそれぞれ
Ｖ ＰＩ ２ ｒ ｖＰ ｌ ５とする。次に、第４の
Ｎ−ＭＯ８（１９オ！び第５ （７） Ｎ −ＭＯ８（
１７）はトランジスタサイズが等しく、シかもスレッシ
ュホールド電圧も等しいため、ミラー回路を構成する。
このため、第１のｐ −ＭＯ８（１１）−第２ （Ｄ
Ｐ −ＭＯ８＜１３−第４）Ｎ−ＭＯ８（１Ｇを流レル
電流Ｉ３と第３０Ｐ −ＭＯ８ａ！１９−第５のＮ−Ｍ
Ｏ８住りを流れる電流工４は等しく （Ｉａ ＝Ｉ４）
なる。また、第３のＰ−ＭＯ８Ｏ２Ｏ３−ト・ソース間
電圧をｖｌとすると、第３のＰ−ＭＯ８（ｌ暖では下記
の（１）式が成シ立つ。
Ｐ −ＭＯ８＜１３−第４）Ｎ−ＭＯ８（１Ｇを流レル
電流Ｉ３と第３０Ｐ −ＭＯ８ａ！１９−第５のＮ−Ｍ
Ｏ８住りを流れる電流工４は等しく （Ｉａ ＝Ｉ４）
なる。また、第３のＰ−ＭＯ８Ｏ２Ｏ３−ト・ソース間
電圧をｖｌとすると、第３のＰ−ＭＯ８（ｌ暖では下記
の（１）式が成シ立つ。
Ｉ４′−１・β・（Ｖｔ Ｖｐｔｓ ）２（１）また、
第１のＰ−ＭＯ劃側ドレイン・ソース間電圧すなわち出
力定電圧をＶ Ｂ ｗ ｃとすると、第２のＰ−ＭＯ８
αつでは下記（２）式が成シ立つ。
第１のＰ−ＭＯ劃側ドレイン・ソース間電圧すなわち出
力定電圧をＶ Ｂ ｗ ｃとすると、第２のＰ−ＭＯ８
αつでは下記（２）式が成シ立つ。
■３′＝±・β” （ｖｌ −ｖＲｌｏ ＶｐＩ２ ）
” （２）ま ただし、第２ノＰ−ＭＯ８（ｌｅト第３０Ｐ−ＭＯ８（
Ｉｓのトランジスタサイズは等しい。上記（１）式およ
び（２）式よシ、Ｉ、＝Ｉ４によシ、出力定電圧ｖＲＩ
。
” （２）ま ただし、第２ノＰ−ＭＯ８（ｌｅト第３０Ｐ−ＭＯ８（
Ｉｓのトランジスタサイズは等しい。上記（１）式およ
び（２）式よシ、Ｉ、＝Ｉ４によシ、出力定電圧ｖＲＩ
。
は（３）式となる。
Ｖ Ｂ Ｎ Ｇ 二Ｖ ｐ ｓ ｓ Ｖ ｐｔ ｚ
（３）したがって、出力定電圧ｖ ｎ
ｗａは第２のｐ−ＭＯ８（１３、！： 第３のＰ−ＭＯ
８←９のスレッシュホールド電圧の差となり、ｖ ｐｔ
ｓおよびｖ、１□を適当に設定することによシ、出力
定電圧Ｖ ＢＩＧを得ることができる０ また、温度依存性についてはスレッシュホールドの差を
用いているため、温度勾配はなくなり、温度に対して一
定の定電圧が得られる。また、電流Ｉ３は第１のＰ −
ＭＯ５（Ｌｌｙよシ決定される。この第１のＰ−ＭＯ８
（ｌυの電圧・電流特性を第３図に示すことができるの
で、この第１のＰ −ＭｏＳ＜１１）のトランジスタサ
イズおよびスレッシュホールド電圧を適当に設定するこ
とにより、電流Ｉ３を調整することができる。このとき
、第１のＰ −ＭＯ８（ｌυのスレッシュホールド電圧
ｖｐＨを出力定電圧ＶＲ１ｅＧより、高く設定すること
によシ、第１のＰ−ＭＯ８（Ｌｌ）をチーリン領域で動
作させると、回路に流れる電流は微少にすることができ
る。また、テＩＪン領域で動作させると、第１のＰ−Ｍ
Ｏ８（ｌυのトランジスタサイズは小さくてすみ、ＬＳ
Ｉ の面積を小さくすることができ、コスト安にする
ことができる。
（３）したがって、出力定電圧ｖ ｎ
ｗａは第２のｐ−ＭＯ８（１３、！： 第３のＰ−ＭＯ
８←９のスレッシュホールド電圧の差となり、ｖ ｐｔ
ｓおよびｖ、１□を適当に設定することによシ、出力
定電圧Ｖ ＢＩＧを得ることができる０ また、温度依存性についてはスレッシュホールドの差を
用いているため、温度勾配はなくなり、温度に対して一
定の定電圧が得られる。また、電流Ｉ３は第１のＰ −
ＭＯ５（Ｌｌｙよシ決定される。この第１のＰ−ＭＯ８
（ｌυの電圧・電流特性を第３図に示すことができるの
で、この第１のＰ −ＭｏＳ＜１１）のトランジスタサ
イズおよびスレッシュホールド電圧を適当に設定するこ
とにより、電流Ｉ３を調整することができる。このとき
、第１のＰ −ＭＯ８（ｌυのスレッシュホールド電圧
ｖｐＨを出力定電圧ＶＲ１ｅＧより、高く設定すること
によシ、第１のＰ−ＭＯ８（Ｌｌ）をチーリン領域で動
作させると、回路に流れる電流は微少にすることができ
る。また、テＩＪン領域で動作させると、第１のＰ−Ｍ
Ｏ８（ｌυのトランジスタサイズは小さくてすみ、ＬＳ
Ｉ の面積を小さくすることができ、コスト安にする
ことができる。
第４図はこの発明に係る定電圧発生回路の他の実施例を
示す回路図であシ、第２図に示す第１のｐ −ＭＯ８（
１１）、第２０Ｐ−ＭＯ８（Ｌ２お！び第３＋７）Ｐ−
ＭＯ８←鴎をＮ−ＭＯ８にし、第４ＯＮ−ＭＯ８（Ｌ６
）および第５のＮ−ＭＯ８（ＬηをＰ−ＭＯ８にしたも
のである。なお、動作については第２図と同様に動作す
ることはもちろんである。
示す回路図であシ、第２図に示す第１のｐ −ＭＯ８（
１１）、第２０Ｐ−ＭＯ８（Ｌ２お！び第３＋７）Ｐ−
ＭＯ８←鴎をＮ−ＭＯ８にし、第４ＯＮ−ＭＯ８（Ｌ６
）および第５のＮ−ＭＯ８（ＬηをＰ−ＭＯ８にしたも
のである。なお、動作については第２図と同様に動作す
ることはもちろんである。
上述の実施例では例えば第２図においては、第１の主電
極はソースが対応し、第２の主電極はドレインが対応す
ることはもちろんである。
極はソースが対応し、第２の主電極はドレインが対応す
ることはもちろんである。
以上詳細に説明したように、この発明に係る定電圧発”
主回路によればスレッシュホールド電圧の差が出力定電
圧となるため、温度勾配がなく、温度に対して定電圧が
得られる。しかも、電流調整用に電界効果トランジスタ
を用いるため、このトランジスタのサイズ、スレッシュ
ホールド電圧を適当に設定することによシ、回路に流れ
る電流を微少におさえることができる効果がある。
主回路によればスレッシュホールド電圧の差が出力定電
圧となるため、温度勾配がなく、温度に対して定電圧が
得られる。しかも、電流調整用に電界効果トランジスタ
を用いるため、このトランジスタのサイズ、スレッシュ
ホールド電圧を適当に設定することによシ、回路に流れ
る電流を微少におさえることができる効果がある。
第１図は従来の定電圧発生回路を示す回路図、第２図は
この発明に係る定電圧発生回路の一実施例を示す回路図
、第３図は第２図のＰ−ＭＯＳ の特性を示す図、第
４図はこの発明に係る定電圧発生回路の他の実施例を示
す回路図である。 （１）・・・・直流電源、Ｃ２）・・・・Ｐ −ＭＯＳ
１（３）・・・・ノード、（４）・・・・出力端子、（
５）・・・・Ｎ −ＭＯＳ 、 （６）−・・・Ｎ −
ＭＯＳ、 （７）・・―・ノード、（８）・・・・抵抗
、（９）◆・・・Ｐ−ＭＯＳ。 Ｑｌ・＠−−Ｎ−ＭＯ８，αυ・・・・第１のＰ −Ｍ
ＯＳ。 ａり・・令・第２のＰ −ＭＯＳ、住９および（１４・
・−・ノード、ａ９・・・・第３のＰ−１１’ＩＯ８，
ＱｆＱ・・φ・第４のＮ−ＭＯＳ、αη・・・・第５の
Ｎ ＭＯＳ。 なお、図中、同一符号は同一または相当部分を示す。 代理人大岩増雄 手続補正書（自発） １．事件の表示 特願昭５８−８８４１２号２、発
明の名称 定電圧発生回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者片山仁八部 ４、代理人 住 所 東京都千代［］］区丸の内二丁目２番３
号明細書の発明の詳細な説明の欄 ６、補正の内容 、’）ａ Ｏ−、、−；１ （ト、町ぐ’、ｊ’ｌ と補正する。 （２）同書第９頁第１８行および第１９〜２０行の「チ
ーリン領域」を「テーリング領域」と補正する。 以上
この発明に係る定電圧発生回路の一実施例を示す回路図
、第３図は第２図のＰ−ＭＯＳ の特性を示す図、第
４図はこの発明に係る定電圧発生回路の他の実施例を示
す回路図である。 （１）・・・・直流電源、Ｃ２）・・・・Ｐ −ＭＯＳ
１（３）・・・・ノード、（４）・・・・出力端子、（
５）・・・・Ｎ −ＭＯＳ 、 （６）−・・・Ｎ −
ＭＯＳ、 （７）・・―・ノード、（８）・・・・抵抗
、（９）◆・・・Ｐ−ＭＯＳ。 Ｑｌ・＠−−Ｎ−ＭＯ８，αυ・・・・第１のＰ −Ｍ
ＯＳ。 ａり・・令・第２のＰ −ＭＯＳ、住９および（１４・
・−・ノード、ａ９・・・・第３のＰ−１１’ＩＯ８，
ＱｆＱ・・φ・第４のＮ−ＭＯＳ、αη・・・・第５の
Ｎ ＭＯＳ。 なお、図中、同一符号は同一または相当部分を示す。 代理人大岩増雄 手続補正書（自発） １．事件の表示 特願昭５８−８８４１２号２、発
明の名称 定電圧発生回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者片山仁八部 ４、代理人 住 所 東京都千代［］］区丸の内二丁目２番３
号明細書の発明の詳細な説明の欄 ６、補正の内容 、’）ａ Ｏ−、、−；１ （ト、町ぐ’、ｊ’ｌ と補正する。 （２）同書第９頁第１８行および第１９〜２０行の「チ
ーリン領域」を「テーリング領域」と補正する。 以上
Claims (1)
- 第１の主電極が第１の電位に接続された第１導伝形の第
１の絶縁ゲート電界効果トランジスタと、第１の主電極
がこの第１の絶縁ゲート電界効果トランジスタの第２の
主電極およびゲート電極に接続された第１導伝形の第２
の絶縁ゲート電界効果トランジスタと、第１の主電極が
第１の電位に接続され、第２の主電極およびゲート電極
が前記第２の絶縁ゲート電界効果トランジスタのゲート
電極に接続された第１導伝形の第３の絶縁ゲート電界効
果トランジスタと、第１の主電極が第２の電位に接続さ
れ、ｉ２の主電極が前記第２の絶縁ゲート電界効果トラ
ンジスタの第２の主電極に接続された第２導伝形の第４
の電界効果トランジスタと、第１の主電極が第２の電位
に接続され、第２の主電極が前記第３の絶縁ゲート電界
効果トランジスタの第２の主電極に接続され、ゲート電
極が前記第４の絶縁ゲート電界効果トランジスタの第２
の主電極およびゲート電極に接続された第２導伝形の第
５の絶縁ゲート電界効果トランジスタとを備え、前記第
１の絶縁ゲート電界効果トランジスタの第２の主電極、
ゲート電極および第２の絶縁ゲート電界効果トランジス
タの第１の電極との接続点が出力端子に接続されること
を特徴とする定電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8841283A JPS59212927A (ja) | 1983-05-18 | 1983-05-18 | 定電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8841283A JPS59212927A (ja) | 1983-05-18 | 1983-05-18 | 定電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59212927A true JPS59212927A (ja) | 1984-12-01 |
Family
ID=13942078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8841283A Pending JPS59212927A (ja) | 1983-05-18 | 1983-05-18 | 定電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59212927A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6215352B1 (en) | 1998-01-28 | 2001-04-10 | Nec Corporation | Reference voltage generating circuit with MOS transistors having a floating gate |
| JP2007524944A (ja) * | 2004-01-23 | 2007-08-30 | ズモス・テクノロジー・インコーポレーテッド | Ｃｍｏｓ定電圧発生器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5822423A (ja) * | 1981-07-31 | 1983-02-09 | Hitachi Ltd | 基準電圧発生回路 |
-
1983
- 1983-05-18 JP JP8841283A patent/JPS59212927A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5822423A (ja) * | 1981-07-31 | 1983-02-09 | Hitachi Ltd | 基準電圧発生回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6215352B1 (en) | 1998-01-28 | 2001-04-10 | Nec Corporation | Reference voltage generating circuit with MOS transistors having a floating gate |
| JP2007524944A (ja) * | 2004-01-23 | 2007-08-30 | ズモス・テクノロジー・インコーポレーテッド | Ｃｍｏｓ定電圧発生器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3641511B2 (ja) | 半導体装置 | |
| JP2628359B2 (ja) | ヒューズ状態検出回路 | |
| TW472261B (en) | Static random access memory and semiconductor device using MOS transistors having channel region electrically connected with gate | |
| JPH09116417A (ja) | 半導体集積回路装置 | |
| US6184745B1 (en) | Reference voltage generating circuit | |
| JPS59212927A (ja) | 定電圧発生回路 | |
| JPH0612869B2 (ja) | Ｃｍｏｓダイナミツクｒａｍ用時間遅廷回路 | |
| KR900001773B1 (ko) | 반도체 집적회로 | |
| JPS5922435A (ja) | ラツチ回路 | |
| JPS6113500A (ja) | 半導体メモリ装置 | |
| JPS62243422A (ja) | インバ−タ回路 | |
| JP2002368124A (ja) | 半導体装置 | |
| JP2707667B2 (ja) | 比較回路 | |
| JPS62103719A (ja) | 基準電圧発生回路 | |
| JPH0119303B2 (ja) | ||
| JP2000278098A (ja) | レシオ回路、ラッチ回路及びｍｏｓトランジスタ | |
| JP4346223B2 (ja) | 差動増幅回路 | |
| JPS62222713A (ja) | 遅延用ｃｍｏｓインバ−タ回路 | |
| JPH07176624A (ja) | 相補性ｍｏｓ型電界効果トランジスタ集積回路 | |
| JPH0368572B2 (ja) | ||
| JPS6064475A (ja) | 電界効果半導体装置 | |
| JP2787867B2 (ja) | 定電流回路 | |
| TW548654B (en) | Read only memory sensing circuit and the sensing method | |
| JPS58123758A (ja) | Ｍｏｓ形半導体集積回路 | |
| JPH027088B2 (ja) |