JPH07176624A - 相補性ｍｏｓ型電界効果トランジスタ集積回路 - Google Patents
相補性ｍｏｓ型電界効果トランジスタ集積回路Info
- Publication number
- JPH07176624A JPH07176624A JP5344982A JP34498293A JPH07176624A JP H07176624 A JPH07176624 A JP H07176624A JP 5344982 A JP5344982 A JP 5344982A JP 34498293 A JP34498293 A JP 34498293A JP H07176624 A JPH07176624 A JP H07176624A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- substrate bias
- bias voltage
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 相補性ＭＯＳ型電界効果トランジスタ集積回
路本体のｎチャンネルＭＯＳ型電界効果トランジスタ及
びｐチャンネルＭＯＳ型電界効果トランジスタを動作さ
せる動作用電源の消費電力が、待機時において、小さく
なるようにする。 【構成】 ｎチャンネルＭＯＳ型電界効果トランジスタ
及びｐチャンネルＭＯＳ型電界効果トランジスタの基板
バイアス用電圧を、待機時において、ｎチャンネルＭＯ
Ｓ電界効果トランジスタに対しては定常動作時における
よりも低い値で与え、ｐチャンネル電界効果トランジス
タに対しては定常動作時におけるよりも高い値で与え
る。
路本体のｎチャンネルＭＯＳ型電界効果トランジスタ及
びｐチャンネルＭＯＳ型電界効果トランジスタを動作さ
せる動作用電源の消費電力が、待機時において、小さく
なるようにする。 【構成】 ｎチャンネルＭＯＳ型電界効果トランジスタ
及びｐチャンネルＭＯＳ型電界効果トランジスタの基板
バイアス用電圧を、待機時において、ｎチャンネルＭＯ
Ｓ電界効果トランジスタに対しては定常動作時における
よりも低い値で与え、ｐチャンネル電界効果トランジス
タに対しては定常動作時におけるよりも高い値で与え
る。
Description
【０００１】
【産業上の利用分野】本発明は、ｎチャンネルＭＯＳ型
電界効果トランジスタとｐチャンネルＭＯＳ型電界効果
トランジスタとを用いた相補性ＭＯＳ型半導体集積回路
に関する。
電界効果トランジスタとｐチャンネルＭＯＳ型電界効果
トランジスタとを用いた相補性ＭＯＳ型半導体集積回路
に関する。
【０００２】
【従来の技術】従来、図２を伴って次に述べる相補性Ｍ
ＯＳ型半導体集積回路が提案されている。
ＯＳ型半導体集積回路が提案されている。
【０００３】すなわち、ｎチャンネルＭＯＳ型電界効果
トランジスタＭ１とｐチャンネルＭＯＳ型電界効果トラ
ンジスタＭ２とを用いた相補性ＭＯＳ型電界効果トラン
ジスタ集積回路本体１を有する。
トランジスタＭ１とｐチャンネルＭＯＳ型電界効果トラ
ンジスタＭ２とを用いた相補性ＭＯＳ型電界効果トラン
ジスタ集積回路本体１を有する。
【０００４】この場合、相補性ＭＯＳ型電界効果トラン
ジスタ集積回路本体１のｎチャンネルＭＯＳ型電界効果
トランジスタＭ１は複数のｎチャンネルＭＯＳ型電界効
果トランジスタを総称して示し、またｐチャンネルＭＯ
Ｓ型電界効果トランジスタＭ２も複数のｐチャンネルＭ
ＯＳ型電界効果トランジスタを総称して示している。ま
た、相補性ＭＯＳ型電界効果トランジスタ集積回路本体
１は、ｎチャンネルＭＯＳ型電界効果トランジスタＭ１
及びｐチャンネルＭＯＳ型電界効果トランジスタＭ２を
用いて構成された種々の論理回路を構成している。ただ
し、図においては、簡単のため、ｎチャンネルＭＯＳ型
電界効果トランジスタＭ１の１つとＰチャンネルＭＯＳ
型電界効果トランジスタＭ２の１つとで、それらのゲー
トが互いに接続されて共通の入力線に導出され、ドレイ
ンが互に接続されて共通の出力線に導出され、また、ｎ
チャンネルＭＯＳ型電界効果トランジスタＭ１のソ―ス
が接地され、ｐチャンネルＭＯＳ型電界効果トランジス
タＭ２のソ―スが電源付与端１ａに導出され、さらに、
ｎチャンネルＭＯＳ型電界効果トランジスタＭ１及びｐ
チャンネルＭＯＳ型電界効果トランジスタＭ２の半導体
基板（バックゲ―ト）がバイアス用電圧印加端１ｂ及び
１ｃにそれぞれ導出されていることによって、インバ―
タ回路ＩＮを構成している場合が示されている。
ジスタ集積回路本体１のｎチャンネルＭＯＳ型電界効果
トランジスタＭ１は複数のｎチャンネルＭＯＳ型電界効
果トランジスタを総称して示し、またｐチャンネルＭＯ
Ｓ型電界効果トランジスタＭ２も複数のｐチャンネルＭ
ＯＳ型電界効果トランジスタを総称して示している。ま
た、相補性ＭＯＳ型電界効果トランジスタ集積回路本体
１は、ｎチャンネルＭＯＳ型電界効果トランジスタＭ１
及びｐチャンネルＭＯＳ型電界効果トランジスタＭ２を
用いて構成された種々の論理回路を構成している。ただ
し、図においては、簡単のため、ｎチャンネルＭＯＳ型
電界効果トランジスタＭ１の１つとＰチャンネルＭＯＳ
型電界効果トランジスタＭ２の１つとで、それらのゲー
トが互いに接続されて共通の入力線に導出され、ドレイ
ンが互に接続されて共通の出力線に導出され、また、ｎ
チャンネルＭＯＳ型電界効果トランジスタＭ１のソ―ス
が接地され、ｐチャンネルＭＯＳ型電界効果トランジス
タＭ２のソ―スが電源付与端１ａに導出され、さらに、
ｎチャンネルＭＯＳ型電界効果トランジスタＭ１及びｐ
チャンネルＭＯＳ型電界効果トランジスタＭ２の半導体
基板（バックゲ―ト）がバイアス用電圧印加端１ｂ及び
１ｃにそれぞれ導出されていることによって、インバ―
タ回路ＩＮを構成している場合が示されている。
【０００５】また、相補性ＭＯＳ型電界効果トランジス
タ集積回路本体１のｎチャンネルＭＯＳ型電界効果トラ
ンランジスタＭ１及びｐチャンネルＭＯＳ型電界効果ト
ランジスタＭ２を動作させる動作用電源Ｅを発生する動
作用電源回路２を有する。
タ集積回路本体１のｎチャンネルＭＯＳ型電界効果トラ
ンランジスタＭ１及びｐチャンネルＭＯＳ型電界効果ト
ランジスタＭ２を動作させる動作用電源Ｅを発生する動
作用電源回路２を有する。
【０００６】この場合、動作用電源回路２は、対の電源
端子２ａ及び２ｂを有し、それら電源端子２ａ及び２ｂ
間に動作用電源Ｅを出力させる構成を有する。
端子２ａ及び２ｂを有し、それら電源端子２ａ及び２ｂ
間に動作用電源Ｅを出力させる構成を有する。
【０００７】さらに、動作用電源回路２で発生する、す
なわち、その動作用電源回路２の対の電源端子間に出力
される動作用電源Ｅを相補性ＭＯＳ型電界効果トランジ
スタ集積回路本体１のｎチャンネルＭＯＳ型電界効果ト
ランジスタＭ１及びｐチャンネルＭＯＳ型電界効果トラ
ンジスタＭ２に付与する動作用電源付与手段３を有す
る。
なわち、その動作用電源回路２の対の電源端子間に出力
される動作用電源Ｅを相補性ＭＯＳ型電界効果トランジ
スタ集積回路本体１のｎチャンネルＭＯＳ型電界効果ト
ランジスタＭ１及びｐチャンネルＭＯＳ型電界効果トラ
ンジスタＭ２に付与する動作用電源付与手段３を有す
る。
【０００８】この場合、動作用電源付与手段３は、相補
性ＭＯＳ型電界効果トランジスタ集積回路本体１におい
て、ｎチャンネルＭＯＳ型電界効果トランジスタＭ１及
びｐチャンネルＭＯＳ型電界効果トランジスタＭ２のド
レインが上述したように互に接続され、またｎチャンネ
ルＭＯＳ型電界効果トランジスタＭ１のソ―スが接地さ
れ、ｐチャンネルＭＯＳ型電界効果トランジスタＭ２の
ソ―スから電源付与端１ａが導出されているとすると
き、電源端子２ａ及び２ｂの一方２ａを接地し、他方２
ｂをスイッチング用ＭＯＳ型電界効果トランジスタＱを
通じて電源付与端１ａに接続している構成を有する。
性ＭＯＳ型電界効果トランジスタ集積回路本体１におい
て、ｎチャンネルＭＯＳ型電界効果トランジスタＭ１及
びｐチャンネルＭＯＳ型電界効果トランジスタＭ２のド
レインが上述したように互に接続され、またｎチャンネ
ルＭＯＳ型電界効果トランジスタＭ１のソ―スが接地さ
れ、ｐチャンネルＭＯＳ型電界効果トランジスタＭ２の
ソ―スから電源付与端１ａが導出されているとすると
き、電源端子２ａ及び２ｂの一方２ａを接地し、他方２
ｂをスイッチング用ＭＯＳ型電界効果トランジスタＱを
通じて電源付与端１ａに接続している構成を有する。
【０００９】また、定常動作時に２値表示で「１」をと
り、待機時に２値表示で「０」をとる制御用信号Ｇを発
生する制御用信号発生回路４を有する。
り、待機時に２値表示で「０」をとる制御用信号Ｇを発
生する制御用信号発生回路４を有する。
【００１０】この場合、制御用信号発生回路４は、対の
信号端子４ａ及び４ｂを有し、そして、それら信号端子
４ａ及び４ｂ間に制御用信号Ｇを出力する構成を有す
る。
信号端子４ａ及び４ｂを有し、そして、それら信号端子
４ａ及び４ｂ間に制御用信号Ｇを出力する構成を有す
る。
【００１１】さらに、制御用信号発生回路４で発生する
制御用信号Ｇを動作用電源付与手段３のスイッチング用
ＭＯＳ型電界効果トランジスタＱのゲ―トに印加する制
御用信号印加手段５を有する。
制御用信号Ｇを動作用電源付与手段３のスイッチング用
ＭＯＳ型電界効果トランジスタＱのゲ―トに印加する制
御用信号印加手段５を有する。
【００１２】この場合、制御用信号印加手段５は、制御
用信号発生回路４の対の信号端子４ａ及び４ｂ中の一方
４ａを接地し、他方４ｂをスイッチング用ＭＯＳ型電界
効果トランジスタＱのゲ―トに接続している構成を有す
る。
用信号発生回路４の対の信号端子４ａ及び４ｂ中の一方
４ａを接地し、他方４ｂをスイッチング用ＭＯＳ型電界
効果トランジスタＱのゲ―トに接続している構成を有す
る。
【００１３】さらに、相補性ＭＯＳ型電界効果トランジ
スタ集積回路本体１のｎチャンネルＭＯＳ型電界効果ト
ランジスタＭ１の閾値電圧を決定する第１の基板バイア
ス用電圧Ｖs1を発生する第１の基板バイアス用電圧発生
回路６を有する。
スタ集積回路本体１のｎチャンネルＭＯＳ型電界効果ト
ランジスタＭ１の閾値電圧を決定する第１の基板バイア
ス用電圧Ｖs1を発生する第１の基板バイアス用電圧発生
回路６を有する。
【００１４】この場合、第１の基板バイアス用電圧発生
回路６は、対の電圧端子６ａ及び６ｂを有し、そして、
それら電圧端子６ａ及び６ｂ間に、定常動作時であって
もまた待機時であっても、第１の基板バイアス用電圧Ｖ
s1を動作用電源回路２の電源端子２ａ及び２ｂ間で得ら
れる動作用電源Ｅの電圧ＶD の値ｖD に比し低い例えば
０Ｖの電圧値ｖs1で発生する構成を有する。
回路６は、対の電圧端子６ａ及び６ｂを有し、そして、
それら電圧端子６ａ及び６ｂ間に、定常動作時であって
もまた待機時であっても、第１の基板バイアス用電圧Ｖ
s1を動作用電源回路２の電源端子２ａ及び２ｂ間で得ら
れる動作用電源Ｅの電圧ＶD の値ｖD に比し低い例えば
０Ｖの電圧値ｖs1で発生する構成を有する。
【００１５】また、第１の基板バイアス用電圧発生回路
６で発生する第１の基板バイアス用電圧ＶS1を相補性Ｍ
ＯＳ型電界効果トランジスタ集積回路本体１のｎチャン
ネルＭＯＳ型電界効果トランジスタＭ１の半導体基板
（バックゲ―ト）に印加する第１の基板バイアス用電圧
印加手段７を有する。
６で発生する第１の基板バイアス用電圧ＶS1を相補性Ｍ
ＯＳ型電界効果トランジスタ集積回路本体１のｎチャン
ネルＭＯＳ型電界効果トランジスタＭ１の半導体基板
（バックゲ―ト）に印加する第１の基板バイアス用電圧
印加手段７を有する。
【００１６】この場合、第１の基板バイアス用電圧印加
手段７は、第１の基板バイアス用電圧発生回路６の電圧
端子６ａ及び６ｂ中の一方６ａを接地し、他方６ｂをｎ
チャンネルＭＯＳ型電界効果トランジスタＭ１の半導体
基板（バックゲ―ト）から導出されているバイアス用電
圧印加端１ｂに接続している構成を有する。
手段７は、第１の基板バイアス用電圧発生回路６の電圧
端子６ａ及び６ｂ中の一方６ａを接地し、他方６ｂをｎ
チャンネルＭＯＳ型電界効果トランジスタＭ１の半導体
基板（バックゲ―ト）から導出されているバイアス用電
圧印加端１ｂに接続している構成を有する。
【００１７】さらに、相補性ＭＯＳ型電界効果トランジ
スタ集積回路本体１のｐチャンネルＭＯＳ型電界効果ト
ランジスタＭ２の閾値電圧を決定する第２の基板バイア
ス用電圧ＶS2を発生する第２の基板バイアス用電圧発生
回路８を有する。
スタ集積回路本体１のｐチャンネルＭＯＳ型電界効果ト
ランジスタＭ２の閾値電圧を決定する第２の基板バイア
ス用電圧ＶS2を発生する第２の基板バイアス用電圧発生
回路８を有する。
【００１８】この場合、第２の基板バイアス用電圧発生
回路８は、第１の基板バイアス用電圧発生回路６と同様
に、対の電圧端子８ａ及び８ｂを有し、そして、それら
電圧端子８ａ及び８ｂ間に、定常動作時であってもまた
待機時であっても、第２の基板バイアス用電圧ＶS2を、
例えば動作用電源回路２の電源端子２ａ及び２ｂ間で得
られる動作用電源Ｅの電圧値ｖD と等しい電圧値ｖs2で
出力する構成を有する。
回路８は、第１の基板バイアス用電圧発生回路６と同様
に、対の電圧端子８ａ及び８ｂを有し、そして、それら
電圧端子８ａ及び８ｂ間に、定常動作時であってもまた
待機時であっても、第２の基板バイアス用電圧ＶS2を、
例えば動作用電源回路２の電源端子２ａ及び２ｂ間で得
られる動作用電源Ｅの電圧値ｖD と等しい電圧値ｖs2で
出力する構成を有する。
【００１９】また、第２の基板バイアス用電圧発生回路
８で発生する第２の基板バイアス用電圧ＶS2を相補性Ｍ
ＯＳ型電界効果トランジスタ集積回路本体１のｐチャン
ネルＭＯＳ型電界効果トランジスタＭ２の半導体基板
（バックゲ―ト）に印加する第２の基板バイアス用電圧
印加手段９を有する。
８で発生する第２の基板バイアス用電圧ＶS2を相補性Ｍ
ＯＳ型電界効果トランジスタ集積回路本体１のｐチャン
ネルＭＯＳ型電界効果トランジスタＭ２の半導体基板
（バックゲ―ト）に印加する第２の基板バイアス用電圧
印加手段９を有する。
【００２０】この場合、第２の基板バイアス用電圧印加
手段９は、第１の基板バイアス用電圧印加手段７の場合
に準じて、第２の基板バイアス用電圧発生回路８の電圧
端子８ａ及び８ｂ中の一方８ａを接地し、他方８ｂを相
補性ＭＯＳ型電界効果トランジスタ集積回路本体１のｐ
チャンネルＭＯＳ型電界効果トランジスタＭ２の半導体
基板（バックゲ―ト）から導出されているバイアス用電
圧印加端１ｃに接続している構成を有する。
手段９は、第１の基板バイアス用電圧印加手段７の場合
に準じて、第２の基板バイアス用電圧発生回路８の電圧
端子８ａ及び８ｂ中の一方８ａを接地し、他方８ｂを相
補性ＭＯＳ型電界効果トランジスタ集積回路本体１のｐ
チャンネルＭＯＳ型電界効果トランジスタＭ２の半導体
基板（バックゲ―ト）から導出されているバイアス用電
圧印加端１ｃに接続している構成を有する。
【００２１】以上が、従来提案されている相補性ＭＯＳ
型電界効果トランジスタ集積回路の構成である。
型電界効果トランジスタ集積回路の構成である。
【００２２】このような構成を有する従来の相補性ＭＯ
Ｓ型電界効果トランジスタ集積回路によれば、動作用電
源付与手段３のスイッチング用ＭＯＳ型電界効果トラン
ジスタＱが、定常動作時において、制御用信号発生回路
４で発生する制御用信号Ｇによって、それが２値表示で
「１」をとることによって、オンに制御され、待機時に
おいて、制御用信号発生回路４で発生する制御用信号Ｇ
によって、それが２値表示で「０」をとることによっ
て、オフに制御される。
Ｓ型電界効果トランジスタ集積回路によれば、動作用電
源付与手段３のスイッチング用ＭＯＳ型電界効果トラン
ジスタＱが、定常動作時において、制御用信号発生回路
４で発生する制御用信号Ｇによって、それが２値表示で
「１」をとることによって、オンに制御され、待機時に
おいて、制御用信号発生回路４で発生する制御用信号Ｇ
によって、それが２値表示で「０」をとることによっ
て、オフに制御される。
【００２３】このため、相補性ＭＯＳ型電界効果トラン
ジスタ集積回路本体１のｎチャンネルＭＯＳ型電界効果
トランジスタＭ１及びｐチャンネルＭＯＳ型電界効果ト
ランジスタＭ２に、定常動作時において、動作用電源回
路４から、動作用電源付与手段３を介して、動作用電源
Ｅが付与され、待機時において、そのような動作用電源
Ｅが付与されない。
ジスタ集積回路本体１のｎチャンネルＭＯＳ型電界効果
トランジスタＭ１及びｐチャンネルＭＯＳ型電界効果ト
ランジスタＭ２に、定常動作時において、動作用電源回
路４から、動作用電源付与手段３を介して、動作用電源
Ｅが付与され、待機時において、そのような動作用電源
Ｅが付与されない。
【００２４】一方、相補性ＭＯＳ型電界効果トランジス
タ集積回路本体１のｎチャンネルＭＯＳ型電界効果トラ
ンジスタＭ１の半導体基板（バックゲ―ト）に、定常動
作時においてもまた待機時においても第１の基板バイア
ス用電圧発生回路６で発生する第１の基板バイアス用電
圧ＶS1が基板バイアス用電圧印加手段７を介して同じ値
ｖS1に印加され、また、相補性ＭＯＳ型電界効果トラン
ジスタ集積回路本体１のｐチャンネルＭＯＳ型電界効果
トランジスタＭ２の半導体基板（バックゲ―ト）に、定
常動作時においてもまた待機時においても第２の基板バ
イアス用電圧発生回路８で発生する第２の基板バイアス
用電圧ＶS2が基板バイアス用電圧印加手段９を介して同
様に同じ値ｖS2で印加される。
タ集積回路本体１のｎチャンネルＭＯＳ型電界効果トラ
ンジスタＭ１の半導体基板（バックゲ―ト）に、定常動
作時においてもまた待機時においても第１の基板バイア
ス用電圧発生回路６で発生する第１の基板バイアス用電
圧ＶS1が基板バイアス用電圧印加手段７を介して同じ値
ｖS1に印加され、また、相補性ＭＯＳ型電界効果トラン
ジスタ集積回路本体１のｐチャンネルＭＯＳ型電界効果
トランジスタＭ２の半導体基板（バックゲ―ト）に、定
常動作時においてもまた待機時においても第２の基板バ
イアス用電圧発生回路８で発生する第２の基板バイアス
用電圧ＶS2が基板バイアス用電圧印加手段９を介して同
様に同じ値ｖS2で印加される。
【００２５】このため、定常動作時において、相補性Ｍ
ＯＳ型電界効果トランジスタ集積回路本体１のｎチャン
ネルＭＯＳ型電界効果トランジスタＭ１が、第１の基板
バイアス用電圧ＶS1によって決まる閾値電圧Ｖt1を有し
て動作し、且つ相補性ＭＯＳ型電界効果トランジスタ集
積回路本体１のｐチャンネルＭＯＳ型電界効果トランジ
スタＭ２が、第２の基板バイアス用電圧ＶS2によって決
まる閾値電圧Ｖt2を有して動作することによって、相補
性ＭＯＳ型電界効果トランジスタ集積回路本体１が動作
する。また、待機時においては、相補性ＭＯＳ型電界効
果トランジスタ集積回路本体１のｎチャンネルＭＯＳ型
電界効果トランジスタＭ１及びｐチャンネルＭＯＳ型電
界効果トランジスタＭ２が、いま述べた定常動作時のよ
うには動作しないことによって、相補性ＭＯＳ型電界効
果トランジスタ集積回路本体１がいま述べた定常動作時
のようには動作しない。
ＯＳ型電界効果トランジスタ集積回路本体１のｎチャン
ネルＭＯＳ型電界効果トランジスタＭ１が、第１の基板
バイアス用電圧ＶS1によって決まる閾値電圧Ｖt1を有し
て動作し、且つ相補性ＭＯＳ型電界効果トランジスタ集
積回路本体１のｐチャンネルＭＯＳ型電界効果トランジ
スタＭ２が、第２の基板バイアス用電圧ＶS2によって決
まる閾値電圧Ｖt2を有して動作することによって、相補
性ＭＯＳ型電界効果トランジスタ集積回路本体１が動作
する。また、待機時においては、相補性ＭＯＳ型電界効
果トランジスタ集積回路本体１のｎチャンネルＭＯＳ型
電界効果トランジスタＭ１及びｐチャンネルＭＯＳ型電
界効果トランジスタＭ２が、いま述べた定常動作時のよ
うには動作しないことによって、相補性ＭＯＳ型電界効
果トランジスタ集積回路本体１がいま述べた定常動作時
のようには動作しない。
【００２６】この場合、相補性ＭＯＳ型電界効果トラン
ジスタ集積回路本体１のｎチャンネルＭＯＳ型電界効果
トランジスタＭ１及びｐチャンネルＭＯＳ型電界効果ト
ランジスタＭ２の閾値電圧は、これをＶt とするとき、
一般に、 Ｖt ＝Ａ＋（１＋Ｃ）×｛２ｑεs Ｎ（Ｚ｜φF ｜＋｜
Ｖs ′｜｝1/2………………（１） で表される。ただし、Ｖs ′は、ＭＯＳ型電界効果トラ
ンジスタの半導体基板（バックゲ―ト）のソ―スを基準
とした電圧であり、ｎチャンネルＭＯＳ型電界効果トラ
ンジスタＭ１の場合負電圧、ｐチャンネルＭＯＳ型電界
効果トランジスタＭ２の場合正電圧である。また、
（１）式において、Ａは固定電荷、界面準位、仕事関数
などによって決まる定数、Ｃはゲ―トの静電容量、ｑは
電子１個の電荷量、εs は半導体基板の誘電率、Ｎはチ
ャンネル部の不純物濃度、φF は半導体基板のエネルギ
バンドギャップの中間のレベルを基準としたフェルミ準
位を示す。
ジスタ集積回路本体１のｎチャンネルＭＯＳ型電界効果
トランジスタＭ１及びｐチャンネルＭＯＳ型電界効果ト
ランジスタＭ２の閾値電圧は、これをＶt とするとき、
一般に、 Ｖt ＝Ａ＋（１＋Ｃ）×｛２ｑεs Ｎ（Ｚ｜φF ｜＋｜
Ｖs ′｜｝1/2………………（１） で表される。ただし、Ｖs ′は、ＭＯＳ型電界効果トラ
ンジスタの半導体基板（バックゲ―ト）のソ―スを基準
とした電圧であり、ｎチャンネルＭＯＳ型電界効果トラ
ンジスタＭ１の場合負電圧、ｐチャンネルＭＯＳ型電界
効果トランジスタＭ２の場合正電圧である。また、
（１）式において、Ａは固定電荷、界面準位、仕事関数
などによって決まる定数、Ｃはゲ―トの静電容量、ｑは
電子１個の電荷量、εs は半導体基板の誘電率、Ｎはチ
ャンネル部の不純物濃度、φF は半導体基板のエネルギ
バンドギャップの中間のレベルを基準としたフェルミ準
位を示す。
【００２７】
【発明が解決しようとする課題】図２に示す従来の相補
性ＭＯＳ型電界効果トランジスタ集積回路の場合、待機
時において、相補性ＭＯＳ型電界効果トランジスタ集積
回路本体１のｎチャンネルＭＯＳ型電界効果トランジス
タＭ１及びｐチャンネルＭＯＳ型電界効果トランジスタ
Ｍ２に動作用電源Ｅにもとずく電流が、いわゆるサブス
レッショルド電流として、無視し得ない値で流れる。
性ＭＯＳ型電界効果トランジスタ集積回路の場合、待機
時において、相補性ＭＯＳ型電界効果トランジスタ集積
回路本体１のｎチャンネルＭＯＳ型電界効果トランジス
タＭ１及びｐチャンネルＭＯＳ型電界効果トランジスタ
Ｍ２に動作用電源Ｅにもとずく電流が、いわゆるサブス
レッショルド電流として、無視し得ない値で流れる。
【００２８】このことは、動作用電源Ｅの電圧ＶD の値
ｖD を１〜２Ｖ程度のような比較的低い値とし、そし
て、このような低い値を有する電圧ＶD で相補性ＭＯＳ
型半導体集積回路本体１を動作させようとする場合、ｎ
チャンネルＭＯＳ型電界効果トランジスタＭ１及びｐチ
ャンネルＭＯＳ型電界効果トランジスタＭ２の閾値電圧
Ｖt の絶対値がともに小さくなるのでなおさらである。
ｖD を１〜２Ｖ程度のような比較的低い値とし、そし
て、このような低い値を有する電圧ＶD で相補性ＭＯＳ
型半導体集積回路本体１を動作させようとする場合、ｎ
チャンネルＭＯＳ型電界効果トランジスタＭ１及びｐチ
ャンネルＭＯＳ型電界効果トランジスタＭ２の閾値電圧
Ｖt の絶対値がともに小さくなるのでなおさらである。
【００２９】従って、図２に示す従来の相補性ＭＯＳ型
電界効果トランジスタ集積回路の場合、待機時におい
て、動作用電源電源回路２で発生する動作用電源Ｅが相
補性ＭＯＳ型電界効果トランジスタ集積回路本体１で消
費される電力が大きい、という欠点を有していた。
電界効果トランジスタ集積回路の場合、待機時におい
て、動作用電源電源回路２で発生する動作用電源Ｅが相
補性ＭＯＳ型電界効果トランジスタ集積回路本体１で消
費される電力が大きい、という欠点を有していた。
【００３０】よって、本発明は、上述した欠点のない、
新規な相補性ＭＯＳ型電界効果トランジスタ集積回路を
提案せんとするものである。
新規な相補性ＭＯＳ型電界効果トランジスタ集積回路を
提案せんとするものである。
【００３１】
【課題を解決するための手段】本発明による相補性ＭＯ
Ｓ型電界効果トランジスタ集積回路は、従来の相補性Ｍ
ＯＳ型電界効果トランジスタ集積回路の場合と同様に、
（ｉ）ｎチャンネルＭＯＳ型電界効果トランジスタとｐ
チャンネルＭＯＳ型電界効果トランジスタとを用いた相
補性ＭＯＳ型半導体集積回路本体と、（ｉｉ）その相補
性ＭＯＳ型半導体集積回路本体の上記ｎチャンネルＭＯ
Ｓ型電界効果トランジスタ及び上記ｐチャンネルＭＯＳ
型電界効果トランジスタを動作させる動作用電源を発生
する動作用電源回路と、（ｉｉｉ）その動作用電源回路
で発生する上記動作用電源を上記相補性ＭＯＳ型電界効
果トランジスタ集積回路本体のｎチャンネルＭＯＳ型電
界効果トランジスタ及びｐチャンネルＭＯＳ型電界効果
トランジスタに付与する動作用電源付与手段と、（ｉ
ｖ）定常動作時において２値表示で「１」をとり、待機
時において２値表示で「０」をとる制御用信号を発生す
る制御用信号発生回路と、（ｖ）相補性ＭＯＳ型電界効
果トランジスタ集積回路本体の上記ｎチャンネルＭＯＳ
型電界効果トランジスタの閾値電圧を決定する第１の基
板バイアス用電圧を発生する第１の基板バイアス用電圧
発生回路と、（ｖｉ）その第１の基板バイアス用電圧発
生回路で発生する上記第１の基板バイアス用電圧を上記
相補性ＭＯＳ型電界効果トランジスタ集積回路本体の上
記ｎチャンネルＭＯＳ型電界効果トランジスタの半導体
基板に印加する第１の基板バイアス用電圧印加手段と、
（ｖｉｉ）上記相補性ＭＯＳ型半導体集積回路本体のｐ
チャンネルＭＯＳ型電界効果トランジスタの閾値電圧を
決定する第２の基板バイアス用電圧を発生する第２の基
板バイアス用電圧発生回路と、（ｖｉｉｉ）その第２の
基板バイアス用電圧発生回路で発生する上記第２の基板
バイアス用電圧を上記相補性ＭＯＳ型電界効果トランジ
スタ集積回路本体の上記ｐチャンネルＭＯＳ型電界効果
トランジスタの半導体基板に印加する第２の基板バイア
ス用電圧印加手段とを有する。
Ｓ型電界効果トランジスタ集積回路は、従来の相補性Ｍ
ＯＳ型電界効果トランジスタ集積回路の場合と同様に、
（ｉ）ｎチャンネルＭＯＳ型電界効果トランジスタとｐ
チャンネルＭＯＳ型電界効果トランジスタとを用いた相
補性ＭＯＳ型半導体集積回路本体と、（ｉｉ）その相補
性ＭＯＳ型半導体集積回路本体の上記ｎチャンネルＭＯ
Ｓ型電界効果トランジスタ及び上記ｐチャンネルＭＯＳ
型電界効果トランジスタを動作させる動作用電源を発生
する動作用電源回路と、（ｉｉｉ）その動作用電源回路
で発生する上記動作用電源を上記相補性ＭＯＳ型電界効
果トランジスタ集積回路本体のｎチャンネルＭＯＳ型電
界効果トランジスタ及びｐチャンネルＭＯＳ型電界効果
トランジスタに付与する動作用電源付与手段と、（ｉ
ｖ）定常動作時において２値表示で「１」をとり、待機
時において２値表示で「０」をとる制御用信号を発生す
る制御用信号発生回路と、（ｖ）相補性ＭＯＳ型電界効
果トランジスタ集積回路本体の上記ｎチャンネルＭＯＳ
型電界効果トランジスタの閾値電圧を決定する第１の基
板バイアス用電圧を発生する第１の基板バイアス用電圧
発生回路と、（ｖｉ）その第１の基板バイアス用電圧発
生回路で発生する上記第１の基板バイアス用電圧を上記
相補性ＭＯＳ型電界効果トランジスタ集積回路本体の上
記ｎチャンネルＭＯＳ型電界効果トランジスタの半導体
基板に印加する第１の基板バイアス用電圧印加手段と、
（ｖｉｉ）上記相補性ＭＯＳ型半導体集積回路本体のｐ
チャンネルＭＯＳ型電界効果トランジスタの閾値電圧を
決定する第２の基板バイアス用電圧を発生する第２の基
板バイアス用電圧発生回路と、（ｖｉｉｉ）その第２の
基板バイアス用電圧発生回路で発生する上記第２の基板
バイアス用電圧を上記相補性ＭＯＳ型電界効果トランジ
スタ集積回路本体の上記ｐチャンネルＭＯＳ型電界効果
トランジスタの半導体基板に印加する第２の基板バイア
ス用電圧印加手段とを有する。
【００３２】しかしながら、本発明による相補性ＭＯＳ
型電界効果トランジスタ集積回路は、このような構成を
有する相補性ＭＯＳ型電界効果トランジスタ集積回路に
おいて、（ｉｘ）上記第１の基板バイアス用電圧発生回
路が、上記制御用信号発生回路で発生する上記制御用信
号によって制御されて、その上記制御用信号が２値表示
で「１」をとる定常動作時に、上記第１の基板バイアス
用電圧を、第１の電圧値で発生し、上記制御用信号が２
値表示で「０」をとる上記待機時に、上記第１の基板バ
イアス用電圧を、上記第１の電圧値に比し低い第２の電
圧値で出力し、また、（ｘ）上記第２の基板バイアス用
電圧発生回路が、上記制御用信号発生回路で発生する上
記制御用信号によって制御されて、その上記制御用信号
が２値表示で「１」をとる上記定常動作時に、上記第２
の基板バイアス用電圧を、上記第１の電圧値に比し高い
第３の電圧値で発生し、上記制御用信号が２値表示で
「０」をとる上記待機時に、上記第２の基板バイアス用
電圧を、上記第３の電圧値に比し高い第４の電圧値で出
力する、という構成を有する。
型電界効果トランジスタ集積回路は、このような構成を
有する相補性ＭＯＳ型電界効果トランジスタ集積回路に
おいて、（ｉｘ）上記第１の基板バイアス用電圧発生回
路が、上記制御用信号発生回路で発生する上記制御用信
号によって制御されて、その上記制御用信号が２値表示
で「１」をとる定常動作時に、上記第１の基板バイアス
用電圧を、第１の電圧値で発生し、上記制御用信号が２
値表示で「０」をとる上記待機時に、上記第１の基板バ
イアス用電圧を、上記第１の電圧値に比し低い第２の電
圧値で出力し、また、（ｘ）上記第２の基板バイアス用
電圧発生回路が、上記制御用信号発生回路で発生する上
記制御用信号によって制御されて、その上記制御用信号
が２値表示で「１」をとる上記定常動作時に、上記第２
の基板バイアス用電圧を、上記第１の電圧値に比し高い
第３の電圧値で発生し、上記制御用信号が２値表示で
「０」をとる上記待機時に、上記第２の基板バイアス用
電圧を、上記第３の電圧値に比し高い第４の電圧値で出
力する、という構成を有する。
【００３３】
【実施例】次に、図１を伴って、本発明による相補性Ｍ
ＯＳ型電界効果トランジスタ集積回路の実施例を述べよ
う。
ＯＳ型電界効果トランジスタ集積回路の実施例を述べよ
う。
【００３４】図１において、図２との対応部分には同一
符号を付して示す。
符号を付して示す。
【００３５】図１に示す本発明による相補性ＭＯＳ型電
界効果トランジスタ集積回路は、次に述べる構成を有す
る。
界効果トランジスタ集積回路は、次に述べる構成を有す
る。
【００３６】すなわち、図２で前述した従来の相補性Ｍ
ＯＳ型電界効果トランジスタ集積回路の場合と同様に、
ｎチャンネルＭＯＳ型電界効果トランジスタＭ１とｐチ
ャンネルＭＯＳ型電界効果トランジスタＭ２とを用いた
相補性ＭＯＳ型電界効果トランジスタ集積回路本体１を
有する。
ＯＳ型電界効果トランジスタ集積回路の場合と同様に、
ｎチャンネルＭＯＳ型電界効果トランジスタＭ１とｐチ
ャンネルＭＯＳ型電界効果トランジスタＭ２とを用いた
相補性ＭＯＳ型電界効果トランジスタ集積回路本体１を
有する。
【００３７】この場合、相補性ＭＯＳ型電界効果トラン
ジスタ集積回路本体１のｎチャンネルＭＯＳ型電界効果
トランジスタＭ１は、図２で前述した従来の相補性ＭＯ
Ｓ型電界効果トランジスタ集積回路の場合と同様に、複
数のｎチャンネルＭＯＳ型電界効果トランジスタを総称
して示し、またｐチャンネルＭＯＳ型電界効果トランジ
スタＭ２も複数のｐチャンネルＭＯＳ型電界効果トラン
ジスタを総称して示している。また、相補性ＭＯＳ型電
界効果トランジスタ集積回路本体１は、図２で前述した
従来の相補性ＭＯＳ型電界効果トランジスタ集積回路の
場合と同様に、ｎチャンネルＭＯＳ型電界効果トランジ
スタＭ１及びｐチャンネルＭＯＳ型電界効果トランジス
タＭ２を用いて構成された種々の論理回路を構成してい
る。ただし、図においては、簡単のため、図２で前述し
た従来の相補性ＭＯＳ型電界効果トランジスタ集積回路
の場合と同様に、ｎチャンネルＭＯＳ型電界効果トラン
ジスタＭ１の１つとＰチャンネルＭＯＳ型電界効果トラ
ンジスタＭ２の１つとで、それらのゲートが互いに接続
されて共通の入力線に導出され、ドレインが互に接続さ
れて共通の出力線に導出され、また、ｎチャンネルＭＯ
Ｓ型電界効果トランジスタＭ１のソ―スが接地され、ｐ
チャンネルＭＯＳ型電界効果トランジスタＭ２のソ―ス
が電源付与端１ａに導出され、さらに、ｎチャンネルＭ
ＯＳ型電界効果トランジスタＭ１及びｐチャンネルＭＯ
Ｓ型電界効果トランジスタＭ２の半導体基板（バックゲ
―ト）がバイアス用電圧印加端１ｂ及び１ｃにそれぞれ
導出されていることによって、インバ―タ回路ＩＮを構
成している場合が示されている。
ジスタ集積回路本体１のｎチャンネルＭＯＳ型電界効果
トランジスタＭ１は、図２で前述した従来の相補性ＭＯ
Ｓ型電界効果トランジスタ集積回路の場合と同様に、複
数のｎチャンネルＭＯＳ型電界効果トランジスタを総称
して示し、またｐチャンネルＭＯＳ型電界効果トランジ
スタＭ２も複数のｐチャンネルＭＯＳ型電界効果トラン
ジスタを総称して示している。また、相補性ＭＯＳ型電
界効果トランジスタ集積回路本体１は、図２で前述した
従来の相補性ＭＯＳ型電界効果トランジスタ集積回路の
場合と同様に、ｎチャンネルＭＯＳ型電界効果トランジ
スタＭ１及びｐチャンネルＭＯＳ型電界効果トランジス
タＭ２を用いて構成された種々の論理回路を構成してい
る。ただし、図においては、簡単のため、図２で前述し
た従来の相補性ＭＯＳ型電界効果トランジスタ集積回路
の場合と同様に、ｎチャンネルＭＯＳ型電界効果トラン
ジスタＭ１の１つとＰチャンネルＭＯＳ型電界効果トラ
ンジスタＭ２の１つとで、それらのゲートが互いに接続
されて共通の入力線に導出され、ドレインが互に接続さ
れて共通の出力線に導出され、また、ｎチャンネルＭＯ
Ｓ型電界効果トランジスタＭ１のソ―スが接地され、ｐ
チャンネルＭＯＳ型電界効果トランジスタＭ２のソ―ス
が電源付与端１ａに導出され、さらに、ｎチャンネルＭ
ＯＳ型電界効果トランジスタＭ１及びｐチャンネルＭＯ
Ｓ型電界効果トランジスタＭ２の半導体基板（バックゲ
―ト）がバイアス用電圧印加端１ｂ及び１ｃにそれぞれ
導出されていることによって、インバ―タ回路ＩＮを構
成している場合が示されている。
【００３８】また、図２で前述した従来の相補性ＭＯＳ
型電界効果トランジスタ集積回路の場合と同様に、相補
性ＭＯＳ型電界効果トランジスタ集積回路本体１のｎチ
ャンネルＭＯＳ型電界効果トランランジスタＭ１及びｐ
チャンネルＭＯＳ型電界効果トランジスタＭ２を動作さ
せる動作用電源Ｅを発生する動作用電源回路２を有す
る。
型電界効果トランジスタ集積回路の場合と同様に、相補
性ＭＯＳ型電界効果トランジスタ集積回路本体１のｎチ
ャンネルＭＯＳ型電界効果トランランジスタＭ１及びｐ
チャンネルＭＯＳ型電界効果トランジスタＭ２を動作さ
せる動作用電源Ｅを発生する動作用電源回路２を有す
る。
【００３９】この場合、動作用電源回路２は、図２で前
述した従来の相補性ＭＯＳ型電界効果トランジスタ集積
回路の場合と同様に、対の電源端子２ａ及び２ｂを有
し、それら電源端子２ａ及び２ｂ間に動作用電源Ｅを出
力させる構成を有する。
述した従来の相補性ＭＯＳ型電界効果トランジスタ集積
回路の場合と同様に、対の電源端子２ａ及び２ｂを有
し、それら電源端子２ａ及び２ｂ間に動作用電源Ｅを出
力させる構成を有する。
【００４０】さらに、図２で前述した従来の相補性ＭＯ
Ｓ型電界効果トランジスタ集積回路の場合と同様に、動
作用電源回路２で発生する、すなわち、その動作用電源
回路２の対の電源端子間に出力される動作用電源Ｅを相
補性ＭＯＳ型電界効果トランジスタ集積回路本体１のｎ
チャンネルＭＯＳ型電界効果トランジスタＭ１及びｐチ
ャンネルＭＯＳ型電界効果トランジスタＭ２に付与する
動作用電源付与手段３を有する。
Ｓ型電界効果トランジスタ集積回路の場合と同様に、動
作用電源回路２で発生する、すなわち、その動作用電源
回路２の対の電源端子間に出力される動作用電源Ｅを相
補性ＭＯＳ型電界効果トランジスタ集積回路本体１のｎ
チャンネルＭＯＳ型電界効果トランジスタＭ１及びｐチ
ャンネルＭＯＳ型電界効果トランジスタＭ２に付与する
動作用電源付与手段３を有する。
【００４１】この場合、動作用電源付与手段３は、図２
で前述した従来の相補性ＭＯＳ型電界効果トランジスタ
集積回路の場合と同様に、相補性ＭＯＳ型電界効果トラ
ンジスタ集積回路本体１において、ｎチャンネルＭＯＳ
型電界効果トランジスタＭ１及びｐチャンネルＭＯＳ型
電界効果トランジスタＭ２のドレインが上述したように
互に接続され、またｎチャンネルＭＯＳ型電界効果トラ
ンジスタＭ１のソ―スが接地され、ｐチャンネルＭＯＳ
型電界効果トランジスタＭ２のソ―スから電源付与端１
ａが導出されているとするとき、電源端子２ａ及び２ｂ
の一方２ａを接地し、他方２ｂを、図２で前述した従来
の相補性ＭＯＳ型電界効果トランジスタ集積回路の場合
とは異なり、直接的に電源付与端１ａに接続している構
成を有する。
で前述した従来の相補性ＭＯＳ型電界効果トランジスタ
集積回路の場合と同様に、相補性ＭＯＳ型電界効果トラ
ンジスタ集積回路本体１において、ｎチャンネルＭＯＳ
型電界効果トランジスタＭ１及びｐチャンネルＭＯＳ型
電界効果トランジスタＭ２のドレインが上述したように
互に接続され、またｎチャンネルＭＯＳ型電界効果トラ
ンジスタＭ１のソ―スが接地され、ｐチャンネルＭＯＳ
型電界効果トランジスタＭ２のソ―スから電源付与端１
ａが導出されているとするとき、電源端子２ａ及び２ｂ
の一方２ａを接地し、他方２ｂを、図２で前述した従来
の相補性ＭＯＳ型電界効果トランジスタ集積回路の場合
とは異なり、直接的に電源付与端１ａに接続している構
成を有する。
【００４２】また、図２で前述した従来の相補性ＭＯＳ
型電界効果トランジスタ集積回路の場合と同様に、定常
動作時に２値表示で「１」をとり、待機時に２値表示で
「０」をとる制御用信号Ｇを発生する制御用信号発生回
路４を有する。
型電界効果トランジスタ集積回路の場合と同様に、定常
動作時に２値表示で「１」をとり、待機時に２値表示で
「０」をとる制御用信号Ｇを発生する制御用信号発生回
路４を有する。
【００４３】この場合、制御用信号発生回路４は、図２
で前述した従来の相補性ＭＯＳ型電界効果トランジスタ
集積回路の場合と同様に、対の信号端子４ａ及び４ｂを
有し、そして、それら信号端子４ａ及び４ｂ間に制御用
信号Ｇを出力する構成を有する。
で前述した従来の相補性ＭＯＳ型電界効果トランジスタ
集積回路の場合と同様に、対の信号端子４ａ及び４ｂを
有し、そして、それら信号端子４ａ及び４ｂ間に制御用
信号Ｇを出力する構成を有する。
【００４４】さらに、図２で前述した従来の相補性ＭＯ
Ｓ型電界効果トランジスタ集積回路の場合と同様に、相
補性ＭＯＳ型電界効果トランジスタ集積回路本体１のｎ
チャンネルＭＯＳ型電界効果トランジスタＭ１の閾値電
圧を決定する第１の基板バイアス用電圧Ｖs1を発生する
第１の基板バイアス用電圧発生回路６を有する。
Ｓ型電界効果トランジスタ集積回路の場合と同様に、相
補性ＭＯＳ型電界効果トランジスタ集積回路本体１のｎ
チャンネルＭＯＳ型電界効果トランジスタＭ１の閾値電
圧を決定する第１の基板バイアス用電圧Ｖs1を発生する
第１の基板バイアス用電圧発生回路６を有する。
【００４５】この場合、第１の基板バイアス用電圧発生
回路６は、図２で前述した従来の相補性ＭＯＳ型電界効
果トランジスタ集積回路の場合と同様に、対の電圧端子
６ａ及び６ｂを有するが、図２で前述した従来の相補性
ＭＯＳ型電界効果トランジスタ集積回路の場合とは異な
り、電圧端子６ａ及び６ｂ間に、制御用信号発生回路４
で発生する制御用信号Ｇによって制御されて、その制御
用信号Ｇが２値表示で「１」をとる定常動作時に、第１
の基板バイアス用電圧ＶS1を、例えば０Ｖの第１の電圧
値ｖS1で発生し、制御用信号Ｇが２値表示で「０」をと
る待機時に、第１の基板バイアス用電圧ＶS1を、第１の
電圧値ｖS1に比し低い例えば−０．５Ｖの第２の電圧値
ｖS2で出力する構成を有する。
回路６は、図２で前述した従来の相補性ＭＯＳ型電界効
果トランジスタ集積回路の場合と同様に、対の電圧端子
６ａ及び６ｂを有するが、図２で前述した従来の相補性
ＭＯＳ型電界効果トランジスタ集積回路の場合とは異な
り、電圧端子６ａ及び６ｂ間に、制御用信号発生回路４
で発生する制御用信号Ｇによって制御されて、その制御
用信号Ｇが２値表示で「１」をとる定常動作時に、第１
の基板バイアス用電圧ＶS1を、例えば０Ｖの第１の電圧
値ｖS1で発生し、制御用信号Ｇが２値表示で「０」をと
る待機時に、第１の基板バイアス用電圧ＶS1を、第１の
電圧値ｖS1に比し低い例えば−０．５Ｖの第２の電圧値
ｖS2で出力する構成を有する。
【００４６】また、図２で前述した従来の相補性ＭＯＳ
型電界効果トランジスタ集積回路の場合と同様に、第１
の基板バイアス用電圧発生回路６で発生する第１の基板
バイアス用電圧ＶS1を相補性ＭＯＳ型電界効果トランジ
スタ集積回路本体１のｎチャンネルＭＯＳ型電界効果ト
ランジスタＭ１の半導体基板（バックゲ―ト）に印加す
る第１の基板バイアス用電圧印加手段７を有する。
型電界効果トランジスタ集積回路の場合と同様に、第１
の基板バイアス用電圧発生回路６で発生する第１の基板
バイアス用電圧ＶS1を相補性ＭＯＳ型電界効果トランジ
スタ集積回路本体１のｎチャンネルＭＯＳ型電界効果ト
ランジスタＭ１の半導体基板（バックゲ―ト）に印加す
る第１の基板バイアス用電圧印加手段７を有する。
【００４７】この場合、第１の基板バイアス用電圧印加
手段７は、図２で前述した従来の相補性ＭＯＳ型電界効
果トランジスタ集積回路の場合と同様に、第１の基板バ
イアス用電圧発生回路６の電圧端子６ａ及び６ｂ中の一
方６ａを接地し、他方６ｂをｎチャンネルＭＯＳ型電界
効果トランジスタＭ１の半導体基板（バックゲ―ト）か
ら導出されているバイアス用電圧印加端１ｂに接続して
いる構成を有する。
手段７は、図２で前述した従来の相補性ＭＯＳ型電界効
果トランジスタ集積回路の場合と同様に、第１の基板バ
イアス用電圧発生回路６の電圧端子６ａ及び６ｂ中の一
方６ａを接地し、他方６ｂをｎチャンネルＭＯＳ型電界
効果トランジスタＭ１の半導体基板（バックゲ―ト）か
ら導出されているバイアス用電圧印加端１ｂに接続して
いる構成を有する。
【００４８】さらに、図２で前述した従来の相補性ＭＯ
Ｓ型電界効果トランジスタ集積回路の場合と同様に、相
補性ＭＯＳ型電界効果トランジスタ集積回路本体１のｐ
チャンネルＭＯＳ型電界効果トランジスタＭ２の閾値電
圧を決定する第２の基板バイアス用電圧ＶS2を発生する
第２の基板バイアス用電圧発生回路８を有する。
Ｓ型電界効果トランジスタ集積回路の場合と同様に、相
補性ＭＯＳ型電界効果トランジスタ集積回路本体１のｐ
チャンネルＭＯＳ型電界効果トランジスタＭ２の閾値電
圧を決定する第２の基板バイアス用電圧ＶS2を発生する
第２の基板バイアス用電圧発生回路８を有する。
【００４９】この場合、第２の基板バイアス用電圧発生
回路８は、図２で前述した従来の相補性ＭＯＳ型電界効
果トランジスタ集積回路の場合と同様に、且つ第１の基
板バイアス用電圧発生回路６と同様に、対の電圧端子８
ａ及び８ｂを有するが、図２で前述した従来の相補性Ｍ
ＯＳ型電界効果トランジスタ集積回路の場合とは、異な
り、制御用信号発生回路４で発生する制御用信号Ｇによ
って制御されて、その制御用信号Ｇが２値表示で「１」
をとる定常動作時に、第２の基板バイアス用電圧ＶS2
を、例えば動作用電源回路２で発生する動作用電源Ｅの
電圧値ｖ0 と例えば等しい第３の電圧値ｖS3で発生し、
制御用信号Ｇが２値表示で「０」をとる待機時に、第２
の基板バイアス用電圧ＶS2を、第３の電圧値ｖs3に比し
例えば０．５Ｖ高い第４の電圧値ｖs4で出力する構成を
有する。
回路８は、図２で前述した従来の相補性ＭＯＳ型電界効
果トランジスタ集積回路の場合と同様に、且つ第１の基
板バイアス用電圧発生回路６と同様に、対の電圧端子８
ａ及び８ｂを有するが、図２で前述した従来の相補性Ｍ
ＯＳ型電界効果トランジスタ集積回路の場合とは、異な
り、制御用信号発生回路４で発生する制御用信号Ｇによ
って制御されて、その制御用信号Ｇが２値表示で「１」
をとる定常動作時に、第２の基板バイアス用電圧ＶS2
を、例えば動作用電源回路２で発生する動作用電源Ｅの
電圧値ｖ0 と例えば等しい第３の電圧値ｖS3で発生し、
制御用信号Ｇが２値表示で「０」をとる待機時に、第２
の基板バイアス用電圧ＶS2を、第３の電圧値ｖs3に比し
例えば０．５Ｖ高い第４の電圧値ｖs4で出力する構成を
有する。
【００５０】また、図２で前述した従来の相補性ＭＯＳ
型電界効果トランジスタ集積回路の場合と同様に、第２
の基板バイアス用電圧発生回路８で発生する第２の基板
バイアス用電圧ＶS2を相補性ＭＯＳ型電界効果トランジ
スタ集積回路本体１のｐチャンネルＭＯＳ型電界効果ト
ランジスタＭ２の半導体基板（バックゲ―ト）に印加す
る第２の基板バイアス用電圧印加手段９を有する。
型電界効果トランジスタ集積回路の場合と同様に、第２
の基板バイアス用電圧発生回路８で発生する第２の基板
バイアス用電圧ＶS2を相補性ＭＯＳ型電界効果トランジ
スタ集積回路本体１のｐチャンネルＭＯＳ型電界効果ト
ランジスタＭ２の半導体基板（バックゲ―ト）に印加す
る第２の基板バイアス用電圧印加手段９を有する。
【００５１】この場合、第２の基板バイアス用電圧印加
手段９は、図２で前述した従来の相補性ＭＯＳ型電界効
果トランジスタ集積回路の場合と同様に、第１の基板バ
イアス用電圧印加手段７の場合に準じて、第２の基板バ
イアス用電圧発生回路８の電圧端子８ａ及び８ｂ中の一
方８ａを接地し、他方８ｂを相補性ＭＯＳ型電界効果ト
ランジスタ集積回路本体１のｐチャンネルＭＯＳ型電界
効果トランジスタＭ２の半導体基板（バックゲ―ト）か
ら導出されているバイアス用電圧印加端１ｃに接続して
いる構成を有する。
手段９は、図２で前述した従来の相補性ＭＯＳ型電界効
果トランジスタ集積回路の場合と同様に、第１の基板バ
イアス用電圧印加手段７の場合に準じて、第２の基板バ
イアス用電圧発生回路８の電圧端子８ａ及び８ｂ中の一
方８ａを接地し、他方８ｂを相補性ＭＯＳ型電界効果ト
ランジスタ集積回路本体１のｐチャンネルＭＯＳ型電界
効果トランジスタＭ２の半導体基板（バックゲ―ト）か
ら導出されているバイアス用電圧印加端１ｃに接続して
いる構成を有する。
【００５２】以上が、本発明による相補性ＭＯＳ型電界
効果トランジスタ集積回路の構成である。
効果トランジスタ集積回路の構成である。
【００５３】このような構成を有する従来の相補性ＭＯ
Ｓ型電界効果トランジスタ集積回路によれば、相補性Ｍ
ＯＳ型電界効果トランジスタ集積回路本体１のｎチャン
ネルＭＯＳ型電界効果トランジスタＭ１及びｐチャンネ
ルＭＯＳ型電界効果トランジスタＭ２に、定常動作時に
おいてもまた待機時においても、動作用電源回路４か
ら、動作用電源付与手段３を介して、動作用電源Ｅが付
与される。
Ｓ型電界効果トランジスタ集積回路によれば、相補性Ｍ
ＯＳ型電界効果トランジスタ集積回路本体１のｎチャン
ネルＭＯＳ型電界効果トランジスタＭ１及びｐチャンネ
ルＭＯＳ型電界効果トランジスタＭ２に、定常動作時に
おいてもまた待機時においても、動作用電源回路４か
ら、動作用電源付与手段３を介して、動作用電源Ｅが付
与される。
【００５４】一方、相補性ＭＯＳ型電界効果トランジス
タ集積回路本体１のｎチャンネルＭＯＳ型電界効果トラ
ンジスタＭ１の半導体基板（バックゲ―ト）に、第１の
基板バイアス用電圧発生回路６で発生する第１の基板バ
イアス用電圧ＶS1が、定常動作時において、第１の電圧
値ｖS1で、待機時において、第１の電圧値ｖS1に比し低
い第２の電圧値ｖS2で、基板バイアス用電圧印加手段７
を介して印加され、また、相補性ＭＯＳ型電界効果トラ
ンジスタ集積回路本体１のｐチャンネルＭＯＳ型電界効
果トランジスタＭ２の半導体基板（バックゲ―ト）に、
第２の基板バイアス用電圧発生回路８で発生する第２の
基板バイアス用電圧ＶS2が、定常動作時において、第３
の電圧値ｖS3で、待機時において、第３の電圧値ｖS3に
比し高い電圧値ｖs4で、基板バイアス用電圧印加手段９
を介して同様に同じ値ｖS2で印加される。
タ集積回路本体１のｎチャンネルＭＯＳ型電界効果トラ
ンジスタＭ１の半導体基板（バックゲ―ト）に、第１の
基板バイアス用電圧発生回路６で発生する第１の基板バ
イアス用電圧ＶS1が、定常動作時において、第１の電圧
値ｖS1で、待機時において、第１の電圧値ｖS1に比し低
い第２の電圧値ｖS2で、基板バイアス用電圧印加手段７
を介して印加され、また、相補性ＭＯＳ型電界効果トラ
ンジスタ集積回路本体１のｐチャンネルＭＯＳ型電界効
果トランジスタＭ２の半導体基板（バックゲ―ト）に、
第２の基板バイアス用電圧発生回路８で発生する第２の
基板バイアス用電圧ＶS2が、定常動作時において、第３
の電圧値ｖS3で、待機時において、第３の電圧値ｖS3に
比し高い電圧値ｖs4で、基板バイアス用電圧印加手段９
を介して同様に同じ値ｖS2で印加される。
【００５５】このため、定常動作時において、相補性Ｍ
ＯＳ型電界効果トランジスタ集積回路本体１のｎチャン
ネルＭＯＳ型電界効果トランジスタＭ１が、第１の基板
バイアス用電圧ＶS1の第１の電圧値ｖS1によって決まる
第１の閾値電圧を有して動作し、且つ相補性ＭＯＳ型電
界効果トランジスタ集積回路本体１のｐチャンネルＭＯ
Ｓ型電界効果トランジスタＭ２が、第１の基板バイアス
用電圧ＶS2の第３の電圧値ｖS3によって決まる第３の閾
値電圧を有して動作することによって、相補性ＭＯＳ型
電界効果トランジスタ集積回路本体１が動作する。ま
た、待機時においては、相補性ＭＯＳ型電界効果トラン
ジスタ集積回路本体１のｎチャンネルＭＯＳ型電界効果
トランジスタＭ１が、第１の基板バイアス用電圧ＶS1の
第２の電圧値ｖS2によって決まる絶対値でみて第１の閾
値電圧に比し高い第２の閾値電圧を有し、且つ相補性Ｍ
ＯＳ型電界効果トランジスタ集積回路本体１のｐチャン
ネルＭＯＳ型電界効果トランジスタＭ２が、第２の基板
バイアス用電圧ＶS2の第４の電圧値ｖS2によって決まる
絶対値でみて、第３の閾値電圧に比し高い第４の閾値電
圧を有していることによって、相補性ＭＯＳ型電界効果
トランジスタ集積回路本体１のｎチャンネルＭＯＳ型電
界効果トランジスタＭ１及びｐチャンネルＭＯＳ型電界
効果トランジスタＭ２が、定常動作時のようには動作し
ないことによって、相補性ＭＯＳ型電界効果トランジス
タ集積回路本体１がいま述べた定常動作時のようには動
作しない。
ＯＳ型電界効果トランジスタ集積回路本体１のｎチャン
ネルＭＯＳ型電界効果トランジスタＭ１が、第１の基板
バイアス用電圧ＶS1の第１の電圧値ｖS1によって決まる
第１の閾値電圧を有して動作し、且つ相補性ＭＯＳ型電
界効果トランジスタ集積回路本体１のｐチャンネルＭＯ
Ｓ型電界効果トランジスタＭ２が、第１の基板バイアス
用電圧ＶS2の第３の電圧値ｖS3によって決まる第３の閾
値電圧を有して動作することによって、相補性ＭＯＳ型
電界効果トランジスタ集積回路本体１が動作する。ま
た、待機時においては、相補性ＭＯＳ型電界効果トラン
ジスタ集積回路本体１のｎチャンネルＭＯＳ型電界効果
トランジスタＭ１が、第１の基板バイアス用電圧ＶS1の
第２の電圧値ｖS2によって決まる絶対値でみて第１の閾
値電圧に比し高い第２の閾値電圧を有し、且つ相補性Ｍ
ＯＳ型電界効果トランジスタ集積回路本体１のｐチャン
ネルＭＯＳ型電界効果トランジスタＭ２が、第２の基板
バイアス用電圧ＶS2の第４の電圧値ｖS2によって決まる
絶対値でみて、第３の閾値電圧に比し高い第４の閾値電
圧を有していることによって、相補性ＭＯＳ型電界効果
トランジスタ集積回路本体１のｎチャンネルＭＯＳ型電
界効果トランジスタＭ１及びｐチャンネルＭＯＳ型電界
効果トランジスタＭ２が、定常動作時のようには動作し
ないことによって、相補性ＭＯＳ型電界効果トランジス
タ集積回路本体１がいま述べた定常動作時のようには動
作しない。
【００５６】この場合、相補性ＭＯＳ型電界効果トラン
ジスタ集積回路本体１のｎチャンネルＭＯＳ型電界効果
トランジスタＭ１及びｐチャンネルＭＯＳ型電界効果ト
ランジスタＭ２の閾値電圧は、これをＶt とするとき、
一般に、上述した（１）式で表される。
ジスタ集積回路本体１のｎチャンネルＭＯＳ型電界効果
トランジスタＭ１及びｐチャンネルＭＯＳ型電界効果ト
ランジスタＭ２の閾値電圧は、これをＶt とするとき、
一般に、上述した（１）式で表される。
【００５７】図１に示す本発明によるＭＯＳ型電界効果
トランジスタ集積回路の場合、待機時において、相補性
ＭＯＳ型電界効果トランジスタ集積回路本体１のｎチャ
ンネルＭＯＳ型電界効果トランジスタＭ１及びｐチャン
ネルＭＯＳ型電界効果トランジスタＭ２に動作用電源Ｅ
にもとずく電流が、いわゆるサブスレッショルド電流と
して流れようとする。
トランジスタ集積回路の場合、待機時において、相補性
ＭＯＳ型電界効果トランジスタ集積回路本体１のｎチャ
ンネルＭＯＳ型電界効果トランジスタＭ１及びｐチャン
ネルＭＯＳ型電界効果トランジスタＭ２に動作用電源Ｅ
にもとずく電流が、いわゆるサブスレッショルド電流と
して流れようとする。
【００５８】しかしながら、待機時、ｎチャンネルＭＯ
Ｓ型電界効果トランジスタＭ１及びｐチャンネルＭＯＳ
型電界効果トランジスタＭ２の閾値電圧Ｖt の絶対値
が、動作用電源回路２で発生する動作用電源Ｅの電圧Ｖ
D の値ｖD を１〜２Ｖ程度のような比較的低い値とし、
そして、このような低い値を有する電圧ＶD で相補性Ｍ
ＯＳ型半導体集積回路本体１を動作させようとする場合
でも、図２で前述した従来の相補性ＭＯＳ型電界効果ト
ランジスタ集積回路の場合に比し、ともに大きい。
Ｓ型電界効果トランジスタＭ１及びｐチャンネルＭＯＳ
型電界効果トランジスタＭ２の閾値電圧Ｖt の絶対値
が、動作用電源回路２で発生する動作用電源Ｅの電圧Ｖ
D の値ｖD を１〜２Ｖ程度のような比較的低い値とし、
そして、このような低い値を有する電圧ＶD で相補性Ｍ
ＯＳ型半導体集積回路本体１を動作させようとする場合
でも、図２で前述した従来の相補性ＭＯＳ型電界効果ト
ランジスタ集積回路の場合に比し、ともに大きい。
【００５９】従って、図１に示す本発明による相補性Ｍ
ＯＳ型電界効果トランジスタ集積回路の場合、待機時に
おいて、動作用電源電源回路２で発生する動作用電源Ｅ
が相補性ＭＯＳ型電界効果トランジスタ集積回路本体１
で消費される電力を図２で前述した従来の相補性ＭＯＳ
型電界効果トランジスタ集積回路の場合に比し格段的に
小さくすることができる。
ＯＳ型電界効果トランジスタ集積回路の場合、待機時に
おいて、動作用電源電源回路２で発生する動作用電源Ｅ
が相補性ＭＯＳ型電界効果トランジスタ集積回路本体１
で消費される電力を図２で前述した従来の相補性ＭＯＳ
型電界効果トランジスタ集積回路の場合に比し格段的に
小さくすることができる。
【図１】本発明による相補性ＭＯＳ型電界効果トランジ
スタ集積回路の実施例を示す略線的接続図である。
スタ集積回路の実施例を示す略線的接続図である。
【図２】従来の相補性ＭＯＳ型電界効果トランジスタ集
積回路を示す略線的接続図である。
積回路を示す略線的接続図である。
１ 相補性ＭＯＳ型電界効果トランジスタ
集積回路本体 １ａ 電源付与端 １ｂ、１ｃ バイアス用電圧印加端 ２ 同作用電源回路 ２ａ、２ｂ 電源端子 ３ 動作用電源付与手段 ４ 制御用信号発生回路 ４ａ、４ｂ 信号端子 ６ 基板バイアス用電圧発生回路 ６ａ、６ｂ 電圧端子 ７ 基板バイアス用電圧印加手段 ８ バイアス用電圧発生回路 ８ａ、８ｂ Ｍ１ ｎチャンネルＭＯＳ型電界効果トラン
ジスタ Ｍ２ ｐチャンネルＭＯＳ型電界効果トラン
ジスタ Ｑ スイッチング用ＭＯＳ型電界効果トラ
ンジスタ
集積回路本体 １ａ 電源付与端 １ｂ、１ｃ バイアス用電圧印加端 ２ 同作用電源回路 ２ａ、２ｂ 電源端子 ３ 動作用電源付与手段 ４ 制御用信号発生回路 ４ａ、４ｂ 信号端子 ６ 基板バイアス用電圧発生回路 ６ａ、６ｂ 電圧端子 ７ 基板バイアス用電圧印加手段 ８ バイアス用電圧発生回路 ８ａ、８ｂ Ｍ１ ｎチャンネルＭＯＳ型電界効果トラン
ジスタ Ｍ２ ｐチャンネルＭＯＳ型電界効果トラン
ジスタ Ｑ スイッチング用ＭＯＳ型電界効果トラ
ンジスタ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年２月４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】この場合、相補性ＭＯＳ型電界効果トラン
ジスタ集積回路本体１のｎチャンネルＭＯＳ型電界効果
トランジスタＭ１及びｐチャンネルＭＯＳ型電界効果ト
ランジスタＭ２の閾値電圧は、これを一般にＶｔとする
とき、一般に、 Ｖｔ＝Ａ＋（１＋Ｃ）×｛２ｑεｓＮ（Ｚ｜φＦ｜＋｜
Ｖｓ′｜｝１／２………………（１） で表される。ただし、Ｖｓ′は、ＭＯＳ型電界効果トラ
ンジスタの半導体基板（パックゲート）のソースを基準
とした電圧であり、ｎチャンネルＭＯＳ型電界効果トラ
ンジスタＭ１の場合負電圧、ｐチャンネルＭＯＳ型電界
効果トランジスタＭ２の場合正電圧である。また、
（１）式において、Ａは固定電荷、界面準位、仕事関数
などによって決まる定数、Ｃはゲートの静電容量、ｑは
電子１個の電荷量、εｓは半導体基板の誘電率、Ｎはチ
ャンネル部の不純物濃度、φＦは半導体基板のエネルギ
バンドギャップの中間のレベルを基準としたフェルミ準
位を示す。
ジスタ集積回路本体１のｎチャンネルＭＯＳ型電界効果
トランジスタＭ１及びｐチャンネルＭＯＳ型電界効果ト
ランジスタＭ２の閾値電圧は、これを一般にＶｔとする
とき、一般に、 Ｖｔ＝Ａ＋（１＋Ｃ）×｛２ｑεｓＮ（Ｚ｜φＦ｜＋｜
Ｖｓ′｜｝１／２………………（１） で表される。ただし、Ｖｓ′は、ＭＯＳ型電界効果トラ
ンジスタの半導体基板（パックゲート）のソースを基準
とした電圧であり、ｎチャンネルＭＯＳ型電界効果トラ
ンジスタＭ１の場合負電圧、ｐチャンネルＭＯＳ型電界
効果トランジスタＭ２の場合正電圧である。また、
（１）式において、Ａは固定電荷、界面準位、仕事関数
などによって決まる定数、Ｃはゲートの静電容量、ｑは
電子１個の電荷量、εｓは半導体基板の誘電率、Ｎはチ
ャンネル部の不純物濃度、φＦは半導体基板のエネルギ
バンドギャップの中間のレベルを基準としたフェルミ準
位を示す。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】しかしながら、本発明による相補性ＭＯＳ
型電界効果トランジスタ集積回路は、このような構成を
有する相補性ＭＯＳ型電界効果トランジスタ集積回路に
おいて、（ｉｘ）上記第１の基板バイアス用電圧発生回
路が、上記制御用信号発生回路で発生する上記制御用信
号によって制御されて、その上記制御用信号が２値表示
で「１」をとる定常動作時に、上記第１の基板バイアス
用電圧を、第１の電圧値で発生し、上記制御用信号が２
値表示で「０」をとる上記待機時に、上記第１の基板バ
イアス用電圧を、上記第１の電圧値に比し低い第２の電
圧値で出力し、また、（ｘ）上記第２の基板バイアス用
電圧発生回路が、上記制御用信号発生回路で発生する上
記制御用信号によって制御されて、その上記制御用信号
が２値表示で「１」をとる上記定常動作時に、上記第２
の基板バイアス用電圧を、上記第１の電圧値に比し高い
第３の電圧値で発生し、上記制御用信号が２値表示で
「０」をとる上記待機時に、上記第２の基板バイアス用
電圧を、上記第３の電圧値に比し高い第４の電圧値で出
力する、という構成を有する。
型電界効果トランジスタ集積回路は、このような構成を
有する相補性ＭＯＳ型電界効果トランジスタ集積回路に
おいて、（ｉｘ）上記第１の基板バイアス用電圧発生回
路が、上記制御用信号発生回路で発生する上記制御用信
号によって制御されて、その上記制御用信号が２値表示
で「１」をとる定常動作時に、上記第１の基板バイアス
用電圧を、第１の電圧値で発生し、上記制御用信号が２
値表示で「０」をとる上記待機時に、上記第１の基板バ
イアス用電圧を、上記第１の電圧値に比し低い第２の電
圧値で出力し、また、（ｘ）上記第２の基板バイアス用
電圧発生回路が、上記制御用信号発生回路で発生する上
記制御用信号によって制御されて、その上記制御用信号
が２値表示で「１」をとる上記定常動作時に、上記第２
の基板バイアス用電圧を、上記第１の電圧値に比し高い
第３の電圧値で発生し、上記制御用信号が２値表示で
「０」をとる上記待機時に、上記第２の基板バイアス用
電圧を、上記第３の電圧値に比し高い第４の電圧値で出
力する、という構成を有する。
【作用・効果】本発明によるＭＯＳ型電界効果トランジ
スタ集積回路によれば、待機時において、相補性ＭＯＳ
型電界効果トランジスタ集積回路本体のｎチャンネルＭ
ＯＳ型電界効果トランジスタ及びｐチャンネルＭＯＳ型
電界効果トランジスタに閾値電圧の絶対値を、動作用電
源回路で発生する動作用電源の電圧の値を比較的低い値
とし、そして、このような低い値を有する電圧で相補性
ＭＯＳ型半導体集積回路本体を動作させようとする場合
でも、図２で前述した従来の相補性ＭＯＳ型電界効果ト
ランジスタ集積回路の場合に比し、ともに大きくするこ
とができる。このため、待機時において、動作用電源電
源回路で発生する動作用電源が相補性ＭＯＳ型電界効果
トランジスタ集積回路本体で消費される電力を、図２で
前述した従来の相補性ＭＯＳ型電界効果トランジスタ集
積回路の場合に比し格段的に小さくすることができる。
スタ集積回路によれば、待機時において、相補性ＭＯＳ
型電界効果トランジスタ集積回路本体のｎチャンネルＭ
ＯＳ型電界効果トランジスタ及びｐチャンネルＭＯＳ型
電界効果トランジスタに閾値電圧の絶対値を、動作用電
源回路で発生する動作用電源の電圧の値を比較的低い値
とし、そして、このような低い値を有する電圧で相補性
ＭＯＳ型半導体集積回路本体を動作させようとする場合
でも、図２で前述した従来の相補性ＭＯＳ型電界効果ト
ランジスタ集積回路の場合に比し、ともに大きくするこ
とができる。このため、待機時において、動作用電源電
源回路で発生する動作用電源が相補性ＭＯＳ型電界効果
トランジスタ集積回路本体で消費される電力を、図２で
前述した従来の相補性ＭＯＳ型電界効果トランジスタ集
積回路の場合に比し格段的に小さくすることができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正内容】
【００５４】一方、相補性ＭＯＳ型電界効果トランジス
タ集積回路本体１のｎチャンネルＭＯＳ型電界効果トラ
ンジスタＭ１の半導体基板（バックゲート）に、第１の
基板バイアス用電圧発生回路６で発生する第１の基板バ
イアス用電圧ＶＳ１が、定常動作時において、第１の電
圧値ｖＳ１で、待機時において、第１の電圧値ｖＳ１に
比し低い第２の電圧値ｖＳ２で、基板バイアス用電圧印
加手段７を介して印加され、また、相補性ＭＯＳ型電界
効果トランジスタ集積回路本体１のｐチャンネルＭＯＳ
型電界効果トランジスタＭ２の半導体基板（バックゲー
ト）に、第２の基板バイアス用電圧発生回路８で発生す
る第２の基板バイアス用電圧ＶＳ２が、定常動作時にお
いて、第３の電圧値ｖＳ３で、待機時において、第３の
電圧値ｖＳ３に比し高い電圧値ｖｓ４で、基板バイアス
用電圧印加手段９を介して印加される。
タ集積回路本体１のｎチャンネルＭＯＳ型電界効果トラ
ンジスタＭ１の半導体基板（バックゲート）に、第１の
基板バイアス用電圧発生回路６で発生する第１の基板バ
イアス用電圧ＶＳ１が、定常動作時において、第１の電
圧値ｖＳ１で、待機時において、第１の電圧値ｖＳ１に
比し低い第２の電圧値ｖＳ２で、基板バイアス用電圧印
加手段７を介して印加され、また、相補性ＭＯＳ型電界
効果トランジスタ集積回路本体１のｐチャンネルＭＯＳ
型電界効果トランジスタＭ２の半導体基板（バックゲー
ト）に、第２の基板バイアス用電圧発生回路８で発生す
る第２の基板バイアス用電圧ＶＳ２が、定常動作時にお
いて、第３の電圧値ｖＳ３で、待機時において、第３の
電圧値ｖＳ３に比し高い電圧値ｖｓ４で、基板バイアス
用電圧印加手段９を介して印加される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正内容】
【００５６】この場合、相補性ＭＯＳ型電界効果トラン
ジスタ集積回路本体１のｎチャンネルＭＯＳ型電界効果
トランジスタＭ１及びｐチャンネルＭＯＳ型電界効果ト
ランジスタＭ２の閾値電圧は、これを一般にＶｔとする
とき、一般に、上述した（１）式で表される。
ジスタ集積回路本体１のｎチャンネルＭＯＳ型電界効果
トランジスタＭ１及びｐチャンネルＭＯＳ型電界効果ト
ランジスタＭ２の閾値電圧は、これを一般にＶｔとする
とき、一般に、上述した（１）式で表される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正内容】
【００５８】しかしながら、待機時、ｎチャンネルＭＯ
Ｓ型電界効果トランジスタＭ１及びｐチャンネルＭＯＳ
型電界効果トランジスタＭ２の閾値電圧Ｖｔの絶対値
を、動作用電源回路２で発生する動作用電源Ｅの電圧Ｖ
Ｄの値ｖＤを１〜２Ｖ程度のような比較的低い値とし、
そして、このような低い値を有する電圧ＶＤで相補性Ｍ
ＯＳ型半導体集積回路本体１を動作させようとする場合
でも、図２で前述した従来の相補性ＭＯＳ型電界効果ト
ランジスタ集積回路の場合に比し、ともに大きくするこ
とができる。
Ｓ型電界効果トランジスタＭ１及びｐチャンネルＭＯＳ
型電界効果トランジスタＭ２の閾値電圧Ｖｔの絶対値
を、動作用電源回路２で発生する動作用電源Ｅの電圧Ｖ
Ｄの値ｖＤを１〜２Ｖ程度のような比較的低い値とし、
そして、このような低い値を有する電圧ＶＤで相補性Ｍ
ＯＳ型半導体集積回路本体１を動作させようとする場合
でも、図２で前述した従来の相補性ＭＯＳ型電界効果ト
ランジスタ集積回路の場合に比し、ともに大きくするこ
とができる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822
Claims (1)
- 【請求項１】 ｎチャンネルＭＯＳ型電界効果トランジ
スタとｐチャンネルＭＯＳ型電界効果トランジスタとを
用いた相補性ＭＯＳ型半導体集積回路本体と、 上記相補性ＭＯＳ型半導体集積回路本体の上記ｎチャン
ネルＭＯＳ型電界効果トランジスタ及び上記ｐチャンネ
ルＭＯＳ型電界効果トランジスタを動作させる動作用電
源を発生する動作用電源回路と、 上記動作用電源回路で発生する上記動作用電源を上記相
補性ＭＯＳ型電界効果トランジスタ集積回路本体のｎチ
ャンネルＭＯＳ型電界効果トランジスタ及びｐチャンネ
ルＭＯＳ型電界効果トランジスタに付与する動作用電源
付与手段と、 定常動作時において２値表示で「１」をとり、待機時に
おいて２値表示で「０」をとる制御用信号を発生する制
御用信号発生回路と、 上記相補性ＭＯＳ型電界効果トランジスタ集積回路本体
の上記ｎチャンネルＭＯＳ型電界効果トランジスタの閾
値電圧を決定する第１の基板バイアス用電圧を発生する
第１の基板バイアス用電圧発生回路と、 上記第１の基板バイアス用電圧発生回路で発生する上記
第１の基板バイアス用電圧を上記相補性ＭＯＳ型電界効
果トランジスタ集積回路本体の上記ｎチャンネルＭＯＳ
型電界効果トランジスタの半導体基板に印加する第１の
基板バイアス用電圧印加手段と、 上記相補性ＭＯＳ型半導体集積回路本体のｐチャンネル
ＭＯＳ型電界効果トランジスタの閾値電圧を決定する第
２の基板バイアス用電圧を発生する第２の基板バイアス
用電圧発生回路と、 上記第２の基板バイアス用電圧発生回路で発生する上記
第２の基板バイアス用電圧を上記相補性ＭＯＳ型電界効
果トランジスタ集積回路本体の上記ｐチャンネルＭＯＳ
型電界効果トランジスタの半導体基板に印加する第２の
基板バイアス用電圧印加手段とを有する相補性ＭＯＳ型
電界効果トランジスタ集積回路において、 上記第１の基板バイアス用電圧発生回路が、上記制御用
信号発生回路で発生する上記制御用信号によって制御さ
れて、その上記制御用信号が２値表示で「１」をとる定
常動作時に、上記第１の基板バイアス用電圧を、第１の
電圧値で発生し、上記制御用信号が２値表示で「０」を
とる上記待機時に、上記第１の基板バイアス用電圧を、
上記第１の電圧値に比し低い第２の電圧値で出力し、 上記第２の基板バイアス用電圧発生回路が、上記制御用
信号発生回路で発生する上記制御用信号によって制御さ
れて、その上記制御用信号が２値表示で「１」をとる上
記定常動作時に、上記第２の基板バイアス用電圧を、第
３の電圧値で発生し、上記制御用信号が２値表示で
「０」をとる上記待機時に、上記第２の基板バイアス用
電圧を、上記第３の電圧値に比し高い第４の電圧値で出
力することを特徴とする相補性ＭＯＳ型電界効果トラン
ジスタ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5344982A JPH07176624A (ja) | 1993-12-20 | 1993-12-20 | 相補性ｍｏｓ型電界効果トランジスタ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5344982A JPH07176624A (ja) | 1993-12-20 | 1993-12-20 | 相補性ｍｏｓ型電界効果トランジスタ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07176624A true JPH07176624A (ja) | 1995-07-14 |
Family
ID=18373478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5344982A Pending JPH07176624A (ja) | 1993-12-20 | 1993-12-20 | 相補性ｍｏｓ型電界効果トランジスタ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07176624A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004503948A (ja) * | 2000-06-12 | 2004-02-05 | インテル・コーポレーション | 漏れ電流を減少させる装置および回路ならびにその方法 |
| US7545054B2 (en) | 2006-02-22 | 2009-06-09 | Fujitsu Microelectronics Limited | DC linear regulator single controller with plural loads |
| US7781909B2 (en) | 2006-03-17 | 2010-08-24 | Fujitsu Semiconductor Limited | Control circuit of power supply, power supply and control method thereof |
| US8368373B2 (en) | 2006-03-24 | 2013-02-05 | Fujitsu Semiconductor Limited | Control circuit of power supply unit, power supply unit and control method thereof |
-
1993
- 1993-12-20 JP JP5344982A patent/JPH07176624A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004503948A (ja) * | 2000-06-12 | 2004-02-05 | インテル・コーポレーション | 漏れ電流を減少させる装置および回路ならびにその方法 |
| US7545054B2 (en) | 2006-02-22 | 2009-06-09 | Fujitsu Microelectronics Limited | DC linear regulator single controller with plural loads |
| US7781909B2 (en) | 2006-03-17 | 2010-08-24 | Fujitsu Semiconductor Limited | Control circuit of power supply, power supply and control method thereof |
| US8368373B2 (en) | 2006-03-24 | 2013-02-05 | Fujitsu Semiconductor Limited | Control circuit of power supply unit, power supply unit and control method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| US5825695A (en) | Semiconductor device for reference voltage | |
| US6211725B1 (en) | Low powder CMOS circuit | |
| US6628161B2 (en) | Reference voltage circuit | |
| JPH0629826A (ja) | レベル変換回路 | |
| US4267501A (en) | NMOS Voltage reference generator | |
| JPH07176624A (ja) | 相補性ｍｏｓ型電界効果トランジスタ集積回路 | |
| JPH0955470A (ja) | 半導体回路及び半導体回路装置 | |
| JPH0624319B2 (ja) | 入力回路 | |
| JPS63253425A (ja) | バスドライブ回路 | |
| JPH086653A (ja) | レファレンス電圧発生回路 | |
| JPH07105709B2 (ja) | 電圧変換回路 | |
| JPH0793987A (ja) | 半導体集積回路装置 | |
| JPH06232728A (ja) | 入出力回路 | |
| JPH10189883A (ja) | 半導体装置 | |
| JPH09214321A (ja) | トランジスタとその閾値電圧を調節する方法 | |
| JPH04359470A (ja) | Ｓｏｉ−ｃｍｏｓｆｅｔ装置 | |
| JP2550942B2 (ja) | Ｃｍｏｓ型論理集積回路 | |
| JPH0315854B2 (ja) | ||
| JPH0199319A (ja) | 入力回路 | |
| JPS62109430A (ja) | 半導体回路 | |
| JPS5844245B2 (ja) | 半導体装置 | |
| JPH10341152A (ja) | パストランジスタロジック回路 | |
| JPS6162230A (ja) | インタ−フエ−ス回路 | |
| JPH02122724A (ja) | レベル変換回路 |