JPS5844245B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置に関し、更に詳細には電力の低消費
化を図った半導体装置に関するものである。

半導体装置、特に電池等を電源として用いるものは、装
置全体にその低電力化が要求されるが、かかる低電力化
を図るには、内蔵された種々の素子に流れる電流を減じ
る必要がある。

電流を減じ、電力の低消費化を行なう手段として、例え
ば素子の導電定数を小さくする方法があるが、この方法
は、例えばＭＯ８−ＦＥＴにおいては、酸化膜の誘電率
、ベース材料表面の移動度、ゲートの長さや幅に左右さ
れ、また、必要以上に小さくすることはできないため、
十分に電力の消費を低減させることができない。

本発明は、電子回路の有するスレッショルド電圧近傍の
電圧を供給し、不要な電力の供給を制止すると共に、極
めて電力消費の少ない電源回路を備え電力の低消費化を
可能にした半導体装置を提供するもので、以下、図示し
た実施例に基づきその詳細を説明する。

本発明に従う半導体装置の一実施例をしめす図面におい
て、符号１は電源回路で、ゲートが接地されたＰチャネ
ルＭＯＳトランジスタ（以下、Ｐ−ＭＯＳ Ｔと略記す
る）２と、Ｐ−ＭＯ８Ｔ２のドレインにソースが接続さ
れたＰ−ＭＯ８Ｔ３ｃ！：Ｐ−ＭＯ８Ｔ３のドレインに
ドレインおよびゲ゛−トが接続されたＮチャネルＭＯＳ
トランジスタ（以下、Ｎ−ＭＯ８Ｔと略記する）４と、
ＮＭＯ８Ｔ４のソースにアノードが接続され、カソード
が接地されたダイオード５と、Ｐ−ＭＯ８Ｔ２のドレイ
ンおよびＰ−ＭＯ８Ｔ３のソースに、ベースが接続され
たＮＰＮＩ−ランジスタロとから構成されている○尚、
Ｐ−ＭＯ８Ｔ２のソースおよびＮＰＮｌ−ランジスクロ
のコレクタは、電池Ｅの正側端子に接続されている。

符号γは電子回路で、Ｐ−ＭＯ８ＴＩ Ｏ，１１とＮ−
ＭＯ８Ｔ１２．１３とから成るインバータ９と、インバ
ータ９の入出力間に設けられたＮ−ＭＯ８Ｔ１４と、抵
抗１５と、水晶振動子１６、コンデンサ１γ、１８とか
ら構成された発振回路８と、Ｐ−ＭＯ８Ｔ２０゜２１
、Ｎ−ＭＯ８Ｔ２２．２３とから成るインバータ１９と
、Ｐ−ＭＯ８Ｔ２５ 、２６ 、 Ｎ −ＭＯ８Ｔ２７
．２８とから成るインバータ２４とで構成されている。

次に、かかる半導体装置の動作を説明する。

電源回路１の抵抗素子としてのＰ−ＭＯ８Ｔ２に接続さ
れたＰ−ＭＯ８Ｔ３ 、Ｎ−ＭＯ８Ｔ４、ダイオード５
は、所定の電圧を発生する回路を構成するものである。

ＭＯ８Ｔ３．４によって発生される電圧を■１とし、ダ
イオード５によって発生される電圧をＶＤとすると、バ
イポーラトランジスタ６のベース電圧ＶＢは、 で表わすことができる。

一方、バイポーラトランジスタ６のベース・エミッタ間
電圧をＶＢＥとすれば、電子回路１に供給される電圧Ｖ
８ＵＰは、と表わすことができる。

電子回路７は、本実施例では３個のインバータ９．１９
．２４を有している。

今、ｐ−ＭＯ８ＴＩＩのスレッショルド電圧をＶＴＰｌ
ｌ ｔＮ ＭＯ８Ｔ１２のスレッショルド電圧をＶＴＮ
ｔ□とすると、インバータ９のスレッショルド電圧ＶＴ
Ｈ９は、ＶＴａｏ＝ Ｉ ＶＴＰＩＩ Ｉ ＋ＶＴＮ１
２と表わせる。

また、インバータ１９．２４のスレッショルド電圧は、
インバータ９と同一基板上にインバータ１９．２４を形
成することにより略同−とみなせる。

従って、電子回路１のスレッショルド電圧ＶＴＨ７は、 ＶＴＨＴ中ＶＴＨ９ であり、また、このスレッショルド電圧ｖＴＨ７は、電
源回路１のＰ−ＭＯ８Ｔ３ 、Ｎ−ＭＯ８Ｔ４で発生さ
れる電圧Ｖ１と略等しい。

一方、電子回路１を安定に動作させるには上記スレッシ
ョルド電圧ＶＴＨ７よりやや高い電圧（ＶＴＲ７＋α）
を供給する必要がある。

他方、電子回路１に供給する電圧ＶＳＵＰは、上記した
ように、 を約０．３Ｖ以下となるように、ダイオード５およびバ
イポーラトランジスタ６を形成している。

この形成に際しては、イオンインプランテーション等の
手法を用いることによって実施できる。

一方、かかる回路構成をなした場合、電池Ｅの電圧に対
して電子回路γのスレッショルド電圧ＶＴＨ７が比較的
低い方が安定な動作を期待することができる。

また、上記スレッショルド電圧ＶＴＨ７を低くすること
によって、電子回路７の電力消費を更に少なくすること
ができることは理解され得よう。

このスレッショルド電圧を下げるには、Ｐ−ＭＯ８ＴＩ
Ｏ。

１１．２０，２１．２５．２６．Ｎ−ＭＯ８Ｔ１２゜１
３．２２，２３，２γ、２８等の各素子のスレッショル
ド電圧を低下させればよく、例えばイオンインプランテ
ーション、ドープトオキサイド、あるいはゲート膜厚を
変えたり、更にＰウェルの濃度を制御することにより実
現できる。

尚、この場合には、電源回路１の各素子も適宜制御して
形成する必要がある。

このように、電子回路１のスレッショルド電圧ＶＴＨ７
の近傍で、しかもスレッショルド電圧ＶＴ Ｒ７より少
し高い電圧ＶＳＵＰを供給する電源回路１を備えている
ため、電子回路１を安定に動作させることができると共
に、電子回路γに供給される電圧ＶＳＵＰが十分像いた
め、流れる電流が極めて少なくなり、特に発振回路８等
の比較的高い周波数の信号系において有効である。

以上、図示した実施例に基づき本発明に従う半導体装置
の詳細を説明してきたか本発明は図示の実施例に限定さ
れるものではなく、種々の変更、あるいは改良がなされ
得るものである。

例えば図面では示していないが、電子回路１をＰ−ＭＱ
ＳＴだけで構成した場合には、電源回路１のＮ−ＭＱＳ
Ｔ４を除けば良く、またＮ−ＭＱＳＴだけで構成した場
合には、Ｐ−ＭＱＳＴ３を除去すれば良い。

更に、実施例では抵抗素子としてＰＭＯ８Ｔ２を用いて
いるが、ポリシリコン等を用いた抵抗素子を用いること
もできる。

また実施例では、インバータ９，１９．２４のスレッシ
ョルド電圧より、供給電圧Ｖ８ＵＰの方を少し高くする
ためにダイオード５のスレッショルド電圧ＶＤをバイポ
ーラトランジスタのペース・エミッタ間電圧ＶＢＥ よ
り高くするように形成しているが、Ｐ−ＭＱＳＴ３およ
びＮ−ＭＱＳＴ４のスレッショルド電圧■１を、インバ
ータ９，１９゜２４を構成するＭＯＳトランジスタのス
レッショルド電圧より高くするように、Ｐ−ＭＱＳＴ３
およびＮ−ＭＱＳＴ４を形成すればよい。

なお、この場合には、ダイオード５とバイポーラトラン
ジスタ６を同一プロセスで作ることかできる〇一方電子
回路γとしては、分周回路あるいは他の論理回路等を含
ませて構成することもでき、高い電圧で動作する回路等
も同一基板上に設けることも可能である。

上述したように本発明に従う半導体装置は、電子回路の
スレッショルド電圧近傍の上記スレッショルド電圧より
高い電圧を供給する電源回路を備えているため、電子回
路の安定な動作を保障すると共に、電子回路に流れる電
流量を十分少なくすることが可能で電子回路における消
費電力の低減化を図ることができ、更に、電子回路をス
レッショルド電圧の低い素子で構成しているため電子回
路に印加する絶対的な電圧を低くすることができ、しか
も電池電圧の変動に対しても安定した動作か期待できる
等、十分に所期の目的を達成し得、実施上多大な効果を
奏する。

【図面の簡単な説明】

図面は本発明に従う半導体装置の一実施例を示す回路図
である。 １・・・・・・電源回路、γ・・・・・・電子回路、８
・・・・・・発振回路、９，１９．２４・・・・・・イ
ンバータ、１０，１１゜２０．２Ｌ２５，２６・・・・
・・インバータを構成するＦチャネルＭＯＳトランジス
タ、１２．１３゜２２．２３，２γ、２８・・・・・・
インバータを構成するＮチャネルＭＯＳトランジスタ。

Claims (1)

【特許請求の範囲】
1. １ ゲートとドレインが接続されているＰチャンネル及
   びＮチャンネルＭＯＳトランジスタのドレインどうしを
   接続したＣＭＯ８ｌ−ランジスタから成す前記２つのＭ
   ＯＳトランジスタのスレッショルド電圧の和より少し大
   きい電圧を両端となる各各のソースから出力する電圧発
   生回路と前記電圧発生回路の一端と電源の一端との間に
   ゲート以外の２つの主電極が接続される電流供給用のＭ
   ＯＳトランジスタと前記電圧発生回路の他端と前記電源
   の他端に接続されたダイオードと前記電圧発生回路の一
   端にベースが接続されると共に主電極の一つが前記電源
   の一端に他の主電極が発振回路を構成するＣＭＯＳイン
   バータの電圧供給端子に接続されるバイポーラトランジ
   スタとを備えて成り前記ダイオードの両端に発生する電
   圧と前記バイポーラトランジスタの順方向の接合に発生
   する電圧とが打ち消しあって前記バイポーラトランジス
   タの他の主電極から前記２つのＭＯＳトランジスタのス
   レッショルド電圧の和に等しい電圧よりも少し大きな電
   圧が出力されて前記ＣＭＯＳインバータの電圧供給端子
   に印加されることを特徴とする半導体装置。