JP4007441B2 - ボルテージリファレンス回路 - Google Patents
ボルテージリファレンス回路 Download PDFInfo
- Publication number
- JP4007441B2 JP4007441B2 JP2001066497A JP2001066497A JP4007441B2 JP 4007441 B2 JP4007441 B2 JP 4007441B2 JP 2001066497 A JP2001066497 A JP 2001066497A JP 2001066497 A JP2001066497 A JP 2001066497A JP 4007441 B2 JP4007441 B2 JP 4007441B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- gate
- drain
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の属する技術分野】
本発明は、アナログ信号処理LSI等において、温度変動及び電源電圧変動に依存せず一定のリファレンス電圧を供給するためのボルテージリファレンス回路に関するものである。
【0002】
【従来の技術】
(1)従来技術その1
図9(a)にMOSFETを使用した従来技術における第1のボルテージリファレンス回路の構成を示す。図9(b)は、上側図示のものがデプレッション型トランジスタ、下側のものがエンハンスメント型トランジスタの記号を示す。図9(a)中、MP1,MP2はそれぞれ第1、第2のトランジスタであって、それぞれエンハンスメント型およびデプレッション型PchMOSトランジスタからなり、各トランジスタMP1,MP2はチャネル不純物の導電型が同じであり、他の構造が同一であるトランジスタを使用したものである。MP3,MP4はデプレッション型PchMOSトランジスタであり、第1、第2のトランジスタMP1,MP2に等しい電流を供給する電流供給回路を構成している。本構成におけるリファレンス電圧出力VREFは、第1、第2のトランジスタMP1とMP2の閾値電圧の差となり、その温度特性は
dVREF/dT≒(k/q)・In(NMP1/NMP2)
と第1、第2のトランジスタMP1とMP2のチャネル濃度の比に依存する。
【0003】
(2)従来技術その2
図10に特願平11−099874号(特開平2000−293247号)に記載の従来技術によるボルテージリファレンス回路を示す。MN1,MP2はそれぞれ第1、第2のトランジスタであって、それぞれエンハンスメント型NchMOSトランジスタ及びデプレッション型PchMOSトランジスタであり、この2つのトランジスタMN1,MP2はチャネル不純物の導電型が反対であり、かつゲートポリ電極の不純物の導電型が反対である。MP3,MP4はデプレッション型PchMOSトランジスタであり、第1、第2のトランジスタMN1,MP2に等しい電流を供給する電流供給回路を構成している。この時、リファレンス電圧出力VREFはトランジスタMN1とMP2の閾値電圧の和となり、その温度特性は
dVREF/dT≒(k/q)・In(NMN1/NMP2)
と第1、第2のトランジスタMN1とMP2のチャネル濃度の比に依存する。
【0004】
【発明が解決しようとする課題】
ところでアナログ信号処理LSIは今後、携帯無線端末等に用いられ、端末の小型軽量化のために低電圧動作が望まれている。しかしながら、従来技術その1ではリファレンス電圧出力の温度特性が第1、第2のトランジスタMP1とMP2のチャネル濃度の比に依存し、従来技術その2では第1、第2のトランジスタMN1とMP2のチャネル濃度の比に依存する。
【0005】
上記のように従来技術では、通常のバルクCMOS技術あるいは部分空乏型SOI/CMOS技術を用いている。このため、良好な温度特性を得るには、ボルテージリファレンス回路を構成するデプレッション型トランジスタとエンハンスメント型トランジスタのチャネル濃度をほぼ等しくする必要がある。したがって、通常のデジタルLSIに用いるエンハンスメント型MOSトランジスタを用いてボルテージリファレンス回路を構成すると、デプレッション型トランジスタの閾値が大きくなりすぎて低電圧動作ができないという問題があった。
【0006】
また、1V程度の低い電源電圧のもとで動作させるためには、ボルテージリファレンス回路に用いるトランジスタのチャネル濃度を他のデジタル回路等で用いられるトランジスタのチャネル濃度よりも低く設定する必要があり、新たなチャネル不純物添加工程が追加されるため、プロセスコストを増大させるという問題があった。
【0007】
本発明では以上のような点に鑑みてなされたものであり、その目的とするところは、1V程度の低い電源電圧のもとで温度特性のよいボルテージリファレンス回路を安価に提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するための第1の発明は、
エンハンスメント型で完全空乏型の第1のトランジスタMP1と、
第1のトランジスタMP1と導電型が同じであり、かつ第1のトランジスタMP1よりもチャネル不純物濃度を1桁以上小さくしたデプレッション型で完全空乏型の第2のトランジスタMP2と、
第1のトランジスタMP1及び第2のトランジスタMP2のソース電極に入力が接続され、第2のトランジスタMP2のゲート電極に出力が接続される演算増幅器OP1と、
第1のトランジスタMP1のソース電極及び第2のトランジスタMP2のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路とを具備し、
第1のトランジスタMP1のゲートおよびドレイン電極と第2のトランジスタMP2のドレイン電極が接続され、
第2のトランジスタMP2のゲート/ドレイン間電圧をリファレンス電圧出力VREFとして取り出すように構成した。
【0009】
また上記目的を達成するための第2の発明は、
エンハンスメント型で完全空乏型の第1のトランジスタMN1と、
第1のトランジスタMN1と導電型が反対であり、かつ第1のトランジスタMN1よりもチャネル不純物濃度を1桁以上小さくしたデプレッション型で完全空乏型の第2のトランジスタMP2と、
第1のトランジスタMN1のドレイン電極及び第2のトランジスタMP2のソース電極に入力が接続され、第2のトランジスタMP2のゲート電極に出力が接続される演算増幅器OP1と、
第1のトランジスタMN1のドレイン電極及び第2のトランジスタMP2のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路とを具備し、
第1のトランジスタMN1のゲート電極と第2のトランジスタMP2のソース電極が接続され、
第1のトランジスタMN1のソース電極と第2のトランジスタMP2のドレイン電極が接続され、
第2のトランジスタMP2のゲート/ドレイン間電圧をリファレンス電圧出力VREFとして取り出すように構成した。
【0010】
また上記目的を達成するための第3の発明は、
エンハンスメント型で完全空乏型の第1のトランジスタMP1と、
第1のトランジスタMP1と導電型が同じであり、かつ第1のトランジスタMP1よりもチャネル不純物濃度を1桁以上小さくしたデプレッション型で完全空乏型の第2のトランジスタMP2と、
第1のトランジスタMP1のドレイン電極及び第2のトランジスタMP2のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路とを具備し、
第1のトランジスタMP1のドレイン電極と第1のトランジスタMP1のゲート電極が接続され、
第2のトランジスタMP2のゲート電極と第1のトランジスタMP1のドレイン電極が接続され、
第1のトランジスタMP1と第2のトランジスタMP2のソース電極間の電圧をリファレンス電圧出力VREFとして取り出すように構成した。
【0011】
また上記目的を達成するための第4の発明は、
エンハンスメント型で完全空乏型の第1のトランジスタMN1と、
第1のトランジスタMN1と導電型が反対であり、かつ第1のトランジスタMN1よりもチャネル不純物濃度を1桁以上小さくしたデプレッション型で完全空乏型の第2のトランジスタMP2と、
第1のトランジスタMN1のドレイン電極及び第2のトランジスタMP2のソース電極に入力が接続され、第2のトランジスタMP2のゲート電極に出力が接続される演算増幅器OP1と、
第1のトランジスタMN1のドレイン電極及び第2のトランジスタMP2のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路とを具備し、
第1のトランジスタMN1のドレイン電極と第1のトランジスタMN1のゲート電極が接続され、
第1のトランジスタMN1のソース電極と第2のトランジスタMP2のドレイン電極が接続され、
第2のトランジスタMP2のゲート/ドレイン間電圧をリファレンス電圧出力VREFとして取り出すように構成した。
【0012】
また上記目的を達成するための第5の発明は、
エンハンスメント型で完全空乏型の第1のトランジスタMN1と、
第1のトランジスタMN1と導電型が反対であり、かつ第1のトランジスタMN1よりもチャネル不純物濃度を1桁以上小さくしたデプレッション型で完全空乏型の第2のトランジスタMP2と、
第1のトランジスタMN1のドレイン電極及び第2のトランジスタMP2のソース電極に入力が接続され、第2のトランジスタMP2のゲート電極に出力が接続される差動アンプAMP1と、
第1のトランジスタMN1のドレイン電極及び第2のトランジスタMP2のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路と、
位相補償用の抵抗Rc及び容量Ccとを具備し、
第1のトランジスタMN1のゲート電極と第2のトランジスタMP2のソース電極が接続され、
第1のトランジスタMN1のソース電極と第2のトランジスタMP2のドレイン電極が接続され、
第1のトランジスタMN1のゲート/ドレイン間が抵抗Rc及び容量Ccを通して接続され、
第2のトランジスタMP2のゲート/ドレイン間電圧をリファレンス電圧出力VREFとして取り出すように構成した。
【0013】
【発明の実施の形態】
〔第1の実施の形態〕
本発明では、リファレンス電圧出力を得るために用いられるエンハンスメント型トランジスタと、デプレッション型トランジスタを共に完全空乏型のトランジスタとし、かつデプレッション型トランジスタのチャネル不純物濃度をエンハンスメント型トランジスタより1桁以上小さい構成とし、閾値が大きくなることを防止し、このため、これらのトランジスタの閾値の濃度特性はチャネル濃度に依存せず、1V程度での低い電源電圧のもとで温度特性の良いボルテージリファレンス回路を実現した。
【0014】
図1は本発明の第1の実施の形態のボルテージリファレンス回路を示す回路であり、本発明では完全空乏型の第1、第2のトランジスタMP1,MP2を用いてボルテージリファレンス回路を構成したことに特徴を有している。他の回路構成は従来技術1と同じである。
【0015】
図2(a)、(b)に完全空乏型からなる第1、第2のトランジスタMP1及びMP2の構造を示す。
(a)に示す第1のトランジスタMP1は、シリコン基板上にシリコン酸化膜を介し、P+型シリコン、n型シリコン、P+型シリコンが設けられ、かつn型シリコン上にシリコン酸化膜を介し、P+型ポリシリコンゲートが設けられた構造となっている。
【0016】
(b)に示す第2のトランジスタMP2は、シリコン基板上にシリコン酸化膜を介しP+型シリコン、i型シリコン,P+型シリコンが設けられ、かつi型シリコン上にシリコン酸化膜を介しP+型ポリシリコンゲートが設けられ、かつこの第2のトランジスタMP2ではチャネルに不純物がほとんど添加されていない構造となっている。
【0017】
図1において、第1のトランジスタMP1は通常のエンハンスメント型PchMOSトランジスタからなり、かつ動作的にチャネル領域が完全に空乏化するよう、n型シリコン領域の厚みと不純物添加量が設定されている。第2のトランジスタMP2は第1のトランジスタMP1と導電型が等しく、かつチャネルに不純物がほとんど添加されていないPchMOSトランジスタであり、第1のトランジスタMP1よりもチャネル濃度が1桁以上小さい。このため、第2のトランジスタMP2はゲート/ソース間電圧が0Vの場合にも反転チャネルが形成され、デプレッション型トランジスタの特性を示す。
【0018】
また、図1において、OP1は演算増幅器で、この演算増幅器OP1の+側入力端子は第1のトランジスタMP1のソース電極に接続され、かつ−側入力端子は第2のトランジスタMP2のソース電極に接続されている。
【0019】
MP3,MP4は電流供給回路を形成するデプレッション型PchMOSトランジスタからなる第3、第4のトランジスタで、ゲート/ソース間は短絡され、かつ電源電圧VDDが接続され、第3、第4のトランジスタのドレイン電極は第1、第2のトランジスタMP1,MP2のソース電極に接続され、同じ電流値の電流が供給される。
【0020】
また、第1のトランジスタMP1のゲート電極およびドレイン電極と第2のトランジスタMP2のドレイン電極が接続され、かつ第2のトランジスタMP2のゲート電極からリファレンス電圧出力VREFを出力して取り出すように構成されている。
【0021】
本実施形態の場合、回路動作時に第1のトランジスタMP1および第2のトランジスタMP2のチャネル領域が完全に空乏化するため、その閾値の温度特性はチャネル濃度に依存しない。このため、本実施の形態のボルテージリファレンス回路は非常に良好な温度特性を持つ。なお、本実施の形態では、デプレッション型の第3、第4のトランジスタMP3およびMP4のゲート/ソース間を短絡して電流供給回路を形成したが、図3に示すように、エンハンスメント型の第5トランジスタMP5を追加し、第3〜第5のトランジスタMP3〜MP5のゲート電極を接続し、第5のトランジスタMP5のゲート/ドレイン間を接続した構成の通常のカレントミラー回路を用いて電流供給回路を形成してもよいことは言うまでもない。なお、図中IREFは第5のトランジスタMP5のドレイン/接地間に流れるリファレンス電流である。
【0022】
〔第2の実施の形態〕
図4は本発明の第2の実施の形態のボルテージリファレンス回路を示す回路であり、図10に示した従来技術2の回路構成と同じである。図4中、MN1、MP2は共に完全空乏型の第1、第2のトランジスタであり、第2のトランジスタMP2は第1のトランジスタMN1と導電型が反対になっている。MP3、MP4はゲート電極が電源電圧VDDに接続された電流供給回路を形成する第3,第4のトランジスタである。演算増幅器OP1の+側入力端子は第1のトランジスタMN1のドレイン電極に、−側入力端子は第1のトランジスタMN1とは反対の導電型の第2のトランジスタMP2のソース電極に接続され、第1、第2のトランジスタMN1、MP2のソース電極、ドレイン電極が接続され、第2のトランジスタMP2のゲート電極からリファレンス電圧VREFを出力として取り出される。
【0023】
この実施の形態においても第1のトランジスタMN1は通常のエンハンスメント型NchMOSトランジスタである。第2のトランジスタMP2はチャネルに不純物がほとんど添加されていないPchMOSトランジスタであり、第1のトランジスタMN1よりもチャネル濃度が1桁以上小さい。本実施の形態においても、第1、第2のトランジスタMN1,MP2は共に完全空乏型のトランジスタであり、デプレッション型およびエンハンスメント型トランジスタのチャネル領域が完全に空乏化するため、その閾値の温度特性はチャネル濃度に依存しない。このため、本実施の形態のボルテージリファレンス回路は非常に良好な温度特性を持つ。
【0024】
〔第3の実施の形態〕
図5は本発明の第3の実施の形態のボルテージリファレンス回路を示す回路である。本実施の形態は、演算増幅器を用いない構成のボルテージリファレンス回路である。
【0025】
このボルテージリファレンス回路は、第1、第2のトランジスタMP1,MP2は共に完全空乏型のトランジスタからなり、第1のトランジスタMP1はエンハンスメント型トランジスタ、第2のトランジスタMP2は第1のトランジスタMP1と導電型が同じであり、かつ第1のトランジスタMP1よりもチャネル不純物の濃度が1桁以上小さく形成され、第1のトランジスタMP1のドレイン電極と第2のトランジスタMP2のソース電極に接続され、それぞれに同じ電流値の電流を供給する第3、第4のトランジスタMP3,MP4等からなる電流供給回路を有し、第1のトランジスタMP1のドレイン電極と第1のトランジスタMP1のゲート電極が接続され、第2のトランジスタMP2のゲート電極と第1のトランジスタMP1のドレイン電極が接続され、第1のトランジスタMP1と第2のトランジスタMP2のソース電極間の電圧をリファレンス電圧出力VREFとして取り出す構成となっている。
【0026】
この場合におけるデプレッション型の第2のトランジスタMP2もチャネルに不純物がほとんど添加されていない。本実施の形態においても、デプレッション型およびエンハンスメント型トランジスタのチャネル領域が完全に空乏化するため、温度特性の優れたボルテージリファレンス回路を製造プロセスの追加なく形成できる。
【0027】
なお、実施の形態では、デプレッション型の第3、第4のトランジスタMP3およびMP4のゲート/ソース間を短絡して電流供給回路を形成したが、図6に示すように通常のカレントミラー回路を用いて電流供給回路を形成してもよいことは言うまでもない。
この回路では、第3のトランジスタとしてエンハンスメント型NchMOSトランジスタMN3を用い、第4のトランジスタとしてエンハンスメント型PchMOSトランジスタMP4を用いている。
【0028】
また、電源電圧VDDがソース電極に接続されたエンハンスメント
型MOSPchトランジスタからなる第5、第6のトランジスタMP5、MP6が設けられている。
【0029】
この第5、第6のトランジスタMP5,MP6のゲート電極および第4のトランジスタMP4のゲート電極は接続され、かつ第5のトランジスタMP5のゲート/ドレイン間は短絡され、ドレイン側にリファレンス電流IREF
が流れる。
【0030】
第6のトランジスタMP6のドレイン電極は、エンハンスメント型Nchトランジスタからなる第7のトランジスタMN7のドレイン電極と接続され、この第7のトランジスタMN7のドレイン/ゲート電極は短絡されているとともに、ゲート電極は第3のトランジスタMN3のゲート電極と接続されている。
【0031】
また、第7のトランジスタMN7のソース電極、第3のトランジスタMN3のソース電極、第2のトランジスタMP2のドレイン電極は接続された構成となっている。
【0032】
〔第4の実施の形態〕
図7は本発明の第4の実施の形態のボルテージリファレンス回路を示す回路である。本実施の形態は、特願2000−181053号に記載の第1の従来技術による演算増幅器OP1を用いたボルテージリファレンス回路におけるエンハンスメント型NchMOSトランジスタからなる第1のトランジスタMN1,導電型が反対であってデプレション型PchMOSトランジスタからなる第2のトランジスタMP2を完全空乏型のトランジスタにて構成している。本実施形態におけるデプレッション型トランジスタもチャネルに不純物がほとんど添加されていない。本実施の形態においても、デプレッション型およびエンハンスメント型トランジスタのチャネル領域が完全に空乏化するため、温度特性の優れたボルテージリファレンス回路を製造プロセスの追加なく形成できる。
【0033】
なお、この回路では、第3、第4のトランジスタMP3、MP4にデプレション型PchMOSトランジスタを用いて電流供給回路を形成している。
【0034】
〔第5の実施の形態〕
図8は本発明の第5の実施のボルテージリファレンス回路である。本実施の形態は、特願2000−181053号に記載の第2の従来技術であって、演算増幅器に代え、差動アンプAMP1を用いたリファレンス回路である。本実施形態におけるデプレッション型の第2のトランジスタMP2は第1のトランジスタMP1と導電型が反対であり、かつチャネルに不純物がほとんど添加されていない。本実施の形態においても、デプレッション型およびエンハンスメント型トランジスタのチャネル領域が完全に空乏化するため、温度特性の優れたボルテージリファレンス回路を製造プロセスの追加なく形成できる。
【0035】
〔その他の実施形態〕
なお、以上説明した実施形態では、接地電位からの正のリファレンス電圧を出力する回路を示したが、電源電位からの負のリファレンス電圧を出力する回路も同様に実現することができる。この場合、すべてのMOSFETの導電型を反転させ、すべてのMOSFETのチャネル領域の不純物の導電型を反転させ、すべてのゲートポリシリコンの導電型を反転させ、かつ電源と接地への接続を入れ替えれば良い。
【0036】
【発明の効果】
以上のように、本発明によれば、第1、第2のトランジスタが完全空乏型のトランジスタからなり、これらのトランジスタのチャネル領域が動作時に完全に空乏化し、これらのトランジスタの閾値の温度特性がチャネル濃度に依存しないため、温度特性が良く、1V以下の低電圧動作が可能なリファレンス電圧出力を安価に提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のボルテージリファレンス回路図である。
【図2】本発明の第1の実施の形態のボルテージリファレンス回路に用いられるトランジスタ構造例である。(a)はMP1、(b)はMP2の構造図である。
【図3】本発明の第1の実施の形態のボルテージリファレンス回路をカレントミラー回路を用いて構成した回路図である。
【図4】本発明の第2の実施の形態のボルテージリファレンス回路図である。
【図5】本発明の第3の実施の形態のボルテージリファレンス回路図である。
【図6】本発明の第3の実施の形態のボルテージリファレンス回路図をカレントミラー回路を用いて構成した回路図である。
【図7】本発明の第4の実施の形態のボルテージリファレンス回路図である。
【図8】本発明の第5の実施の形態のボルテージリファレンス回路図である。
【図9】従来の第1の形態のボルテージリファレンス回路図である。
【図10】従来の第2の形態のボルテージリファレンス回路図である。
【符号の説明】
MP1 第1のトランジスタ
MP2 第2のトランジスタ
MP3 第3のトランジスタ
MP4 第4のトランジスタ
MN1 第1のトランジスタ
MP5 第5のトランジスタ
MP6 第6のトランジスタ
MN7 第7のトランジスタ
OP1 演算増幅器
VDD 電源電圧
VREF リファレンス電圧出力
IREF リファレンス電流
AMP1 差動増幅器
Claims (5)
- エンハンスメント型で完全空乏型の第1のトランジスタ(MP1)と、
第1のトランジスタ(MP1)と導電型が同じであり、かつ第1のトランジスタ(MP1)よりもチャネル不純物濃度を1桁以上小さくしたデプレッション型で完全空乏型の第2のトランジスタ(MP2)と、
第1のトランジスタ(MP1)及び第2のトランジスタ(MP2)のソース電極に入力が接続され、第2のトランジスタ(MP2)のゲート電極に出力が接続される演算増幅器(OP1)と、
第1のトランジスタ(MP1)のソース電極及び第2のトランジスタ(MP2)のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路とを具備し、
第1のトランジスタ(MP1)のゲートおよびドレイン電極と第2のトランジスタ(MP2)のドレイン電極が接続され、
第2のトランジスタ(MP2)のゲート/ドレイン間電圧をリファレンス電圧出力(VREF)として取り出す、
ことを特徴とするボルテージリファレンス回路。 - エンハンスメント型で完全空乏型の第1のトランジスタ(MN1)と、
第1のトランジスタ(MN1)と導電型が反対であり、かつ第1のトランジスタ(MN1)よりもチャネル不純物濃度を1桁以上小さくしたデプレッション型で完全空乏型の第2のトランジスタ(MP2)と、
第1のトランジスタ(MN1)のドレイン電極及び第2のトランジスタ(MP2)のソース電極に入力が接続され、第2のトランジスタ(MP2)のゲート電極に出力が接続される演算増幅器(OP1)と、
第1のトランジスタ(MN1)のドレイン電極及び第2のトランジスタ(MP2)のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路とを具備し、
第1のトランジスタ(MN1)のゲート電極と第2のトランジスタ(MP2)のソース電極が接続され、
第1のトランジスタ(MN1)のソース電極と第2のトランジスタ(MP2)のドレイン電極が接続され、
第2のトランジスタ(MP2)のゲート/ドレイン間電圧をリファレンス電圧出力(VREF)として取り出す、
ことを特徴とするボルテージリファレンス回路。 - エンハンスメント型で完全空乏型の第1のトランジスタ(MP1)と、
第1のトランジスタ(MP1)と導電型が同じであり、かつ第1のトランジスタ(MP1)よりもチャネル不純物濃度を1桁以上小さくしたデプレッション型で完全空乏型の第2のトランジスタ(MP2)と、
第1のトランジスタ(MP1)のドレイン電極及び第2のトランジスタ(MP2)のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路とを具備し、
第1のトランジスタ(MP1)のドレイン電極と第1のトランジスタ(MP1)のゲート電極が接続され、
第2のトランジスタ(MP2)のゲート電極と第1のトランジスタ(MP1)のドレイン電極が接続され、
第1のトランジスタ(MP1)と第2のトランジスタ(MP2)のソース電極間の電圧をリファレンス電圧出力(VREF)として取り出す、
ことを特徴とするボルテージリファレンス回路。 - エンハンスメント型で完全空乏型の第1のトランジスタ(MN1)と、
第1のトランジスタ(MN1)と導電型が反対であり、かつ第1のトランジスタ(MN1)よりもチャネル不純物濃度を1桁以上小さくしたデプレッション型で完全空乏型の第2のトランジスタ(MP2)と、
第1のトランジスタ(MN1)のドレイン電極及び第2のトランジスタ(MP2)のソース電極に入力が接続され、第2のトランジスタ(MP2)のゲート電極に出力が接続される演算増幅器(OP1)と、
第1のトランジスタ(MN1)のドレイン電極及び第2のトランジスタ(MP2)のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路とを具備し、
第1のトランジスタ(MN1)のドレイン電極と第1のトランジスタ(MN1)のゲート電極が接続され、
第1のトランジスタ(MN1)のソース電極と第2のトランジスタ(MP2)のドレイン電極が接続され、
第2のトランジスタ(MP2)のゲート/ドレイン間電圧をリファレンス電圧出力(VREF)として取り出す、
ことを特徴とするボルテージリファレンス回路。 - エンハンスメント型で完全空乏型の第1のトランジスタ(MN1)と、
第1のトランジスタ(MN1)と導電型が反対であり、かつ第1のトランジスタ(MN1)よりもチャネル不純物濃度を1桁以上小さくしたデプレッション型で完全空乏型の第2のトランジスタ(MP2)と、
第1のトランジスタ(MN1)のドレイン電極及び第2のトランジスタ(MP2)のソース電極に入力が接続され、第2のトランジスタ(MP2)のゲート電極に出力が接続される差動アンプ(AMP1)と、
第1のトランジスタ(MN1)のドレイン電極及び第2のトランジスタ(MP2)のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路と、
位相補償用の抵抗(Rc)及び容量(Cc)とを具備し、
第1のトランジスタ(MN1)のゲート電極と第2のトランジスタ(MP2)のソース電極が接続され、
第1のトランジスタ(MN1)のソース電極と第2のトランジスタ(MP2)のドレイン電極が接続され、
第1のトランジスタ(MN1)のゲート/ドレイン間が抵抗(Rc)及び容量(Cc)を通して接続され、
第2のトランジスタ(MP2)のゲート/ドレイン間電圧をリファレンス電圧出力(VREF)として取り出す、
ことを特徴とするボルテージリファレンス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001066497A JP4007441B2 (ja) | 2001-03-09 | 2001-03-09 | ボルテージリファレンス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001066497A JP4007441B2 (ja) | 2001-03-09 | 2001-03-09 | ボルテージリファレンス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002270698A JP2002270698A (ja) | 2002-09-20 |
JP4007441B2 true JP4007441B2 (ja) | 2007-11-14 |
Family
ID=18924975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001066497A Expired - Lifetime JP4007441B2 (ja) | 2001-03-09 | 2001-03-09 | ボルテージリファレンス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4007441B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2999802A1 (fr) * | 2012-12-14 | 2014-06-20 | St Microelectronics Sa | Cellule cmos realisee dans une technologie fd soi |
-
2001
- 2001-03-09 JP JP2001066497A patent/JP4007441B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002270698A (ja) | 2002-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5525897A (en) | Transistor circuit for use in a voltage to current converter circuit | |
TW201106126A (en) | Reference voltage circuit and electronic device | |
US6628161B2 (en) | Reference voltage circuit | |
US20130076400A1 (en) | Comparator circuit | |
JPS6239446B2 (ja) | ||
US6570449B2 (en) | Operation amplification circuit, constant voltage circuit and reference voltage circuit | |
US7646246B2 (en) | Semiconductor device | |
JPS6153860B2 (ja) | ||
US6630717B2 (en) | CMOS semiconductor circuit with reverse bias applied for reduced power consumption | |
JP3195770B2 (ja) | 基準電圧発生回路 | |
JP4007441B2 (ja) | ボルテージリファレンス回路 | |
JPH10270957A (ja) | Cmosオペアンプ | |
JP3145650B2 (ja) | オペアンプ位相補償回路およびそれを用いたオペアンプ | |
US6229405B1 (en) | Low-voltage oscillation amplifying circuit | |
JP3514303B2 (ja) | ボルテージリファレンス回路 | |
JPH0794988A (ja) | Mos型半導体クランプ回路 | |
JP2001159923A (ja) | 基準電圧回路 | |
JP2798022B2 (ja) | 基準電圧回路 | |
US6867633B2 (en) | Complementary electronic system for lowering electric power consumption | |
US6492687B2 (en) | Merged semiconductor device and method | |
JPH0226816B2 (ja) | ||
JP2565528B2 (ja) | ヒステリシスコンパレータ回路 | |
US20230155498A1 (en) | Current source circuit | |
JPS6228089Y2 (ja) | ||
JPH0578847B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20070822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070822 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4007441 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |