JP3195770B2 - 基準電圧発生回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、温度変化や電源
電圧変動の影響を受けやすい携帯機器などに搭載する電
子機器部品に、一定の基準電圧を供給する基準電圧発生
回路に関するものである。

【０００２】

【従来の技術】携帯電話やノート型パソコンのような携
帯機器に搭載する電子機器部品は、その性質上周囲環境
の温度変化や電源電圧変動から受ける影響が大きいが、
例えば携帯電話では、マイナス３０℃から９０℃の温度
変化に対する補償を要求されている。また、このような
携帯機器は、その電源として充電式電池などを用いるた
め、電源電圧がある程度変動しても安定した動作をする
ことが要求される。

【０００３】このような携帯機器に搭載する電子機器部
品が、温度変化や電源電圧変動に対して携帯機器の精度
や性能を高めるためには、温度や電源電圧が変化しても
電子機器部品の内部回路を駆動する電圧をレギュレート
することが必要になる。そのため、駆動電圧をレギュレ
ートする定電圧発生回路（レギュレータ回路）には、出
力するレギュレート電位を一定値に保つための基準電圧
を発生する基準電圧発生回路が必要になる。

【０００４】つまり、温度や電源電圧が変化しても、電
子機器部品の内部回路が安定に動作するためには、それ
らの内部回路を駆動するために定電圧発生回路が供給す
る電圧の値が変化しないことが必要になる。

【０００５】通常、定電圧発生回路はレギュレート電位
の基準となる電位を供給する基準電圧発生回路と組み合
わせて使用する。この基準電圧発生回路と定電圧発生回
路とを組み合わせて基準電圧発生回路としたものとし
て、例えば、特開平３−１８０９１５号公報に記載され
ているものがある。

【０００６】通常、このような電子機器部品の内部回路
を半導体集積回路で製造し、基準電圧発生回路や定電圧
発生回路を、ＭＯＳトランジスタ単体で構成するアナロ
グ回路では、ＭＯＳトランジスタ単体が“オン”から
“オフ”になる電圧を、そのＭＯＳトランジスタのスレ
ッショルド電圧と言い、“オフ”から“オン”になると
きの電圧値も等しくなり、ロジック回路に用いる標準的
なＭＯＳトランジスタのスレッショルド電圧は、０．７
Ｖ程度である。

【０００７】図５は、特開平３−１８０９１５号公報に
記載されているような従来の基準電圧発生回路を示す回
路図である。まず、この図５を用いて従来の基準電圧発
生回路の構成について説明する。この基準電圧発生回路
は、３個のＰチャネルＭＯＳトランジスタＭＰ１，ＭＰ
２，ＭＰ３の各ソースが、全て高電位側電源ＶＤＤに接
続している。なお、この図５において、各ＭＯＳトラン
ジスタのゲートをＧ，ソースをＳ，ドレインをＤで示し
ている。

【０００８】そして、ＰチャネルＭＯＳトランジスタＭ
Ｐ１のゲートがＰチャネルＭＯＳトランジスタＭＰ２の
ゲートとドレインとに接続し、ＰチャネルＭＯＳトラン
ジスタＭＰ１のドレインがＮチャネルＭＯＳトランジス
タＭＮ１のドレインに接続し、ＰチャネルＭＯＳトラン
ジスタＭＰ２のドレインがＮチャネルＭＯＳトランジス
タＭＮ２のドレインに接続している。

【０００９】さらに、ＮチャネルＭＯＳトランジスタＭ
Ｎ１とＭＮ２の各ソースが第１の定電流回路ＩＣ１を介
してグランド（接地）ＧＮＤに接続している。ここで、
ＰチャネルＭＯＳトランジスタＭＰ１，ＭＰ２と、Ｎチ
ャネルＭＯＳトランジスタＭＮ１，ＭＮ２と、第１の定
電流回路ＩＣ１とが差動増幅器ＯＰＡを構成している。

【００１０】そして、ＮチャネルＭＯＳトランジスタＭ
Ｎ１のドレインが、ＰチャネルＭＯＳトランジスタＭＰ
３のゲートと位相補償コンデンサＰＣ１の一方の端子に
接続している。そのＰチャネルＭＯＳトランジスタＭＰ
３のドレインが位相補償コンデンサＰＣ１の他方の端子
と接続し、さらに第２の定電流回路ＩＣ２を介して低電
位側電源であるグランドＧＮＤに接続している。

【００１１】これらのＰチャネルＭＯＳトランジスタＭ
Ｐ３と位相補償コンデンサＰＣ１と第２の定電流回路Ｉ
Ｃ２とが出力回路ＯＣ１を構成し、出力端子ＯＵＴをＰ
チャネルＭＯＳトランジスタＭＰ３のドレインに設けて
いる。

【００１２】さらに、その出力端子ＯＵＴとグランドＧ
ＮＤとの間に抵抗Ｒ１，Ｒ２，Ｒ３の直列回路を接続し
ており、ＮチャネルＭＯＳトランジスタＭＮ１のゲート
が、その抵抗回路の抵抗Ｒ２と抵抗Ｒ３との接続点に接
続し、ＮチャネルＭＯＳトランジスタＭＮ２のゲート
が、抵抗Ｒ１と抵抗Ｒ２との接続点に接続して、基準電
圧発生回路を構成している。

【００１３】この従来の基準電圧発生回路の動作につい
て説明する。抵抗Ｒ１，Ｒ２，Ｒ３の直列回路によっ
て、第１のＮチャネルＭＯＳトランジスタＭＮ１のゲー
トと第２のＮチャネルＭＯＳトランジスタＭＮ２のゲー
トに帰還をかけている。

【００１４】それによって、ＮチャネルＭＯＳトランジ
スタＭＮ１のゲート・ソース間電圧電圧ＶＧＳ１とＮチ
ャネルＭＯＳトランジスタＭＮ２のゲート・ソース間電
圧電圧ＶＧＳ２との差（ＶＧＳ２−ＶＧＳ１）であるオ
フセット電圧を、抵抗Ｒ１，Ｒ２，Ｒ３の直列回路によ
り増幅する。

【００１５】そのため、出力端子ＯＵＴの出力電圧ＶＯ
ＵＴは、 ＶＯＵＴ＝（ＶＧＳ２−ＶＧＳ１）×（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ２ …（１） となる。

【００１６】ここで、ＮチャネルＭＯＳトランジスタＭ
Ｎ１とＭＮ２のスレショルド電圧、およびそれらに流れ
るドレイン電流を、それぞれＶＴＨ１，ＶＴＨ２および
Ｉ１，Ｉ２とすると、ＭＯＳトランジスタの飽和の式に
より、次に示す（２）式および（３）式が得られる。 Ｉ１＝Ｋ１×（ＶＧＳ１−ＶＴＨ１）２ …（２） Ｉ２＝Ｋ２×（ＶＧＳ２−ＶＴＨ２）２ …（３） ただし、Ｋ１およびＫ２は導電係数である。

【００１７】さらに、ＮチャネルＭＯＳトランジスタＭ
Ｎ１とＭＮ２の導電係数Ｋ１，Ｋ２を同じに設計し、Ｐ
チャネルＭＯＳトランジスタＭＰ１とＭＰ２の導電係数
およびスレッショルド電圧も等しく設計すると、Ｋ１＝
Ｋ２、Ｉ１＝Ｉ２となって、前述の（２）式および
（３）式より次に示す（４）式を得る。 ＶＧＳ２−ＶＧＳ１＝ＶＴＨ２−ＶＴＨ１ …（４）

【００１８】ここで、ＶＧＳ２−ＶＧＳ１はオフセット
電圧であるが、この値はＶＴＨ２−ＶＴＨ１、つまり、
ＮチャネルＭＯＳトランジスタＭＮ１とＭＮ２のスレッ
ショルド電圧の差となり、同一導電型のＭＯＳトランジ
スタのスレッショルドレベルの温度特性は殆ど等しいた
め、基準電圧ＶＲＥＦとして、次の（５）式により温度
特性のよい電圧を得ることができる。 ＶＲＥＦ＝ＶＴＨ２−ＶＴＨ１ …（５）

【００１９】したがって、（４）式および（５）式を
（１）式に代入することによって、（６）式に示す電源
変動に無関係な温度特性のよい出力電圧ＶＯＵＴが得ら
れる定電圧電源を実現することができる。 ＶＯＵＴ＝ＶＲＥＦ×（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ２ …（６） なお、抵抗Ｒ１およびＲ３の抵抗値はそれぞれ０Ωでも
よい。

【００２０】また、オフセット電圧の出し方としては、
ＮチャネルＭＯＳトランジスタＭＮ１とＮチャネルＭＯ
ＳトランジスタＭＮ２にスレッショルド電圧の異なるも
のを用いる方法や、ＰチャネルＭＯＳトランジスタＭＰ
１とＰチャネルＭＯＳトランジスタＭＰ２のスレッショ
ルド電圧を変える方法、これらのＭＯＳトランジスタを
サイズの異なる同一導電型のトランジスタで構成する方
法なども可能である。

【００２１】ここで、第１の定電流回路ＩＣ１が差動増
幅器ＯＰＡに流れる電流を一定に保ち、その電流は２個
のＰチャネルＭＯＳトランジスタＭＰ１とＭＰ２で構成
するカレントミラー部が等分する。そのため、電源電圧
変動や温度変化に関係なく一方のＰチャネルＭＯＳトラ
ンジスタＭＰ１に流れるドレイン・ソース間電流と、他
方のＰチャネルＭＯＳトランジスタＭＰ２に流れるドレ
イン・ソース間電流は等しくなる。

【００２２】そして、ＰチャネルＭＯＳトランジスタＭ
Ｐ１のゲートがＰチャネルＭＯＳトランジスタＭＰ２の
ゲートとドレインに接続している。そのため、一方のＰ
チャネルＭＯＳトランジスタＭＰ１のゲート・ソース間
電圧と、他方のＰチャネルＭＯＳトランジスタＭＰ２の
ゲート・ソース間電圧とも等しい。

【００２３】そのため、ＶＤＳ（ドレイン・ソース間電
圧）−ＩＤＳ（ドレイン・ソース間電流）の関係によ
り、ＰチャネルＭＯＳトランジスタＭＰ１とＭＰ２のド
レイン・ソース間電圧が等しく、ＮチャネルＭＯＳトラ
ンジスタＭＮ１とＭＮ２のドレイン・ソース間電圧が等
しくなるときに、差動増幅器ＯＰＡは安定した状態にな
る。

【００２４】ここで、図６にＮチャネルＭＯＳトランジ
スタのＶＤＳ−ＩＤＳの特性曲線を示す。図６の横軸に
ＶＤＳ（ドレイン・ソース間電圧）をとり、縦軸にＩＤ
Ｓ（ドレイン・ソース間電流）をとる。そして、Ｐチャ
ネルＭＯＳトランジスタＭＰ１とＭＰ２に流れる等しい
電流を一点鎖線ＩＤＰで示す。

【００２５】図５に示した従来の基準電圧発生回路は、
３個の抵抗Ｒ１，Ｒ２，Ｒ３が、出力回路の出力端子Ｏ
ＵＴとグランドＧＮＤとの間に直列に接続された構成と
なっている。そのため、必ず一方のＮチャネルＭＯＳト
ランジスタＭＮ１のゲート・ソース間電圧が、他方のＮ
チャネルＭＯＳトランジスタＭＮ２のゲート・ソース間
電圧よりグランドＧＮＤの電位に近い電位になる。

【００２６】このとき、図６に示すＶＤＳ−ＩＤＳの特
性曲線で、ＮチャネルＭＯＳトランジスタＭＮ１のゲー
ト・ソース間電圧を曲線ＶＧ１で示し、ＮチャネルＭＯ
ＳトランジスタＭＮ２のゲート・ソース間電圧を曲線Ｖ
Ｇ２で示す。そして、ＰチャネルＭＯＳトランジスタＭ
Ｐ１とＭＰ２に流れる等しい電流を示す一点鎖線ＩＤＰ
が曲線ＶＧ１と交わる点がＮチャネルＭＯＳトランジス
タＭＮ１のドレイン・ソース間電圧ＶＤ１を、曲線ＶＧ
２と交わる点がＮチャネルＭＯＳトランジスタＭＮ２の
ドレイン・ソース間電圧ＶＤ２をそれぞれ示している。

【００２７】ここで、差動増幅器ＯＰＡが安定するに
は、ＮチャネルＭＯＳトランジスタＭＮ１のドレイン・
ソース間電圧ＶＤ１とＮチャネルＭＯＳトランジスタＭ
Ｎ２のドレイン・ソース間電圧ＶＤ２が等しくなる必要
がある。

【００２８】また、ＮチャネルＭＯＳトランジスタＭＮ
１のドレイン・ソース間電圧ＶＤ１がＰチャネルＭＯＳ
トランジスタＭＰ３のゲートに印加されるので、Ｎチャ
ネルＭＯＳトランジスタＭＮ２のドレイン・ソース間電
圧ＶＤ２よりＮチャネルＭＯＳトランジスタＭＮ１のド
レイン・ソース間電圧ＶＤ１の方が高く、ＰチャネルＭ
ＯＳトランジスタＭＰ３のドレイン電位がグランドＧＮ
Ｄの電位に近くなる。

【００２９】

【発明が解決しようとする課題】しかし、図５に示した
基準電圧発生回路は、抵抗Ｒ１，Ｒ２，Ｒ３が出力回路
のＯＣ１の出力端子ＯＵＴとグランドＧＮＤとの間に直
列に接続されている構成なので、必ずＮチャネルＭＯＳ
トランジスタＭＮ１のゲート電位とＮチャネルＭＯＳト
ランジスタＭＮ２のゲート電位とに電位差が生じ、差動
増幅器ＯＰＡが安定するのは、ＮチャネルＭＯＳトラン
ジスタＭＮ１のゲート電位とＮチャネルＭＯＳトランジ
スタＭＮ２のゲート電位が、ともにクランドＧＮＤの電
位になるときである。

【００３０】つまり、出力端子ＯＵＴの出力電圧ＶＯＵ
ＴがグランドＧＮＤの電位になったときにのみ、差動増
幅器ＯＰＡが安定する。このことは、差動増幅器ＯＰＡ
の構成を利用するコンパレータ回路の動作原理を考える
と、差動増幅器ＯＰＡの２つの入力端子に入力する電位
が異なると、出力端子から出力する出力電位は、高電位
側電源の電圧か低電位側電源の電圧になることと同じで
ある。

【００３１】また、図５に示したような基準電圧発生回
路の構成であっても、カレントミラー部を構成するＰチ
ャネルＭＯＳトランジスタＭＰ１とＭＰ２に異なるスレ
ッショルド電圧のものを用いるか、もしくは異なるトラ
ンジスタサイズのものを用いるか、あるいは同様に、Ｎ
チャネルＭＯＳトランジスタＭＮ１とＭＮ２に異なるス
レッショルド電圧のものを用いるか、もしくは異なるト
ランジスタサイズのものを用いれば、出力端子ＯＵＴか
らの出力電圧ＶＯＵＴを任意の電圧にできる。

【００３２】しかしながら、ＮチャネルＭＯＳトランジ
スタＭＮ１とＭＮ２にスレッショルド電圧の異なるもの
を用いたり、ＰチャネルＭＯＳトランジスタＭＰ１とＭ
Ｐ２のスレッショルド電圧を変えたり、これらのＭＯＳ
トランジスタをトランジスタサイズの異なる同一導電型
のもので構成したりすると、これらのＭＯＳトランジス
タの温度特性が異なってくる。

【００３３】トランジスタの温度特性は、スレッショル
ド電圧やチャネル領域に流れるドレイン・ソース間電流
の電流密度などによって決まり、スレッショルド電圧が
異なる複数のトランジスタを用いる場合、その各トラン
ジスタの温度特性は異なる。また、サイズの異なるトラ
ンジスタを用いる場合、差動増幅器ＯＰＡに流れる電流
は第１の定電流回路ＩＣ１により一定であり、トランジ
スタサイズが異なるとトランジスタのチャネル領域に流
れるドレイン・ソース間電流の電流密度は等しくないの
で、これらのトランジスタの温度特性は異なる。

【００３４】このため、スレッショルド電圧が異なるト
ランジスタを用いるか、サイズの異なるトランジスタを
用いることによりオフセット電圧を生じるように工夫を
すれば、図５に示した従来の基準電圧発生回路の構成で
あっても、電源電圧変動に対しては安定な任意の出力電
圧ＶＯＵＴを出力することが可能になるが、温度変化に
対する安定性は悪くなる。

【００３５】その理由は、カレントミラー部を構成する
ＰチャネルＭＯＳトランジスタＭＰ１とＭＰ２とに異な
るスレッショルド電圧のものを用いるか、もしくはトラ
ンジスタサイズが異なるものを用いると、そのＰチャネ
ルＭＯＳトランジスタＭＰ１とＭＰ２のドレイン・ソー
ス間電流の温度に対する変化の仕方が異なるために、出
力電圧ＶＯＵＴを一定に保てないためである。

【００３６】また、同様にＮチャネルＭＯＳトランジス
タＭＮ１とＭＮ２にスレッショルド電圧の異なるものを
用いるか、もしくはトランジスタサイズが異なるのもの
を用いると、その各トランジスタの温度特性が異なるた
めに、やはり出力電圧ＶＯＵＴを一定に保てない。さら
に、２つのトランジスタのトランジスタサイズやスレッ
ショルド電圧が異なると、製造プロセスによるばらつき
が生じたときにそれぞれのトランジスタに対する影響の
出方も異なり、出力電圧ＶＯＵＴの値が大きくばらつい
てしまう。

【００３７】この発明は、このような問題を解決して、
電源電圧変動や温度変化、あるいは製造プロセスにばら
つきがあってもその影響を受けずに、安定して一定電位
の出力電圧を発生する基準電圧発生回路を提供すること
を目的とする。

【００３８】

【課題を解決するための手段】この発明は上記の目的を
達成するため、次のように構成した基準電圧発生回路を
提供する。すなわち、この発明による基準電圧発生回路
は、電源電位が異なる第１の電源および第２の電源と、
第１の導電型の第１，第２のＭＯＳトランジスタと、第
２の導電型の第３，第４，第５のＭＯＳトランジスタ
と、抵抗回路と、基準電圧を出力する出力端子とを備え
ている。

【００３９】そして、上記第１のＭＯＳトランジスタの
ゲートとソースとバルクおよび上記第２のＭＯＳトラン
ジスタのソースとバルクが第１の電源に接続し、上記第
１のＭＯＳトランジスタのドレインが、上記第３のＭＯ
Ｓトランジスタのドレインと上記第５のＭＯＳトランジ
スタのゲートとに接続している。

【００４０】また、上記第２のＭＯＳトランジスタのド
レインが、上記第３のＭＯＳトランジスタのゲートと上
記第４のＭＯＳトランジスタのゲートおよびドレインと
に接続し、上記第３，第４，第５のＭＯＳトランジスタ
の各ソースとバルクが全て上記第２の電源に接続してい
る。さらに、上記第５のＭＯＳトランジスタのドレイン
を上記出力端子に接続すると共に、上記抵抗回路を介し
て上記第１の電源に接続し、上記第２のＭＯＳトランジ
スタのゲートを上記抵抗回路の中間点に接続している。

【００４１】そして、上記第１のＭＯＳトランジスタと
第２のＭＯＳトランジスタとは、ゲート材料の仕事関数
が異なり、その他の構成はまったく同じであり、上記第
３のＭＯＳトランジスタと第４のＭＯＳトランジスタと
は、全く同じ特性を有するＭＯＳトランジスタである。

【００４２】この基準電圧発生回路において、上記第１
の導電型の第１，第２のＭＯＳトランジスタをＰチャネ
ルＭＯＳトランジスタとし、上記第２の導電型の第３，
第４のＭＯＳトランジスタをＮチャネルＭＯＳトランジ
スタとした場合には、上記第１のＭＯＳトランジスタの
ゲートの仕事関数が上記第２のＭＯＳトランジスタのゲ
ートの仕事関数より大きくなるようにする。

【００４３】そのため、上記第１のＭＯＳトランジスタ
のゲートを、フェルミ準位が価電子帯に縮退する高濃度
Ｐ型シリコンで形成し、上記第２のＭＯＳトランジスタ
のゲートを、フェルミ準位が伝導帯に縮退する高濃度Ｎ
型シリコンで形成するとよい。

【００４４】また、前述の基準電圧発生回路において、
上記第１の導電型の第１，第２のＭＯＳトランジスタを
ＮチャネルＭＯＳトランジスタとしと、上記第２の導電
型の第３，第４のＭＯＳトランジスタをＰチャネルＭＯ
Ｓトランジスタとして場合には、上記第１のＭＯＳトラ
ンジスタのゲートの仕事関数が上記第２のＭＯＳトラン
ジスタのゲートの仕事関数より小さくなるようにする。

【００４５】そのため、上記第１のＭＯＳトランジスタ
のゲートを、フェルミ準位が伝導帯に縮退する高濃度Ｎ
型シリコンで形成し、上記第２のＭＯＳトランジスタの
ゲートを、フェルミ準位が価電子帯に縮退する高濃度Ｐ
型シリコンで形成するとよい。

【００４６】この発明による基準電圧発生回路は、第１
の導電型の第１，第２のＭＯＳトランジスタと、第２の
導電型の第３，第４のＭＯＳトランジスタとによって差
動増幅器を構成している。

【００４７】この差動増幅器の入力端子を構成する２つ
の同一導電型の第１，第２のＭＰＯＳトランジスタは、
ゲート材料のみが異なり、その他の構成は全く同じＭＯ
Ｓトランジスタであるから、その第１，第２のＭＯＳト
ランジスタはチャネル領域の不純物濃度分布が等しく、
ゲート電極の仕事関数が異なる。そのため、出力する基
準電圧は、常にこの差動増幅器の入力端子を構成する２
つの同一導電型のＭＯＳトランジスタの仕事関数差に応
じた電圧になる。

【００４８】したがって、この発明による基準電圧発生
回路が出力する基準電圧は、電源電圧の変動や温度変化
の影響、あるいは製造プロセスでのばらつきなどによる
影響を受けることなく、安定化した電圧となる。

【００４９】

【発明の実施の形態】以下、この発明による基準電圧発
生回路の実施の形態を図面を用いて説明する。まず、こ
の発明の第１の実施形態を図１によって説明する。図１
はその基準電位発生回路の構成を示す回路図である。

【００５０】この図１に示す基準電位発生回路において
は、第１の導電型のＭＯＳトランジスタがＰチャネルＭ
ＯＳトランジスタであり、第２の導電型のＭＯＳトラン
ジスタがＮチャネルＭＯＳトランジスタである。そし
て、説明の便宜上、図５に示した従来の基準電位発生回
路と対応する回路素子に同一の符号を付しているが、こ
れらは同じ構造および特性の素子であることを意味する
ものではない。なお、この図１において、各ＭＯＳトラ
ンジスタのゲートをＧ，ソースをＳ，ドレインをＤ，バ
ルクをＢで示している。

【００５１】図１に示す基準電位発生回路は、電源電位
が異なる第１の電源である高電位側電源ＶＤＤおよび第
２の電源である低電位側電源ＶＳＳと、第１の導電型の
第１，第２のＭＯＳトランジスタであるＰチャネルＭＯ
ＳトランジスタＭＰ１，ＭＰ２と、第２の導電型の第
３，第４，第５のＭＯＳトランジスタであるＮチャネル
ＭＯＳトランジスタＭＮ１，ＭＮ２，ＭＮ３と、抵抗Ｒ
ａ，Ｒｂの直列回路である抵抗回路ＲＣＴと、基準電圧
を出力する出力端子ＯＵＴとを備えている。

【００５２】そして、ＰチャネルＭＯＳトランジスタＭ
Ｐ１のゲートとソースとバルクおよびＰチャネルＭＯＳ
トランジスタＭＰ２のソースとバルクが高電位側電源Ｖ
ＤＤに接続し、ＰチャネルＭＯＳトランジスタＭＰ１の
ドレインが、ＮチャネルＭＯＳトランジスタＭＮ１のド
レインとＮチャネルＭＯＳトランジスタＭＮ３のゲート
とに接続している。

【００５３】また、ＰチャネルＭＯＳトランジスタＭＰ
２のドレインが、ＮチャネルＭＯＳトランジスタＭＮ１
のゲートとＮチャネルＭＯＳトランジスタＭＮ２のゲー
トおよびドレインとに接続し、ＮチャネルＭＯＳトラン
ジスタＭＮ１，ＭＮ２，ＭＮ３の各ソースとバルクが全
て低電位側電源ＶＳＳに接続している。

【００５４】さらに、ＮチャネルＭＯＳトランジスタＭ
Ｎ３のドレインを出力端子ＯＵＴに接続すると共に、抵
抗回路ＲＣＴを介して高電位側電源ＶＤＤに接続し、Ｐ
チャネルＭＯＳトランジスタＭＰ２のゲートを抵抗回路
ＲＣＴの中間点Ｐに接続している。そして、Ｎチャネル
ＭＯＳトランジスタＭＮ３のゲートとドレインの間に、
位相補償コンデンサＰＣ１を接続している。このコンデ
ンサＰＣ１は発振防止用に設けているが、この発明を実
施するために必須のものではない。

【００５５】これらのうち、一対のＰチャネルＭＯＳト
ランジスタＭＰ１，ＭＰ２と、一対のＮチャネルＭＯＳ
トランジスタＭＮ１，ＭＮ２とによって、差動増幅器Ｏ
ＰＡを構成している。そして、上記ＰチャネルＭＯＳト
ランジスタＭＰ１とＭＰ２とはゲート材料の仕事関数が
異なるだけで、その他の構成は全く同じであり、上記Ｎ
チャネルＭＯＳトランジスタＭＮ１とＭＮ２とは、全く
同じ特性を有するＭＯＳトランジスタである。

【００５６】次に図２によって、上記ＰチャネルＭＯＳ
トランジスタＭＰ１，ＭＰ２の構造について説明する。
図２は、この第１の実施形態における第１，第２のＭＯ
Ｓトランジスタとして使用されるＰチャネルＭＯＳトラ
ンジスタの構造を示す模式的断面図である。

【００５７】このＰチャネルＭＯＳトランジスタは、バ
ルク領域Ｂを低濃度Ｎ型半導体で形成し、このバルク領
域Ｂに高濃度Ｐ型半導体でソース領域Ｓとドレイン領域
Ｄを形成し、ソース領域Ｓとドレイン領域Ｄの間に低濃
度Ｐ型半導体でチャネル領域Ｃを形成している。

【００５８】そして、チャネル領域Ｃの上に絶縁物Ｏを
介して金属又は半導体によるゲート電極Ｇを形成し、そ
のゲート電極Ｇ，ソース領域Ｓ，ドレイン領域Ｄ，およ
びバルク領域Ｂを、それぞれＰチャネルＭＯＳトランジ
スタのゲート，ソース，ドレイン，およびバルクとして
いる。

【００５９】そして、図１におけるＰチャネルＭＯＳト
ランジスタＭＰ１とＭＰ２とは、図２に示すゲート電極
Ｇの材料が異なるだけで、その他の構造（材質およびサ
イズも含む）は全く同じであり、チャネル領域Ｃの不純
物濃度も等しい。このゲート電極Ｇの材料を異ならせる
ことによってゲート電極の仕事関数を異ならせる。ここ
で、ＰチャネルＭＯＳトランジスタＭＰ１のゲート電極
Ｇの仕事関数をΦＡ、ＰチャネルＭＯＳトランジスタＭ
Ｐ２のゲート電極Ｇの仕事関数をΦＢとすると、仕事関
数ΦＡが仕事関数ΦＢより大きくなるように、各ゲート
電極Ｇの材料を選択する。

【００６０】ここで、「仕事関数」とは、ある物質から
電子が飛び出すために、その表面で越えなければならな
い電位障壁の高さを表わす。すなわち、フェルミ準位か
ら固体外部の真空へ電子を移すための仕事で、真空電位
を０として測ったフェルミ準位のエネルギーの絶対値に
相当する。

【００６１】このように、ゲート電極Ｇの仕事関数を異
ならせるためには、異なる仕事関数を有する金属又は半
導体を２種類選択して用いればよく、たとえば、アルミ
ニウムあるいはモリブデンなどの高融点金属と高濃度シ
リコンとの組み合わせを選択することなどによって、ゲ
ート電極の仕事関数を異ならせることが可能である。

【００６２】つぎに、図１に示した基準電位発生回路の
動作について説明する。差動増幅器ＯＰＡのカレントミ
ラー部を構成する２個のＮチャネルＭＯＳトランジス
タ、すなわち第３のＭＯＳトランジスタＭＮ１と第４の
ＭＯＳトランジスタＭＮ２とによって差動増幅器ＯＰＡ
に流れる電流を等分する。そのため、ＰチャネルＭＯＳ
トランジスタＭＰ１と、ＮチャネルＭＯＳトランジスタ
ＭＮ１に流れる電流と、ＰチャネルＭＯＳトランジスタ
ＭＰ２とＮチャネルＭＯＳトランジスタＭＮ２とに流れ
る電流の値は、常に等しくなる。

【００６３】ＰチャネルＭＯＳトランジスタＭＰ１とＭ
Ｐ２には、ゲート電圧がゼロであってもドレイン・ソー
ス間に電流を流すことができるディプレション形のＭＯ
Ｓトランジスタを使用するのが望ましい。しかし、エン
ハンスメント形のＭＯＳトランジスタであっても、ゲー
ト電圧がゼロのときに僅かでもドレイン・ソース間に電
流が流れるものであれば使用可能である。

【００６４】ここで、ＰチャネルＭＯＳトランジスタＭ
Ｐ１は、そのゲート電極Ｇに仕事関数ΦＡの材料を用い
るので、この仕事関数ΦＡに対応するスレッショルド電
圧になる。同様に、ＰチャネルＭＯＳトランジスタＭＰ
２は、そのゲート電極Ｇに仕事関数ΦＢの材料を用いる
ので、この仕事関数ΦＢに対応するスレッショルド電圧
になる。

【００６５】このＰチャネルＭＯＳトランジスタＭＰ１
のスレッショルド電圧と、ＰチャネルＭＯＳトランジス
タＭＰ２のスレッショルド電圧との差は、ＰチャネルＭ
ＯＳトランジスタＭＰ１とＭＰ２のゲート電極Ｇに用い
る材料の仕事関数の差と等しくなる。さらに、差動増幅
器ＯＰＡが安定した状態になるためには、ＰチャネルＭ
ＯＳトランジスタＭＰ１とＭＰ２に流れる電流値が等し
くなる必要がある。

【００６６】図１に示すこの発明の第１の実施形態によ
る基準電位発生回路のでは、ＰチャネルＭＯＳトランジ
スタＭＰ１のゲートを高電位側電源ＶＤＤに接続してい
る。したがって、ＰチャネルＭＯＳトランジスタＭＰ２
のゲートに、ＰチャネルＭＯＳトランジスタＭＰ１のス
レッショルド電圧とＰチャネルＭＯＳトランジスタＭＰ
２のスレッショルド電圧の差分だけ電圧を印加すれば、
差動増幅器ＯＰＡは安定な状態になる。

【００６７】すなわち、出力端子ＯＵＴによる差動増幅
器ＯＰＡの入力端子であるＰチャネルＭＯＳトランジス
タＭＰ２のゲートに、ＰチャネルＭＯＳトランジスタＭ
Ｐ１のゲート電極Ｇの仕事関数ΦＡと、ＰチャネルＭＯ
ＳトランジスタＭＰ２のゲート電極Ｇの仕事関数ΦＢと
の差分だけの電圧を帰還すれば、この差動増幅器ＯＰＡ
は安定な状態になる。

【００６８】図１に示した基準電位発生回路は、差動増
幅器ＯＰＡの入力端子であるＰチャネルＭＯＳトランジ
スタＭＰ１とＭＰ２の構造はゲート電極Ｇに用いる材料
の仕事関数だけ異なり、この仕事関数差に応じた電圧
を、抵抗回路ＲＣＴによって（Ｒａ＋Ｒｂ）／Ｒａ倍し
た電圧が出力端子ＯＵＴの出力電圧ＶＯＵＴとなる。

【００６９】ＰチャネルＭＯＳトランジスタＭＰ１のゲ
ートには高電位側電源ＶＤＤの電圧を印加するので、ゲ
ート・ソース間電圧はゼロＶになり、ＰチャネルＭＯＳ
トランジスタＭＰ２のゲートにはＰチャネルＭＯＳトラ
ンジスタＭＰ１とＭＰ２の仕事関数差と等しい電圧を印
加するので、トランジスタの電気的特性および温度特性
は等しくなる。

【００７０】このため、電源電圧変動や温度変化があっ
ても、図１に示した基準電位発生回路の出力端子ＯＵＴ
からの出力電圧ＶＯＵＴは、ＰチャネルＭＯＳトランジ
スタＭＰ１とＭＰ２の仕事関数差と等しい電圧を、抵抗
回路ＲＣＴによって（Ｒａ＋Ｒｂ）／Ｒａ倍した電圧と
なる。

【００７１】なお、ＰチャネルＭＯＳトランジスタＭＰ
１とＭＰ２の仕事関数差が充分ある場合には、抵抗回路
ＰＣＴの抵抗Ｒｂの抵抗値をゼロ（完全導通状態）にし
て、その仕事関数差と等しい電圧をそのまま出力端子Ｏ
ＵＴに出力するようにしてもよい。

【００７２】そして、ＰチャネルＭＯＳトランジスタＭ
Ｐ１のゲートには高電位側電源ＶＤＤの電位を印加する
ので、ゲート・ソース間電圧は常にゼロＶであり、電源
電圧の変動があっても、このＰチャネルＭＯＳトランジ
スタＭＰ１のゲート・ソース間電圧が変動することはな
い。

【００７３】そのため、このＰチャネルＭＯＳトランジ
スタＭＰ１がソース・ドレイン間電流を一定に保つ定電
流回路として働き、差動増幅器ＯＰＡ全体に流れる電流
の大きさも常に一定に保たれる。また、ゲート電極Ｇに
使用する材料の仕事関数は、材料そのものが有する値で
あり、プロセスのバラつきなどの製造工程による影響を
受けることはない。したがって、常に安定な基準電圧を
発生する基準電圧発生回路を提供することが可能にな
る。

【００７４】また、ＰチャネルＭＯＳトランジスタＭＰ
１のゲート電極Ｇに用いる材料の仕事関数ΦＡは、Ｐチ
ャネルＭＯＳトランジスタＭＰ２のゲート電極Ｇに用い
る材料の仕事関数ΦＢより大きい、すなわち低いエネル
ギー準位をもつものとしたが、ＰチャネルＭＯＳトラン
ジスタＭＰ１とＭＰ２のゲート電極Ｇに用いる材料の仕
事関数は、以下に示す関係であっても同様の効果が得ら
れる。

【００７５】たとえば、ＰチャネルＭＯＳトランジスタ
ＭＰ１とＭＰ２は、チャネル領域の不純物濃度分布が等
しく、ＰチャネルＭＯＳトランジスタＭＰ１のゲートの
フェルミ準位が真性半導体のフェルミ準位より価電子帯
側にあり、ＰチャネルＭＯＳトランジスタＭＰ２のゲー
トのフェルミ準位が真性半導体のフェルミ準位より伝導
帯側にある。

【００７６】あるいは、ＰチャネルＭＯＳトランジスタ
ＭＰ１とＭＰ２は、チャネル領域の不純物濃度分布が等
しく、ＰチャネルＭＯＳトランジスタＭＰ１のゲートの
フェルミ準位が真性半導体のフェルミ準位より価電子帯
側にあり、ＰチャネルＭＯＳトランジスタＭＰ２のゲー
トのフェルミ準位が伝導帯に縮退する。

【００７７】さらに、ＰチャネルＭＯＳトランジスタＭ
Ｐ１とＭＰ２は、チャネル領域の不純物濃度分布が等し
く、ＰチャネルＭＯＳトランジスタＭＰ１のゲートのフ
ェルミ準位が価電子帯に縮退し、ＰチャネルＭＯＳトラ
ンジスタＭＰ２のゲートのフェルミ準位が伝導帯に縮退
する。

【００７８】具体的には、ＰチャネルＭＯＳトランジス
タＭＰ１のゲートを、フェルミ準位が真性半導体のフェ
ルミ準位より荷電子帯側にあるアルミニウムやモリブデ
ンなどの高融点金属で形成し、ＰチャネルＭＯＳトラン
ジスタＭＰ２のゲートを、フェルミ準位が伝導帯に縮退
するように、リンや砒素などを不純物濃度が１０¹⁹〜１
０²³ｃｍ-³程度になるようにドープした高濃度Ｎ型シリ
コンで形成する。

【００７９】あるいは、第１のＰチャネルＭＯＳトラン
ジスタＭＰ１のゲートを、フェルミ準位が価電子帯に縮
退するように、ボロンを不純物濃度が１０¹⁹〜１０²⁰ｃ
ｍ-³程度になるようにドープした高濃度Ｐ型シリコンで
形成し、ＰチャネルＭＯＳトランジスタＭＰ２のゲート
を、フェルミ準位が伝導帯に縮退するように、リンや砒
素などを不純物濃度が１０¹⁹〜１０²⁰ｃｍ-³程度になる
ようにドープした高濃度Ｎ型シリコンで形成する。

【００８０】つまり、ＰチャネルＭＯＳトランジスタＭ
Ｐ１とＭＰ２は、チャネル領域の不純物濃度分布が等し
く、ＰチャネルＭＯＳトランジスタＭＰ１のゲートの仕
事関数がＰチャネルＭＯＳトランジスタＭＰ２のゲート
の仕事関数より大きければ、上述した特性の基準電圧発
生回路を提供することが可能である。

【００８１】次に、この発明の第２の実施形態を図３に
よって説明する。図３はその基準電位発生回路の構成を
示す回路図である。この図３に示す基準電位発生回路に
おいては、第１の導電型のＭＯＳトランジスタがＮチャ
ネルＭＯＳトランジスタであり、第２の導電型のＭＯＳ
トランジスタがＰチャネルＭＯＳトランジスタである。

【００８２】そして、説明の便宜上、図５に示した従来
例及び図１に示した第１の実施形態の基準電圧発生回路
と対応する回路素子に同一の符号を付しているが、これ
らは同じ構造および特性の素子であることを意味するも
のではない。なお、この図３においても、各ＭＯＳトラ
ンジスタのゲートをＧ，ソースをＳ，ドレインをＤ，バ
ルクをＢで示している。

【００８３】図３に示す基準電位発生回路は、電源電位
が異なる第１の電源である低電位側電源ＶＳＳおよび第
２の電源である高電位側電源ＶＤＤと、第１の導電型の
第１，第２のＭＯＳトランジスタであるＮチャネルＭＯ
ＳトランジスタＭＮ１，ＭＮ２と、第２の導電型の第
３，第４，第５のＭＯＳトランジスタであるＰチャネル
ＭＯＳトランジスタＭＰ１，ＭＰ２，ＭＰ３と、抵抗Ｒ
ａ，Ｒｂの直列回路である抵抗回路ＲＣＴと、基準電圧
を出力する出力端子ＯＵＴとを備えている。

【００８４】そして、ＮチャネルＭＯＳトランジスタＭ
Ｎ１のゲートとソースとバルクおよびＮチャネルＭＯＳ
トランジスタＭＮ２のソースとバルクが低電位側電源Ｖ
ＳＳに接続し、ＮチャネルＭＯＳトランジスタＭＮ１の
ドレインが、ＰチャネルＭＯＳトランジスタＭＰ１のド
レインとＰチャネルＭＯＳトランジスタＭＰ３のゲート
とに接続している。

【００８５】また、ＮチャネルＭＯＳトランジスタＭＮ
２のドレインが、ＰチャネルＭＯＳトランジスタＭＰ１
のゲートとＰチャネルＭＯＳトランジスタＭＰ２のゲー
トおよびドレインとに接続し、ＰチャネルＭＯＳトラン
ジスタＭＰ１，ＭＰ２，ＭＰ３の各ソースとバルクが全
て高電位側電源ＶＤＤに接続している。

【００８６】さらに、ＰチャネルＭＯＳトランジスタＭ
Ｐ３のドレインを出力端子ＯＵＴに接続すると共に、抵
抗回路ＲＣＴを介して低電位側電源ＶＳＳに接続し、Ｎ
チネルＭＯＳトランジスタＭＮ２のゲートを抵抗回路Ｒ
ＣＴの中間点Ｐに接続している。そして、ＰチャネルＭ
ＯＳトランジスタＭＮ３のゲートとドレインの間に、発
振防止用に位相補償コンデンサＰＣ１を接続している
が、これは必須ではない。

【００８７】これらのうち、一対のＮチャネルＭＯＳト
ランジスタＭＮ１，ＭＮと、一対のＰチャネルＭＯＳト
ランジスタＭＰ１，ＭＰ２とによって、差動増幅器ＯＰ
Ａを構成している。そして、上記ＮチャネルＭＯＳトラ
ンジスタＭＮ１とＭＮ２とはゲート材料の仕事関数が異
なるだけで、その他の構成は全く同じであり、上記Ｐチ
ャネルＭＯＳトランジスタＭＰ１とＭＰ２とは、全く同
じ特性を有するＭＯＳトランジスタである。

【００８８】次に図４によって、上記ＮチャネルＭＯＳ
トランジスタＭＮ１，ＭＮ２の構造について説明する。
図４は、この第２の実施形態における第１，第２のＭＯ
Ｓトランジスタとして使用されるＮチャネルＭＯＳトラ
ンジスタの構造を示す模式的断面図である。

【００８９】このＮチャネルＭＯＳトランジスタは、バ
ルク領域Ｂを低濃度Ｐ型半導体で形成し、このバルク領
域Ｂに高濃度Ｎ型半導体でソース領域Ｓとドレイン領域
Ｄを形成し、ソース領域Ｓとドレイン領域Ｄの間に低濃
度Ｎ型半導体でチャネル領域Ｃを形成している。

【００９０】そして、チャネル領域Ｃの上に絶縁物Ｏを
介して金属又は半導体によるゲート電極Ｇを形成し、そ
のゲート電極Ｇ，ソース領域Ｓ，ドレイン領域Ｄ，およ
びバルク領域Ｂを、それぞれＰチャネルＭＯＳトランジ
スタのゲート，ソース，ドレイン，およびバルクとして
いる。

【００９１】ここで、図３に示したこの発明の第２の実
施形態におけるＮチャネルＭＯＳトランジスタＭＮ１と
ＭＮ２の構造は、ゲート電極Ｇに用いる材料の仕事関数
が異なるだけであり、そのたの構成（材料およびサイズ
を含む）は全く同じである。したがって、チャネル領域
Ｃの不純物濃度分布も等しい。

【００９２】そして、ＮチャネルＭＯＳトランジスタＭ
Ｎ１のゲート電極Ｇに用いる材料の仕事関数ΦＣは、Ｎ
チャネルＭＯＳトランジスタＭＮ２のゲート電極Ｇに用
いる材料の仕事関数ΦＤより小さくなる（高いエネルギ
ー準位をもつ）ようにする。

【００９３】このように、ゲート電極Ｇの仕事関数を異
ならせるためには、異なる仕事関数を有する金属又は半
導体を２種類選択して用いればよく、たとえば、アルミ
ニウムあるいはモリブデンなどの高融点金属と高濃度シ
リコンとの組み合わせを選択することなどによって、ゲ
ート電極の仕事関数を異ならせることが可能である。但
し、第１のＭＯＳトランジスタ（ＭＮ１）と第２のＭＯ
Ｓトランジスタ（ＭＮ２）のゲート電極の仕事関数の大
小関係が、前述の第１の実施形態の場合と反対になる。

【００９４】次に、この図４に示す基準電位発生回路の
動作について説明する。差動増幅器ＯＰＡのカレントミ
ラー部を構成するＰチャネルＭＯＳトランジスタＭＰ１
とＭＰ２とによって、差動増幅器ＯＰＡに流れる電流を
等分する。そのために、ＰチャネルＭＯＳトランジスタ
ＭＰ１とＮチャネルＭＯＳトランジスタＭＮ１に流れる
電流と、ＰチャネルＭＯＳトランジスタＭＰ２とＮチャ
ネルＭＯＳトランジスタＭＮ２に流れる電流の値は、常
に等しくなる。

【００９５】ＮチャネルＭＯＳトランジスタＭＮ１とＭ
Ｎ２には、ゲート電圧がゼロであってもドレイン・ソー
ス間に電流を流すことができるディプレション形のＭＯ
Ｓトランジスタを使用するのが望ましい。しかし、エン
ハンスメント形のＭＯＳトランジスタであっても、ゲー
ト電圧がゼロのときに僅かでもドレイン・ソース間に電
流が流れるものであれば使用可能である。

【００９６】ここで、ＮチャネルＭＯＳトランジスタＭ
Ｎ１のゲート電極Ｇに仕事関数ΦＣの金属を用いるの
で、ＮチャネルＭＯＳトランジスタＭＮ１は、仕事関数
ΦＣに対応するスレッショルド電圧になる。同様に、Ｎ
チャネルＭＯＳトランジスタＭＮ２のゲート電極Ｇには
仕事関数ΦＤの金属を用いるので、ＮチャネルＭＯＳト
ランジスタＭＮ２は、仕事関数ΦＤに対応するスレッシ
ョルド電圧になる。

【００９７】このＮチャネルＭＯＳトランジスタＭＮ１
のスレッショルド電圧と、ＮチャネルＭＯＳトランジス
タＭＮ２のスレッショルド電圧との差は、ＮチャネルＭ
ＯＳトランジスタＭＮ１とＭＮ２のゲート電極Ｇに用い
る金属の仕事関数差と等しくなる。さらに、差動増幅器
ＯＰＡが安定した状態になるためには、ＮチャネルＭＯ
ＳトランジスタＭＮ１とＮチャネルＭＯＳトランジスタ
ＭＮ２に流れる電流値が等しくなる必要がある。

【００９８】図３に示した基準電位発生回路の構成は、
ＮチャネルＭＯＳトランジスタＭＮ１のゲートを低電位
側電源ＶＳＳに接続している。そのため、ＮチャネルＭ
ＯＳトランジスタＭＮ２のゲートに、ＮチャネルＭＯＳ
トランジスタＭＮ１のスレッショルド電圧とＮチャネル
ＭＯＳトランジスタＭＮ２のスレッショルド電圧の差分
だけ電圧を印加すれば、差動増幅器ＯＰＡは安定な状態
になる。

【００９９】つまり、差動増幅器ＯＰＡの入力端子であ
るＮチャネルＭＯＳトランジスタＭＮ２のゲートに、Ｎ
チャネルＭＯＳトランジスタＭＮ１のゲート電極Ｇの仕
事関数ΦＣとＮチャネルＭＯＳトランジスタＭＮ２のゲ
ート電極の仕事関数ΦＤの差分だけの電圧を帰還すれ
ば、この差動増幅器ＯＰＡは安定な状態になる。

【０１００】この基準電圧発生回路は、差動増幅器ＯＰ
Ａの入力端子であるＮチャネルＭＯＳトランジスタＭＮ
１とＮチャネルＭＯＳトランジスタＭＮ２の構造は、ゲ
ート電極Ｇに用いる材料の仕事関数だけ異なり、その仕
事関数差に等しい電圧を、抵抗回路ＲＣＴによって（Ｒ
ａ＋Ｒｂ）／Ｒａ倍した電圧が出力端子ＯＵＴの出力電
圧ＶＯＵＴとなる。

【０１０１】ＮチャネルＭＯＳトランジスタＭＮ１のゲ
ートには低電位側電源ＶＳＳの電位を印加する。そのた
め、ゲート・ソース間電圧はゼロＶになり、Ｎチャネル
ＭＯＳトランジスタＭＮ２のゲートにはＮチャネルＭＯ
ＳトランジスタＭＮ１とＭＮ２の仕事関数差と等しい電
圧を印加するので、トランジスタの電気的特性および温
度特性は等しくなる。

【０１０２】このように、ＮチャネルＭＯＳトランジス
タＭＮ１のゲートには低電位側電源ＶＳＳの電位を印加
するので、ゲート・ソース間電圧は常にゼロＶになり、
電源電圧の変動があっても、このＮチャネルＭＯＳトラ
ンジスタＭＮ１のゲート・ソース間電圧は変動しない。

【０１０３】そのため、このＮチャネルＭＯＳトランジ
スタＭＮ１がソース・ドレイン間に流れる電流を一定に
保つ定電流回路として働き、差動増幅器ＯＰＡ全体に流
れる電流の大きさも常に一定に保たれる。

【０１０４】したがって、電源電圧の変動や温度変化が
あっても、この基準電圧発生回路の出力端子ＯＵＴから
の出力電圧ＶＯＵＴは、ＮチャネルＭＯＳトランジスタ
ＭＮ１とＭＮ２の仕事関数差と等しい電圧を、抵抗回路
ＲＣＴによって（Ｒａ＋Ｒｂ）／Ｒａ倍した電圧を常に
出力する。なお、ＮチャネルＭＯＳトランジスタＭＮ１
とＭＮ２の仕事関数差が充分ある場合には、抵抗回路Ｒ
ＣＴの抵抗Ｒｂの抵抗値をゼロ（完全導通状態）にし
て、その仕事関数差と等しい電圧をそのまま出力端子Ｏ
ＵＴに出力するようにしてもよい。

【０１０５】また、ゲート電極Ｇに使用する材料の仕事
関数は、材料そのものが有する値であり、プロセスのバ
ラつきなど製造工程による影響を受けることはない。そ
のため、常に安定な基準電圧を発生する基準電圧発生回
路を提供することが可能になる。

【０１０６】また、ＮチャネルＭＯＳトランジスタＭＮ
１のゲート電極Ｇに用いる材料の仕事関数ΦＣは、Ｎチ
ャネルＭＯＳトランジスタＭＮ２のゲート電極Ｇに用い
る材料の仕事関数ΦＣより小さい（高いエネルギー準位
をもつ）ように説明したが、このＮチャネルＭＯＳトラ
ンジスタＭＮ１とＭＮ２のゲート電極Ｇに用いる材料の
仕事関数は、以下に示す関係であっても同様の効果が得
られる。

【０１０７】たとえば、ＮチャネルＭＯＳトランジスタ
ＭＮ１とＭＮ２とは、チャネル領域の不純物濃度分布が
等しく、ＮチャネルＭＯＳトランジスタＭＮ１のゲート
のフェルミ準位が真性半導体のフェルミ準位より伝導帯
側にあり、ＮチャネルＭＯＳトランジスタＭＮ２のゲー
トのフェルミ準位が真性半導体のフェルミ準位より価電
子帯側にある。

【０１０８】あるいは、ＮチャネルＭＯＳトランジスタ
ＭＮ１とＭＮ２とは、チャネル領域の不純物濃度分布が
等しく、ＮチャネルＭＯＳトランジスタＭＮ１のゲート
のフェルミ準位が伝導帯に縮退し、ＮチャネルＭＯＳト
ランジスタＭＮ２のゲートのフェルミ準位が真性半導体
のフェルミ準位より価電子帯側にある。

【０１０９】または、ＮチャネルＭＯＳトランジスタＭ
Ｎ１とＭＮ２とは、チャネル領域の不純物濃度分布が等
しく、ＮチャネルＭＯＳトランジスタＭＮ１のゲートの
フェルミ準位が伝導帯に縮退し、ＮチャネルＭＯＳトラ
ンジスタＭＮ２のゲートのフェルミ準位が価電子帯に縮
退する。

【０１１０】具体的には、例えばＮチャネルＭＯＳトラ
ンジスタＭＮ１のゲートを、フェルミ準位が伝導帯に縮
退するように、リンや砒素などを不純物濃度が１０¹⁹〜
１０²⁰ｃｍ-³程度になるようにドープした高濃度Ｎ型シ
リコンで形成し、ＮチャネルＭＯＳトランジスタＭＮ２
のゲートを、フェルミ準位が真性半導体のフェルミ準位
より価電子帯側にあるアルミニウムやモリブデンなどの
高融点金属で形成する。

【０１１１】あるいは、ＮチャネルＭＯＳトランジスタ
ＭＮ１のゲートを、フェルミ準位が伝導帯に縮退するよ
うに、リンや砒素などを不純物濃度として１０¹⁹〜１０
²⁰ｃｍ-³程度にドープした高濃度Ｎ型シリコンで形成
し、ＮチャネルＭＯＳトランジスタＭＮ２のゲートを、
フェルミ準位が価電子帯に縮退するように、ボロンを不
純物濃度が１０¹⁹〜１０²⁰ｃｍ-³程度ドープした高濃度
Ｐ型シリコンで形成する。

【０１１２】つまり、ＮチャネルＭＯＳトランジスタＭ
Ｎ１とＭＮ２は、チャネル領域の不純物濃度分布が等し
く、ＮチャネルＭＯＳトランジスタＭＮ１のゲートの仕
事関数がＮチャネルＭＯＳトランジスタＭＮ２のゲート
の仕事関数より小さければ、上述した特性の基準電圧発
生回路を提供することが可能である。

【０１１３】

【発明の効果】以上説明してきたように、この発明によ
る基準電圧発生回路は、第１の電源と第２の電源との間
に設けた差動増幅器の入力端子を構成する２つの同一導
電型のＭＯＳトランジスタのゲートの仕事関数の差に等
しいか、それに比例する電圧を基準電圧として出力する
ので、電源電圧変動や温度変化の影響を受けず、しかも
プロセスのばらつきなど製造工程による影響を受けるこ
ともなく、安定した基準電圧を発生することが可能であ
る。

【図面の簡単な説明】

【図１】この発明の第１の実施形態である基準電圧発生
回路の構成を示す回路図である。

【図２】図１の基準電圧発生回路に使用するＰチャネル
ＭＯＳトランジスタの構造を示す模式的断面図である。

【図３】この発明の第２の実施形態である基準電圧発生
回路の構成を示す回路図である。

【図４】図３の基準電圧発生回路に使用するＰチャネル
ＭＯＳトランジスタの構造を示す模式的断面図である。

【図５】従来の基準電圧発生回路の構成を示す回路図で
ある。

【図６】ＮチャネルＭＯＳトランジスタのＶＤＳ（ドレ
イン・ソース間電圧）−ＩＤＳ（ドレイン・ソース間電
流）の特性を示す線図である。

【符号の説明】

ＯＰＡ：差動増幅器 ＭＰ１，ＭＰ２，ＭＰ３：ＰチャネルＭＯＳトランジス
タ ＭＮ１，ＭＮ２，ＭＮ３：ＮチャネルＭＯＳトランジス
タ ＰＣ１：位相補償コンデンサ ＯＵＴ：出力端子 ＶＤＤ：高電位側電源 ＶＳＳ：低電位側電源 ＲＣＴ：抵抗回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−39605（ＪＰ，Ａ) 特開 昭60−150113（ＪＰ，Ａ) 特開 昭60−243715（ＪＰ，Ａ) 特開 平３−180915（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/8238 H01L 21/822 H01L 27/04 H01L 27/092

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 電源電位が異なる第１の電源および第２
   の電源と、第１の導電型の第１，第２のＭＯＳトランジ
   スタと、第２の導電型の第３，第４，第５のＭＯＳトラ
   ンジスタと、抵抗回路と、基準電圧を出力する出力端子
   とを備えた基準電圧発生回路であって、 前記第１のＭＯＳトランジスタのゲートとソースとバル
   クおよび前記第２のＭＯＳトランジスタのソースとバル
   クが第１の電源に接続し、 前記第１のＭＯＳトランジスタのドレインが前記第３の
   ＭＯＳトランジスタのドレインと前記第５のＭＯＳトラ
   ンジスタのゲートとに接続し、 前記第２のＭＯＳトランジスタのドレインが前記第３の
   ＭＯＳトランジスタのゲートと前記第４のＭＯＳトラン
   ジスタのゲートおよびドレインとに接続し、 前記第３，第４，第５のＭＯＳトランジスタの各ソース
   とバルクが全て前記第２の電源に接続し、 前記第５のＭＯＳトランジスタのドレインを前記出力端
   子に接続すると共に前記抵抗回路を介して前記第１の電
   源に接続し、 前記第２のＭＯＳトランジスタのゲートを前記抵抗回路
   の中間点に接続し、 前記第１のＭＯＳトランジスタと前記第２のＭＯＳトラ
   ンジスタとは、ゲート材料の仕事関数が異なり、その他
   の構成は全く同じであり、 前記第３のＭＯＳトランジスタと前記第４のＭＯＳトラ
   ンジスタとは、全く同じ特性を有するＭＯＳトランジス
   タであることを特徴とする基準電圧発生回路。
2. 【請求項２】 請求項１記載の基準電圧発生回路であっ
   て、 前記第１の導電型の第１，第２のＭＯＳトランジスタが
   ＰチャネルＭＯＳトランジスタであり、 前記第２の導電型の第３，第４のＭＯＳトランジスタが
   ＮチャネルＭＯＳトランジスタであり、 前記第１のＭＯＳトランジスタのゲートの仕事関数が前
   記第２のＭＯＳトランジスタのゲートの仕事関数より大
   きいことを特徴とする基準電圧発生回路。
3. 【請求項３】 請求項２記載の基準電圧発生回路であっ
   て、 前記第１のＭＯＳトランジスタのゲートが、フェルミ準
   位が価電子帯に縮退する高濃度Ｐ型シリコンで形成さ
   れ、 前記第２のＭＯＳトランジスタのゲートが、フェルミ準
   位が伝導帯に縮退する高濃度Ｎ型シリコンで形成されて
   いることを特徴とする基準電圧発生回路。
4. 【請求項４】 請求項１記載の基準電圧発生回路であっ
   て、 前記第１の導電型の第１，第２のＭＯＳトランジスタが
   ＮチャネルＭＯＳトランジスタであり、 前記第２の導電型の第３，第４のＭＯＳトランジスタが
   ＰチャネルＭＯＳトランジスタであり、 前記第１のＭＯＳトランジスタのゲートの仕事関数が前
   記第２のＭＯＳトランジスタのゲートの仕事関数より小
   さいことを特徴とする基準電圧発生回路。
5. 【請求項５】 請求項４記載の基準電圧発生回路であっ
   て、 前記第１のＭＯＳトランジスタのゲートが、フェルミ準
   位が伝導帯に縮退する高濃度Ｎ型シリコンで形成され、 前記第２のＭＯＳトランジスタのゲートが、フェルミ準
   位が価電子帯に縮退する高濃度Ｐ型シリコンで形成され
   ていることを特徴とする基準電圧発生回路。