JP4847976B2 - 電界効果トランジスタを用いた基準電圧源回路 - Google Patents
電界効果トランジスタを用いた基準電圧源回路 Download PDFInfo
- Publication number
- JP4847976B2 JP4847976B2 JP2008092067A JP2008092067A JP4847976B2 JP 4847976 B2 JP4847976 B2 JP 4847976B2 JP 2008092067 A JP2008092067 A JP 2008092067A JP 2008092067 A JP2008092067 A JP 2008092067A JP 4847976 B2 JP4847976 B2 JP 4847976B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- source
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
V2=V3+Vgs、V2=V1*R2/(R1+R2)の関係から
V3=V2+Vptat=V1*R2/(R1+R2)+Vptat
=Vpn*R2/(R1+R2)+Vptat
となり、既述したように、分圧比を適宜設定することにより、もしくはゲートの不純物濃度を変える(VpnおよびVgsが変化)ことにより、V3には、温度特性を持たない基準電圧Vrefを得ることができる。
Claims (3)
- 導電型の極性が異なるゲートを有する第1のペア電界効果トランジスタ回路と、同一の導電型で不純物の濃度が異なるゲートを有する第2のペア電界効果トランジスタ回路と、第1及び第2のペア電界効果トランジスタのゲート電極の仕事関数差を任意の比で合成するために、電界効果トランジスタおよび抵抗からなる合成回路とから構成され、
前記第1のペア電界効果トランジスタ回路は、ゲートとソースを結線した第1の電界効果トランジスタと、第2の電界効果トランジスタとを直列に接続したものであり、
前記第2のペア電界効果トランジスタ回路は、第3の電界効果トランジスタと、ゲートとソースをGND電位とした第4の電界効果トランジスタとを直列に接続したものであり、
前記合成回路は、第5の電界効果トランジスタと分圧用の抵抗とを直列接続したものであって、前記第2の電界効果トランジスタのゲート電位を与えるソースフォロア回路を構成するとともに、前記第3の電界効果トランジスタのゲートに分圧された電位を与え、
前記第3の電界効果トランジスタと前記第4の電界効果トランジスタの接続点を基準電圧出力点とし、
前記第5の電界効果トランジスタの基板電極はソース電位から独立してGNDに接続され、
チャンネル幅とチャンネル長の比は、第1の電界効果トランジスタと第2の電界効果トランジスタとで等しいことを特徴とする基準電圧源回路。 - チャンネル幅とチャンネル長の比は、第3の電界効果トランジスタと第4の電界効果トランジスタとで等しいことを特徴とする請求項1記載の基準電圧源回路。
- 第1の電界効果トランジスタ、第2の電界効果トランジスタ、第3の電界効果トランジスタ、第4の電界効果トランジスタ、第5の電界効果トランジスタは、それぞれ、nチャンネルを有し、かつn型基板の独立したpウェル内に形成され、
前記第1の電界効果トランジスタ、前記第2の電界効果トランジスタ、前記第3の電界効果トランジスタ、前記第4の電界効果トランジスタの基板電位はソース電位と等しいことを特徴とする請求項1または2記載の基準電圧源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008092067A JP4847976B2 (ja) | 2008-03-31 | 2008-03-31 | 電界効果トランジスタを用いた基準電圧源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008092067A JP4847976B2 (ja) | 2008-03-31 | 2008-03-31 | 電界効果トランジスタを用いた基準電圧源回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002163165A Division JP4121781B2 (ja) | 2002-06-04 | 2002-06-04 | 電界効果トランジスタを用いた基準電圧源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008263195A JP2008263195A (ja) | 2008-10-30 |
JP4847976B2 true JP4847976B2 (ja) | 2011-12-28 |
Family
ID=39985415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008092067A Expired - Fee Related JP4847976B2 (ja) | 2008-03-31 | 2008-03-31 | 電界効果トランジスタを用いた基準電圧源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4847976B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5919520B2 (ja) | 2012-02-24 | 2016-05-18 | パナソニックIpマネジメント株式会社 | 基準電圧源回路 |
WO2022091540A1 (ja) * | 2020-10-27 | 2022-05-05 | パナソニックIpマネジメント株式会社 | 基板電流抑制回路、基準電圧生成回路および半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3195770B2 (ja) * | 1997-04-04 | 2001-08-06 | シチズン時計株式会社 | 基準電圧発生回路 |
JP4194237B2 (ja) * | 1999-12-28 | 2008-12-10 | 株式会社リコー | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 |
JP4121781B2 (ja) * | 2002-06-04 | 2008-07-23 | 株式会社リコー | 電界効果トランジスタを用いた基準電圧源回路 |
-
2008
- 2008-03-31 JP JP2008092067A patent/JP4847976B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008263195A (ja) | 2008-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5306094B2 (ja) | 基準電圧回路及び電子機器 | |
JP4761458B2 (ja) | カスコード回路および半導体装置 | |
KR101451468B1 (ko) | 정전류 회로 및 기준 전압 회로 | |
JP4716887B2 (ja) | 定電流回路 | |
US9196318B2 (en) | Low temperature drift voltage reference circuit | |
JP4847103B2 (ja) | ハーフバンドギャップリファレンス回路 | |
WO2019104467A1 (zh) | 稳压器以及电源 | |
CN104850161A (zh) | 组合栅极基准电压源及其使用方法 | |
JP5446895B2 (ja) | アンプ | |
US7859243B2 (en) | Enhanced cascode performance by reduced impact ionization | |
KR20130047658A (ko) | 정전류 회로 및 기준 전압 회로 | |
JP2010176258A (ja) | 電圧発生回路 | |
US7573325B2 (en) | CMOS reference current source | |
US9523995B2 (en) | Reference voltage circuit | |
JP2008152632A (ja) | 基準電圧発生回路 | |
KR101797769B1 (ko) | 정전류 회로 | |
JP4847976B2 (ja) | 電界効果トランジスタを用いた基準電圧源回路 | |
JP5945124B2 (ja) | 電源回路 | |
JP4263056B2 (ja) | 基準電圧発生回路 | |
JP2013054535A (ja) | 定電圧発生回路 | |
JP2005044051A (ja) | 基準電圧発生回路 | |
JP4121781B2 (ja) | 電界効果トランジスタを用いた基準電圧源回路 | |
WO2021172001A1 (ja) | 定電圧生成回路 | |
JP2007257104A (ja) | シリーズレギュレータ | |
JP2008066649A (ja) | 電圧源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111014 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |