JPH0578847B2 - - Google Patents
Info
- Publication number
- JPH0578847B2 JPH0578847B2 JP62088283A JP8828387A JPH0578847B2 JP H0578847 B2 JPH0578847 B2 JP H0578847B2 JP 62088283 A JP62088283 A JP 62088283A JP 8828387 A JP8828387 A JP 8828387A JP H0578847 B2 JPH0578847 B2 JP H0578847B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate electrode
- voltage
- circuit
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000012535 impurity Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- 101710116852 Molybdenum cofactor sulfurase 1 Proteins 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000037230 mobility Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Description
〔産業上の利用分野〕
本発明は定電圧回路に関する。
〔従来の技術〕
最近のICのポータブル回路への普及拡大につ
いて、ウオツチ等の低消費で低い電圧回路用の定
電圧回路が要求されてきた。 このためには、基準電圧を内蔵した簡単な定電
圧回路が工夫されている。 第２図は従来の定電圧回路の回路図である。 定電圧回路は差動増幅回路１１と、その二つの
出力を入力し出力信号VOを帰還する演算増幅器
３とから構成されている。 差動増幅回路１１は、電源TDに接続する負荷
抵抗R1及びR2とエンハンスメント形MOSトラン
ジスタＥ及びデプレツシヨン形MOSトランジス
タＤの対と、定電流電源２より成つている。 なお、この定電圧回路は、基準電圧として第(1)
式に示すように、エンハンスメント形MOSトラ
ンジスタＥのしきい値電圧VTDとのしきい値電圧
差VTEDを用いている。 VTED＝VTE−VTD …(1) 一般にしきい値電圧VTは第(2)式で与えられる
ので、第(1)式のしきい値電圧差VTEDを大きくする
ためには両方のMOSトランジスタのゲート領域
（シリコン半導体基板の表面にゲート絶縁膜を介
して形成されたゲート電極を用いてセルフアライ
トメントプロセスによつてシリコン半導体基板上
部に、ドレイン領域とソース領域の間に形成され
たチヤネル長Ｌ、チヤネル幅Ｗを有するいわゆる
チヤネル領域）のドナー濃度を変えてエンハンス
メント形MOSトランジスタＥおよびデプレツシ
ヨン形MOSトランジスタＤを形成している。 VT＝−（2ε si・をOqND｜2φf｜／COX）1/2 ＋2φf＋φMS …(2) ここで、 εsi：シリコン誘電率、 εO：真空誘電率、 ｑ：電子の電荷、 φf：フエルミレベル、 COX：単位面積当りのゲート容量。 ここでは両トランジスタＥとＤのゲート電極
に、Al又は多結晶シリコン等の同一材料を用い、
ドナー濃度NDにトランジスタＥはNDE、トランジ
スタＤはNDDと差をつけている。 次に動作を説明する。 両トランジスタＥ及びＤに流れる電流IE及びID
は第(3)、(4)式で表わされる。 それぞれの負荷抵抗R1及びR2の電圧降下は演
算増幅器３にそれぞれ入力されて、定電圧端子
TOには第(5)式に示す出力電圧VOが得られる。 この出力電圧VOは帰還信号としてトランジス
タＥのゲート端子TGに供給されているので、前
述のしきい値電圧差VTEDを基準電圧とした定電圧
となる。 IE＝βE／２）（VO−VTE）2 …(3) ID＝（βD／２）（−VTD）2 …(4) VO＝VTE−（βD／βE）1/2・VTD ＝TTE−（μD／μE）1/2・VTD …(5) ここでβD、βEは第(6)、(7)式による。 βD＝μDCOX・（Ｗ／Ｌ） …(6) βD＝μECOX・（Ｗ／Ｌ） …(7) μD及びμE：トランジスタＤ及びＥのゲート領域
のそれぞれのドナーの易動度、 Ｗ：チヤネル幅、 Ｌ：チヤネル長。 この定電圧の出力電圧VOの温度特性は第(5)式
の微分式の第(8)式によつて求められる。 dVO／dT＝ｄ／dT｛VTE−（μD／μE）1/2・VTD｝ …(8) ここで易動度μE、μDはそれぞれのドナー濃度
NDE、NDDによつても異なり、また非直線的な温
度依存性を有する。 今、温度変化ΔTによる易動度の差の比
（ΔμD／ΔμE）を１とし、第(8)式のμDとμEの代り
に
第(9)式と第(2)式を用いてドナー濃度NDEで表わす
と第(10)式となる。 φf＝−（KT／ｑ）ln（ND／Ni） …(9) dVD／dT ＝ｄ／dT｛〔（εsiεKT）1/2／COX〕〔（NDEln（NDE
／ Ni）〕1/2 −（NDDlnNDD／Ni）1/2〕 −（2KT／ｑ）〔ln（NDE／Ni） −ln（NDD／Ni）〕｝ …(10) Ｋ：ボルツマン定数、 Ni：真性キヤリア密度。 〔〔発明が解決しようとする問題点〕 上述した従来の定電圧回路は、基準電圧とし
て、差動増幅回路の一対のMOSトランジスタの
ゲート（チヤネル）領域の不純物濃度を異ならせ
ることにより大きくした両トランジスタのしきい
値電圧差を用いているので、原理的に出力電圧の
温度依存性が大きいという問題があつた。 例えば、ドナー濃度が1015／cm3のｎ形のゲート
領域に５×1016／cm3のホウ素をイオン注入する
と、ゲート領域のドナー濃度NDDは4.9×1016／cm3
となり、ゲート絶縁膜としてシリコン酸化膜の厚
さが30nｍの場合のdVO／dTは、第(10)式で4.5ｍ
Ｖ／℃と求められる。 本発明の目的は、温度依存性の小さい定電圧回
路を提供することにある。 〔問題点を解決するための手段〕 本発明の定電回路は、同一エンハンスメント
（デプレツシヨン）形の一対のMOSトランジスタ
からなり、一方のゲート電極に帰還信号を入力し
他方のゲート電極に基準電圧源を接続し各ドレイ
ン電極にそれぞれ負荷抵抗を介して共通の電源を
接続し各ソース電極に定電流源の一端を共通接続
する差動増幅回路と、反転・非反転の各入力端子
をそれぞれ前記各ドレイン電極に接続し出力端の
定電圧端子に出力電圧を供給する演算増幅器とを
有し、前記出力電圧を前記帰還信号として前記一
方のゲート電極に供給する定電圧回路において、
前記一対のMOSトランジスタの各ゲート電極は、
互いに異なる仕事関数をもつ導電材料よりなり、
前記各ゲート電極の下にあるゲート（チヤネル）
領域は同一の不純物濃度の領域から構成されてい
る。 〔実施例〕 次に、本発明の実施例について図面を参照して
説明する。 第１図は本発明の一実施例の回路図である。 定電圧回路は、差動増幅回路１と、その差動出
力信号を入力し定電圧端子TOに出力電圧VOを供
給する演算増幅器３と、その出力電圧VOを抵抗
R3とR4で分圧して差動増幅回路１の一方のエン
ハンスメント形MOSトランジスタQ1のゲート端
子TGに帰還信号を供給する抵抗R3，R4とから構
成されている。 差動増幅回路１は、MOSトランジスタ対が同
じ形のエンハンスメント形MOSトランジスタQ1
及びQ2で構成されている以外は第２図の差動増
幅回路路１１と同じである。 なお、内部の基準電圧としてトランジスタのし
きい値電圧差を利用するために、トランジスタ
Q1及びQ2のゲート電極の材料はそれぞれAlと多
結晶シリコンと異つているが、両方のゲート（チ
ヤネル）領域のホウ素の不純物濃度は同一であ
る。 次に、この回路の動作を説明する。 トランジスタQ1及びQ2のしきい値VT1及びVT2
の差は第(11)式で、また出力電圧VOは第(12)式で示
される。 VT12＝VT1−VT2 …(11) VO＝〔（R3＋R4）／R4〕VT12＝KTT12 …(12) ここで、出力電圧VOの温度変化は第(13)式とな
る。 dVO／dT＝ｄ／dT（Ｋ VT12） …(13) 同一材料の抵抗比のＫの温度係数は零である。 一方、各しきい値VT1及びVT2は両トランジス
タのゲート（チヤネル）領域のドナー濃度VDが
同一なので第(2)式のφMS以外は同一であるため、
しきい値電圧差VT12は第(14)式で示される。 VT12＝φMS1−φMS2＝φ12 …(14) φMS1、φMS2：トランジスタQ1及びQ2のゲート
電極材料の仕事関数。 ここで、仕事関数はおよそ１次の温度係数で近
似されるので、その差φ12の温度変化は零となる。 従つて、第(13)式のdVO／dTは設計上零となる。 実際には他の要因により従来の約10％以下の値
が得られた。 なお、本実施例のMOSトランジスタ対として
エンハンスメント形を用いたが、デプレシヨン形
の対を用いても同一の効果がある。 また、ゲート電極として第１表の導電材料より
組合せを選んでもよい。なお、本実施例におい
て、第１のエンハンスメント形MOSトランジス
タのゲート端子TGは出力分圧用抵抗R3，R4の接
続点に接続されているが、第２図の従来例の図に
示すように、ゲート端子TGは直接出力端子TOに
接続されてもよい。
いて、ウオツチ等の低消費で低い電圧回路用の定
電圧回路が要求されてきた。 このためには、基準電圧を内蔵した簡単な定電
圧回路が工夫されている。 第２図は従来の定電圧回路の回路図である。 定電圧回路は差動増幅回路１１と、その二つの
出力を入力し出力信号VOを帰還する演算増幅器
３とから構成されている。 差動増幅回路１１は、電源TDに接続する負荷
抵抗R1及びR2とエンハンスメント形MOSトラン
ジスタＥ及びデプレツシヨン形MOSトランジス
タＤの対と、定電流電源２より成つている。 なお、この定電圧回路は、基準電圧として第(1)
式に示すように、エンハンスメント形MOSトラ
ンジスタＥのしきい値電圧VTDとのしきい値電圧
差VTEDを用いている。 VTED＝VTE−VTD …(1) 一般にしきい値電圧VTは第(2)式で与えられる
ので、第(1)式のしきい値電圧差VTEDを大きくする
ためには両方のMOSトランジスタのゲート領域
（シリコン半導体基板の表面にゲート絶縁膜を介
して形成されたゲート電極を用いてセルフアライ
トメントプロセスによつてシリコン半導体基板上
部に、ドレイン領域とソース領域の間に形成され
たチヤネル長Ｌ、チヤネル幅Ｗを有するいわゆる
チヤネル領域）のドナー濃度を変えてエンハンス
メント形MOSトランジスタＥおよびデプレツシ
ヨン形MOSトランジスタＤを形成している。 VT＝−（2ε si・をOqND｜2φf｜／COX）1/2 ＋2φf＋φMS …(2) ここで、 εsi：シリコン誘電率、 εO：真空誘電率、 ｑ：電子の電荷、 φf：フエルミレベル、 COX：単位面積当りのゲート容量。 ここでは両トランジスタＥとＤのゲート電極
に、Al又は多結晶シリコン等の同一材料を用い、
ドナー濃度NDにトランジスタＥはNDE、トランジ
スタＤはNDDと差をつけている。 次に動作を説明する。 両トランジスタＥ及びＤに流れる電流IE及びID
は第(3)、(4)式で表わされる。 それぞれの負荷抵抗R1及びR2の電圧降下は演
算増幅器３にそれぞれ入力されて、定電圧端子
TOには第(5)式に示す出力電圧VOが得られる。 この出力電圧VOは帰還信号としてトランジス
タＥのゲート端子TGに供給されているので、前
述のしきい値電圧差VTEDを基準電圧とした定電圧
となる。 IE＝βE／２）（VO−VTE）2 …(3) ID＝（βD／２）（−VTD）2 …(4) VO＝VTE−（βD／βE）1/2・VTD ＝TTE−（μD／μE）1/2・VTD …(5) ここでβD、βEは第(6)、(7)式による。 βD＝μDCOX・（Ｗ／Ｌ） …(6) βD＝μECOX・（Ｗ／Ｌ） …(7) μD及びμE：トランジスタＤ及びＥのゲート領域
のそれぞれのドナーの易動度、 Ｗ：チヤネル幅、 Ｌ：チヤネル長。 この定電圧の出力電圧VOの温度特性は第(5)式
の微分式の第(8)式によつて求められる。 dVO／dT＝ｄ／dT｛VTE−（μD／μE）1/2・VTD｝ …(8) ここで易動度μE、μDはそれぞれのドナー濃度
NDE、NDDによつても異なり、また非直線的な温
度依存性を有する。 今、温度変化ΔTによる易動度の差の比
（ΔμD／ΔμE）を１とし、第(8)式のμDとμEの代り
に
第(9)式と第(2)式を用いてドナー濃度NDEで表わす
と第(10)式となる。 φf＝−（KT／ｑ）ln（ND／Ni） …(9) dVD／dT ＝ｄ／dT｛〔（εsiεKT）1/2／COX〕〔（NDEln（NDE
／ Ni）〕1/2 −（NDDlnNDD／Ni）1/2〕 −（2KT／ｑ）〔ln（NDE／Ni） −ln（NDD／Ni）〕｝ …(10) Ｋ：ボルツマン定数、 Ni：真性キヤリア密度。 〔〔発明が解決しようとする問題点〕 上述した従来の定電圧回路は、基準電圧とし
て、差動増幅回路の一対のMOSトランジスタの
ゲート（チヤネル）領域の不純物濃度を異ならせ
ることにより大きくした両トランジスタのしきい
値電圧差を用いているので、原理的に出力電圧の
温度依存性が大きいという問題があつた。 例えば、ドナー濃度が1015／cm3のｎ形のゲート
領域に５×1016／cm3のホウ素をイオン注入する
と、ゲート領域のドナー濃度NDDは4.9×1016／cm3
となり、ゲート絶縁膜としてシリコン酸化膜の厚
さが30nｍの場合のdVO／dTは、第(10)式で4.5ｍ
Ｖ／℃と求められる。 本発明の目的は、温度依存性の小さい定電圧回
路を提供することにある。 〔問題点を解決するための手段〕 本発明の定電回路は、同一エンハンスメント
（デプレツシヨン）形の一対のMOSトランジスタ
からなり、一方のゲート電極に帰還信号を入力し
他方のゲート電極に基準電圧源を接続し各ドレイ
ン電極にそれぞれ負荷抵抗を介して共通の電源を
接続し各ソース電極に定電流源の一端を共通接続
する差動増幅回路と、反転・非反転の各入力端子
をそれぞれ前記各ドレイン電極に接続し出力端の
定電圧端子に出力電圧を供給する演算増幅器とを
有し、前記出力電圧を前記帰還信号として前記一
方のゲート電極に供給する定電圧回路において、
前記一対のMOSトランジスタの各ゲート電極は、
互いに異なる仕事関数をもつ導電材料よりなり、
前記各ゲート電極の下にあるゲート（チヤネル）
領域は同一の不純物濃度の領域から構成されてい
る。 〔実施例〕 次に、本発明の実施例について図面を参照して
説明する。 第１図は本発明の一実施例の回路図である。 定電圧回路は、差動増幅回路１と、その差動出
力信号を入力し定電圧端子TOに出力電圧VOを供
給する演算増幅器３と、その出力電圧VOを抵抗
R3とR4で分圧して差動増幅回路１の一方のエン
ハンスメント形MOSトランジスタQ1のゲート端
子TGに帰還信号を供給する抵抗R3，R4とから構
成されている。 差動増幅回路１は、MOSトランジスタ対が同
じ形のエンハンスメント形MOSトランジスタQ1
及びQ2で構成されている以外は第２図の差動増
幅回路路１１と同じである。 なお、内部の基準電圧としてトランジスタのし
きい値電圧差を利用するために、トランジスタ
Q1及びQ2のゲート電極の材料はそれぞれAlと多
結晶シリコンと異つているが、両方のゲート（チ
ヤネル）領域のホウ素の不純物濃度は同一であ
る。 次に、この回路の動作を説明する。 トランジスタQ1及びQ2のしきい値VT1及びVT2
の差は第(11)式で、また出力電圧VOは第(12)式で示
される。 VT12＝VT1−VT2 …(11) VO＝〔（R3＋R4）／R4〕VT12＝KTT12 …(12) ここで、出力電圧VOの温度変化は第(13)式とな
る。 dVO／dT＝ｄ／dT（Ｋ VT12） …(13) 同一材料の抵抗比のＫの温度係数は零である。 一方、各しきい値VT1及びVT2は両トランジス
タのゲート（チヤネル）領域のドナー濃度VDが
同一なので第(2)式のφMS以外は同一であるため、
しきい値電圧差VT12は第(14)式で示される。 VT12＝φMS1−φMS2＝φ12 …(14) φMS1、φMS2：トランジスタQ1及びQ2のゲート
電極材料の仕事関数。 ここで、仕事関数はおよそ１次の温度係数で近
似されるので、その差φ12の温度変化は零となる。 従つて、第(13)式のdVO／dTは設計上零となる。 実際には他の要因により従来の約10％以下の値
が得られた。 なお、本実施例のMOSトランジスタ対として
エンハンスメント形を用いたが、デプレシヨン形
の対を用いても同一の効果がある。 また、ゲート電極として第１表の導電材料より
組合せを選んでもよい。なお、本実施例におい
て、第１のエンハンスメント形MOSトランジス
タのゲート端子TGは出力分圧用抵抗R3，R4の接
続点に接続されているが、第２図の従来例の図に
示すように、ゲート端子TGは直接出力端子TOに
接続されてもよい。
【表】
壁高さが得られる。
〔発明の効果〕 以上説明した様に本発明は、差動増幅回路を構
成するMOSトランジスタ対としてエンハンスメ
ント（デプレツシヨン）形でゲート電極の材料を
異ならせ、かつゲート（チヤネル）領域の不純物
濃度と同一とするトランジスタを用いることによ
り、温度依存性の小さい定電圧を得る効果があ
る。
〔発明の効果〕 以上説明した様に本発明は、差動増幅回路を構
成するMOSトランジスタ対としてエンハンスメ
ント（デプレツシヨン）形でゲート電極の材料を
異ならせ、かつゲート（チヤネル）領域の不純物
濃度と同一とするトランジスタを用いることによ
り、温度依存性の小さい定電圧を得る効果があ
る。
第１図は本発明の一実施例の回路図、第２図は
従来の定電圧回路の一例の回路図である。 １……差動増幅回路、２……定電流電源、３…
…演算増幅器、Ｄ……デプレツシヨン形MOSト
ランジスタ、Q1，Q2……第１、第２のエンハン
スメント形MOSトランジスタ、R1〜R4……抵
抗、TD……電源、TO……定電圧端子、TG……ゲ
ート電極、TGND……接地端子。
従来の定電圧回路の一例の回路図である。 １……差動増幅回路、２……定電流電源、３…
…演算増幅器、Ｄ……デプレツシヨン形MOSト
ランジスタ、Q1，Q2……第１、第２のエンハン
スメント形MOSトランジスタ、R1〜R4……抵
抗、TD……電源、TO……定電圧端子、TG……ゲ
ート電極、TGND……接地端子。
Claims (1)
- １ 同一エンハンスメント（デプレツシヨン）形
の一対のMOSトランジスタからなり、一方のゲ
ート電極に帰還信号を入力し他方のゲート電極に
基準電圧源を接続し各ドレイン電極にそれぞれ負
荷抵抗を介して共通の電源を接続し各ソース電極
に定電流源の一端を共通接続する差動増幅回路
と、反転・非反転の各入力端子をそれぞれ前記各
ドレイン電極に接続し出力端の定電圧端子に出力
電圧を供給する演算増幅器とを有し、前記出力電
圧を前記帰還信号として前記一方のゲート電極に
供給する定電圧回路において、前記一対のMOS
トランジスタの各ゲート電極は、互いに異なる仕
事関数をもつ導電材料よりなり、前記各ゲート電
極の下にあるゲート領域は同一の不純物濃度の領
域からなることを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62088283A JPS63253422A (ja) | 1987-04-09 | 1987-04-09 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62088283A JPS63253422A (ja) | 1987-04-09 | 1987-04-09 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63253422A JPS63253422A (ja) | 1988-10-20 |
| JPH0578847B2 true JPH0578847B2 (ja) | 1993-10-29 |
Family
ID=13938575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62088283A Granted JPS63253422A (ja) | 1987-04-09 | 1987-04-09 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63253422A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02114308A (ja) * | 1988-10-24 | 1990-04-26 | Nec Corp | 定電圧発生回路 |
| JP4847103B2 (ja) * | 2005-11-07 | 2011-12-28 | 株式会社リコー | ハーフバンドギャップリファレンス回路 |
| JP2009044002A (ja) * | 2007-08-09 | 2009-02-26 | Ricoh Co Ltd | 半導体装置及びそれを用いた温度検出装置 |
-
1987
- 1987-04-09 JP JP62088283A patent/JPS63253422A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63253422A (ja) | 1988-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3339128A (en) | Insulated offset gate field effect transistor | |
| US6876251B2 (en) | Reference voltage source circuit operating with low voltage | |
| US4096430A (en) | Metal-oxide-semiconductor voltage reference | |
| KR920005152B1 (ko) | 기준전압발생회로 | |
| US3855610A (en) | Semiconductor device | |
| JPH04312107A (ja) | 定電圧回路 | |
| US4677380A (en) | Magnetic field sensor comprising two component layer transistor of opposite polarities | |
| US20090302931A1 (en) | Low-power voltage reference | |
| US3134912A (en) | Multivibrator employing field effect devices as transistors and voltage variable resistors in integrated semiconductive structure | |
| US6628161B2 (en) | Reference voltage circuit | |
| KR910007657B1 (ko) | 반도체 온도검출회로 | |
| US4599554A (en) | Vertical MOSFET with current monitor utilizing common drain current mirror | |
| US3427445A (en) | Full adder using field effect transistor of the insulated gate type | |
| JPH0865063A (ja) | 半導体集積回路 | |
| EP0398331B1 (en) | Oscillator circuit incorporated in a semiconductor circuit | |
| JPH0578847B2 (ja) | ||
| US3454894A (en) | Stabilization of drain-electrode current of insulated-gate field-effect transistor | |
| US4059811A (en) | Integrated circuit amplifier | |
| US6768139B2 (en) | Transistor configuration for a bandgap circuit | |
| JPS5926964B2 (ja) | 基準電圧発生装置 | |
| JPH0226816B2 (ja) | ||
| WO1987001218A1 (en) | Integrated-circuit having two nmos depletion mode transistors for producing a stable dc voltage | |
| CN104639153B (zh) | 一种具有栅偏压补偿的mos晶体管电路 | |
| JPH0119303B2 (ja) | ||
| JP2586011B2 (ja) | 電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |