JPS63253422A - 定電圧回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は定電圧回路に関する。

〔従来の技術〕

最近のＩＣのボータプル回路への普及拡大につれて、ウ
ォッチ等の低消費で低い電圧回路用の定電圧回路が要求
されてきた。

このためには、基準電圧を内蔵した簡単な定電圧回路が
工夫されている。

第２図は従来の定電圧回路の回路図である。

定電圧回路は差動増幅回路１１と、その二つの出力を入
力し出力信号Ｖｏを帰還する演算増幅器３とから構成さ
れている。

差動増幅回路１１は、電源Ｔｎに接続する負荷抵抗Ｒ１
及びＲｚ　とエンハンスメント形ＭＯＳトランジスタＥ
及びデグレッシ、ン形ＭＯ８）ランジスタＤの対と、定
電流電源２より成っている。

なお、この定電圧回路は、基準電圧として第（１）式に
示すように、エンハンスメント形ＭＯ８）７ンジスタＥ
のしきい値電圧Ｖｔ　Ｄとのしきい値電圧、差ＶＴＥＤ
を用いている。

Ｖｔｇｎ　＝　ＶＴＲ−ＶＴＤ　　　　　−−−−−（
１）一般にしきい値電圧７丁は第（２）式で与えられる
ので、第（１）式のしきい値電圧差ＶＴＥＤを大きくす
るためには両方のＭＯＳトランジスタＥ及びＤのゲート
領域のドナー濃度ＮＤ又はゲート電極の材料の仕度関数
φＭＳを変えればよい。

ＶＴ＝−（２＃ｓｉ　”εｏｑＮｎ１２φｆ　Ｉ　／Ｃ
ｏｘ）＝十２φｆ±φＭ３　　　　・・・・・（２）こ
こで、 ＃ｓｉ　　：シリコン誘電率、　ｅｏ：真空誘電率。

ｑ　：電子の電荷、　　　φｆ　：フェルミレベル。

Ｃｏｘ　：単位面積当りのゲート容量。

ここでは両トランジスタＥ／とＤのゲート電極に、ＡＪ
又は多結晶シリコン等の同一材料を用い、ドナー濃度Ｎ
ＤにトランジスタＥはＮＤＥ、）ランジスタＤはＮＤＤ
と差をつけている。

次に動作を説明する。

両トランジスタＥ及びＤに流れる電流Ｉｔ及びＩＤは第
（３１、＋４）式で表わされる。

それぞれの負荷抵抗Ｒ１及びＲ：の電圧降下は演算増幅
器３にそれぞれ入力されて、定電圧端子Ｔｏには第（５
）式に示す出力電圧ｖＯが得られる。

この出力電圧Ｖｏは帰還信号としてトランジスタＥのゲ
ート端子Ｔｏに供給されているので、前述のしきい値電
圧差Ｖ’ｒｇｎを基準電圧とした定電圧となる。

Ｉ！＝（β、／２）（ＶＯ−ＶＴり”　　　＝（３）Ｉ
Ｄ＝（βＤ／２）（−ｖＴＤ）２　　　　・・・・・　
（４）Ｖｏ　＝Ｖｔｉ　−（βＤ乃八へ　２　＊　ＶＴ
Ｄ＝ｙ〒２　　（ｐＤ／）１．）　”ｚ　　−ＶＴＤ　
　　−−−・・（５）ここでβ９．β２は第＋６１　、
　（７）式による。

βＤ＝　ｐＤＣｏｘ　ａ　（Ｗ／Ｌ）　　　　　−・−
・−１６）βｏ　＝匂ＣＯｘ　・　（Ｗ／Ｌ）　　　　
　・・・・・　（力μＤ及びμｇ＝　トランジスタＤ及
びＥのゲート領域のそれぞれのドナーの易動友、 Ｗ：チャネル幅、Ｌ：チャネル長。

この定電圧の出力電圧ｖＯの温度特性は第（５）式の微
分式の第（８）式によって求められる。

ここで易動度μ８．μ０はそれぞれのドナー濃度ＮＤＥ
、ＮＤＤによっても異なり、また非直線的な温度依存性
を有する。

今、温度変化ΔＴによる易動度の差の比（Δμ０／Δ＾
ｇ）ｔｌとして、第（８）式のμ。とμ、の代りに第（
９）式と第（２）式を用いてドナー濃度ＮＤＩ＋で表わ
すと第（１０）式となる。

φ１　＝　−（ＫＴ／ｑ）Ａ九（Ｎｏ；／ＮＬ　）　　
・・・（９）ま （（Ｎｏｓｊル（ＮＤＥ／１東））２−−（ＮＤＤムＮ
ｎｎ／Ｎ　ｉ　）ｉ〕 −（２ＫＴ／ｑ）　〔ｔル（ＮＤｇ／Ｎ１）−１，（Ｎ
ｎｏ／Ｎｉ）］）　　・・・・・（１０）Ｋ：ボルツマ
ン定数、Ｎｉ　真比キャリア密度。

〔発明か解決しようとする問題点〕

上述した従来の定電圧回路は、基準電圧として、差動増
幅回路の一対のＶＯ８）ランジスタのゲート領域の不純
物濃度を異ならせることにより太きくした両トランジス
タのしきい値電圧差を用いているので、原理的に出力電
圧の温度依存性が大きいといら問題があった。

例えば、ドナー濃度が１０”　／ｃｍ　”のｎ形のゲー
ト領域に５　ｘ　１０　”　／Ｃ！ｒＬ”　のホウ素を
イオン注入すると、ゲート領域のドナー濃度ＮＤＤは４
．９×１０”／ａｒｔ”　　となり、シリコン酸化膜の
厚さが３０２ＬｔＬｆ）場合のｄＶｏ／ｄＴけ、第（１
０）式でｔｓｍＶ／℃と求められる。

本発明の目的は、温度依存性の小さい定電圧回路を提供
することにある。

〔問題点を解決する念めの手段〕 本発明の定電圧回路は、二つのゲートの一万が帰還信号
を入力し他方が基準電圧源と接続し二つのドレインがそ
れぞれ負荷抵抗を介して共通の電源に接続し二つのソー
スが定電流源の一端に共通に接続する一対のＶＯ８）ラ
ンジスタを有する差動増幅回路と、二つの入力端がそれ
ぞれ前記ドレインに接続し出力端が定電圧端子に出力電
圧を供ゲートに前記帰還信号として供給する定電圧回路
において、前記一対のＭＯＳ）ランジスタが互いに異な
る仕事関数の材料よりなるゲート電極と同一の不純物濃
度のゲート領域として構成されている。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の回路図である。

定電圧回路は、差動増幅回路１と、その差動出力信号を
入力し定電圧端子ＴＯに出力電圧Ｖｏを供給する演算増
幅器３と、その出力電圧ｖＯを抵抗Ｒ・とＲ・で分圧し
て差動増幅回路ト吃方の一ンハンスメント形ＭＯ８）ラ
ンジスタＱ１のケー）ＴＧＫ帰還信号を供給する抵抗Ｒ
３，Ｒ４とから構成されている。

差動増幅回路１は、ＭＯＳトランジスタ対か同じ形のエ
ンハンスメント形ＭＯ８）ランジスタＱ１及びＱ２で構
成されている以外は第２図の差動増幅回路１１と同じで
ある。

なお、内部の基準電圧としてトランジスタのしきい値電
圧差を利用するために、トランジスタＱ１及びＱ！のゲ
ート電極の材料はそれぞれＡｄと多結晶シリコンと異っ
ているが、両方のゲート領域のホウ素の不純物濃度は同
一である。

次に、この回路の動作を説明する。

トランジスタＱ１　及びＱ２のしきい値ＶＴＩ及びＶｔ
ｘの差は第（１１）式で、また出力電圧Ｖｏは第（１２
）式で示される。

Ｖｔ１ｚ　＝ＶＴ１−Ｖｒｔ　　　　　　１−　・・（
１１）Ｖｏ　＝（（Ｒｓ＋Ｒ４）／Ｒ４〕ＶＴ　ｔｚ＝
ＫＶｔｓｚ　　・・・（１２）ここで、出力電圧ＶＯの
温度変化は第（１３）式となる。

同一材料の抵抗比のＫの温度係数は零である。

一方、各しきい値ＶＴＩ及びＶｔｔ　は両トランジ圧差
ＶＴＩｊｉは第（１４）式で示される。

ＶＴ１２”φＭａｌ−φＭＳ２　＝φ１２　　　　°０
°＋０＋０°−（１４）φＭＳＩ＋φＭ８！　：　）ラ
ンジスタＱ！及びＱ！のゲート電極材料の仕事関数。

ここで、仕事関数はおよそ１次の温度係数で近似される
ので、その差φ１２の温度変化は零となる。

従って、第（１３）式のｄＶｏ／ｄＴは設計上零となる
。

実際には他の要因によシ従来の約１０−以下の値が得ら
れた。

なお、本実施例のＭＯ８トｔトランジスタしてエンハン
スメント形を用いたが、デプレシ曹ン形の対を用いても
同一の効果がある。

また、ゲート電極として第１表の材料よシ選んでもよい
。

＼ｌ”四・、ノ ＼、−７ 第１表　各種金属の仕事関数の値 〔注〕　ここで示したφつからＳｉｎ、の電子親和力（
ｏ、９Ｖ）ｌＩ＜と、Ｓ　ｉ　０２　ヘＯ障壁高さが得
られる。

〔発明の効果〕

以上説明した様に本発明は、差動増幅回路を構成するＭ
ＯＳ）ランジスタ対としてエンハンスメント（デプレッ
シｌン）形でゲート電極の材料を異ならせ、かつゲート
領域の不純物濃度を同一と

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は従来の定
電圧回路の一例の回路図である。 １・・・・・・差動増幅回路、２・・・・・・定電流電
源、３・・・・・・演算増幅器、Ｄ・・・・・・デプレ
ッション形ＭＯＳトランジスタｓ　ＥＩｔＥ！・・・・
・・第１　、第２のエンノーンスメント形ＭＯ８）ラン
ジスタ、Ｒ１−Ｒ４・・・・・・抵抗、ＴＤ・・・・・
・電源、Ｔｏ・・・・・・定電圧端子、Ｔｏ・・・・・
・接地第２区

Claims (1)

【特許請求の範囲】
1. 二つのゲートの一方が帰還信号を入力し他方が基準電圧
   源と接続し二つのドレインがそれぞれ負荷抵抗を介して
   共通の電源に接続し二つのソースが定電流源の一端に共
   通に接続する一対のＭＯＳトランジスタを有する差動増
   幅回路と、二つの入力端がそれぞれ前記ドレインに接続
   し出力端が定電圧端子に出力電圧を供給する演算増幅器
   と、前記出力電圧を前記一方のゲートに前記帰還信号と
   して供給する定電圧回路において、前記一対のＭＯＳト
   ランジスタが互いに異なる仕事関数の材料よりなるゲー
   ト電極と同一の不純物濃度のゲート領域とを有すること
   を特徴とする定電圧回路。