CN113054620A - 一种低功耗芯片的欠压保护电路 - Google Patents
一种低功耗芯片的欠压保护电路 Download PDFInfo
- Publication number
- CN113054620A CN113054620A CN202110490686.7A CN202110490686A CN113054620A CN 113054620 A CN113054620 A CN 113054620A CN 202110490686 A CN202110490686 A CN 202110490686A CN 113054620 A CN113054620 A CN 113054620A
- Authority
- CN
- China
- Prior art keywords
- pmos
- transistor
- tube
- pmos transistor
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 101150110971 CIN7 gene Proteins 0.000 claims abstract description 18
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims abstract description 18
- 101150110298 INV1 gene Proteins 0.000 claims abstract description 18
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims abstract description 18
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims abstract description 18
- 230000000630 rising effect Effects 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
Abstract
本申请提供一种低功耗芯片的欠压保护电路，包括：第一共源共栅电流镜、第二共源共栅电流镜、自偏置的共源共栅电流镜、PMOS管PM3、PMOS管PM4、PMOS管PM5、NMOS管NM5、反相器INV1和反相器INV2，PMOS管PM3的源极与电源VDD连接、漏极与PM4的源极和PM5的漏极连接，PMOS管PM3和PM4的栅极均与一个温度无关的基准电压Vref连接，PMOS管PM5的栅极与反相器INV2的输出端连接，第二共源共栅电流镜与NMOS管NM5的漏极连接并且与反相器INV1连接，反相器INV1与反相器INV2串联，反相器INV2的输出信号Uvlo输出到后端的控制逻辑电路中控制芯片的不工作或正常工作，同时输出到PMOS管PM5的栅极使得PMOS管PM5截止或者导通，从而使得PMOS管PM3接入电路或者短路，实现上电与掉电时的两个不同的判断点VH与VL，实现迟滞。
Description
技术领域
本发明涉及集成电路设计领域，更具体地，涉及一种低功耗芯片的欠压保护电路。
背景技术
在集成电路的上电过程中，欠压保护电路会检测电源电压的值，如果电源电压还处于比较低时，内部的一些电路未能达到足够高的电源电压条件而不能正常工作，此时欠压保护电路输出指示欠压的信号，强制关闭芯片等工作模块；当电源电压上升到比较高的电压值时，电路里的所有工作模块都达到了正常工作的条件，通过改变欠压保护电路模块输出的信号，指示此时的电源电压为不欠压状态，同时使能电路中所有的电路，使工作模块能够正常工作。此外，欠压保护电路输出的信号还可实现决定内部电路的上电次序、复位电路中的寄存器、锁存住修调信号等作用。欠压保护需要引入一个迟滞量，通过设置电源电压上电和掉电时的两个不同判断点，防止电源电压在某个电压值波动时，欠压保护电路一直输出来回跳转的信号。
传统的欠压保护电路如图1所示,NMOS管NM1作为开关管使用，运算放大器AMP作为比较器使用，运算放大器AMP的同相端接在了电阻R3的一端，反相端接了一个与温度无关的基准电压Vref，运算放大器AMP的输出端Uvlo为欠压保护模块的输出信号。其工作原理为：当电源处于上电状态并还处于比较低的值时，Vx<Vref，此时运算放大器AMP的输出为低电平，作为开关管的NMOS管NM1截止，电阻R2不被短路，此时输出的低电平指示当前的电源电压还未达到足够高的值，使芯片等工作模块的一些电路处于关闭状态；当电源电压持续上升，满足VX>Vref的条件时，运算放大器AMP的输出由低电平跳变为高电平，以此来指示此时的电源电压已经达到了足够高的值，使芯片等工作模块正常工作，同时NMOS管NM1导通，电阻R2被短路，因为电阻R2被短路，电源电压需要下降到比上升时的判断点更低时，运算放大器AMP的输出电平才会再一次的发生翻转，从高电平回到低电平。
但是，由于欠压保护电路需要时刻检测电源电压的值，故在芯片正常工作后，该电路仍需要一直处于工作的状态，在低功耗的芯片中，需要保证整体欠压保护电路消耗很低的静态电流，为了达到这一目的，传统的欠压保护电路结构中电阻的阻值势必巨大无比，其版图的面积也随之加大，使得芯片的制造成本增大。因此，传统的欠压保护电路已经不适合应用在低功耗芯片中。
有鉴于此，本申请提供一种低功耗芯片的欠压保护电路，不使用电阻，极大的减小了版图面积，降低成本，并且结构简单、功耗低。
发明内容
本发明的目的在于，提供一种低功耗芯片的欠压保护电路，不使用电阻，极大的减小了版图面积，降低成本，并且结构简单、功耗低。
一种低功耗芯片的欠压保护电路，包括：第一共源共栅电流镜、第二共源共栅电流镜、自偏置的共源共栅电流镜、PMOS管PM3、PMOS管PM4、PMOS管PM5、NMOS管NM5、反相器INV1和反相器INV2，所述自偏置的共源共栅电流镜由NMOS管NM1和NMOS管NM2组成的第一支路和由NMOS管NM3和NMOS管NM4串联组成的第二支路组成，所述第一共源共栅电流镜与所述第一支路连接、并且两者流过的电流均为I，所述第二支路流过的电流为MI，所述PMOS管PM3的源极与电源VDD连接、漏极与PMOS管PM4的源极和PMOS管PM5的漏极连接，PMOS管PM3和PMOS管PM4的栅极均与一个温度无关的基准电压Vref连接，PMOS管PM4的漏极与NMOS管NM3的漏极连接，NMOS管NM3的漏极还与NMOS管NM5的栅极连接，PMOS管PM5的源极与电源VDD连接、栅极与反相器INV2的输出端连接，第二共源共栅电流镜与NMOS管NM5的漏极连接并且与反相器INV1的输入端连接，反相器INV1与反相器INV2串联，反相器INV2的输出信号Uvlo输出到后端的控制逻辑电路中控制芯片的不工作或正常工作，同时输出到PMOS管PM5的栅极使得PMOS管PM5截止或者导通，从而使得PMOS管PM3接入电路或者短路，实现上电与掉电时的两个不同的判断点VH与VL，实现迟滞的目的。
在一些实施方式中，所有MOS管均为增强型MOS管，所述低功耗芯片的欠压保护电路中所有支路的电流都为纳安级。
在一些实施方式中，PMOS管PM1与PMOS管PM2组成第一共源共栅电流镜，PMOS管PM6与PMOS管PM7组成第二共源共栅电流镜，用于提高电流镜的复制精度，第一共源共栅电流镜和第二共源共栅电流镜的栅极分别接在了VG1、VG2的电压偏置上，VG1、VG2提供偏置电压。
进一步的，PMOS管PM1的栅极接在了VG1的电压偏置上、源极与电源VDD连接、漏极与PMOS管PM2的源极连接，PMOS管PM2的栅极接在了VG2的电压偏置上、漏极与NMOS管NM1的漏极连接，PMOS管PM6的栅极接在了VG1的电压偏置上、源极与电源VDD连接、漏极与PMOS管PM7的源极连接，PMOS管PM7的栅极接在了VG2的电压偏置上、漏极与NMOS管NM5的漏极连接并且与反相器INV1的输入端连接。
进一步的，第一共源共栅电流镜与第二共源共栅电流镜的宽长比(电流比)的比值为1：N，N＞0。
进一步的，第一共源共栅电流镜与第二共源共栅电流镜的宽长比(电流比)的比值为1：1。
在一些实施方式中，所述自偏置的共源共栅电流镜能够更加精确得控制流过所述第二支路的电流，所述第一支路与第二支路的宽长比(电流比)的比值为1：M，M＞0。
进一步的，自偏置的共源共栅电流镜的NMOS管NM1的源极与NMOS管NM2的漏极连接，NMOS管NM1的栅极与NMOS管NM3的栅极连接，NMOS管NM1的栅极与漏极连接，NMOS管NM2的栅极与漏极连接，NMOS管NM2的源极接地，NMOS管NM2的栅极与NMOS管NM4的栅极连接，NMOS管NM3的源极与NMOS管NM4的漏极连接，NMOS管NM4的源极接地。
进一步的，在不欠压状态时，NMOS管NM3的漏极电压会变得很高，利用了共源共栅电流镜的屏蔽效应，保证了电流复制的精确性。
在一些实施方式中，PMOS管PM3和PMOS管PM4的沟道宽度相同、均为W，PMOS管PM3的沟道长度为L3，PMOS管PM4的沟道长度为L4，PMOS管PM5作为开关管使用。
进一步的，在芯片上电过程中，当VDD<Vref+|VTHP|，|VTHP|为PM3、PM4管等效之后的MOS管的阈值电压，PMOS管PM3和PMOS管PM4不导通，所述第二支路没有电流，NMOS管NM3的漏端为低电平，NMOS管NM5截止,第二共源共栅电流镜输入反相器INV1的电压Vc跟随电源电压VDD变化，反相器inv1的输出端为低电平，反相器INV2的输出信号Uvlo也跟随电源电压变化，以此来指示芯片处于欠压状态，使芯片中的一些电路不工作；同时信号Uvlo输入到PMOS管PM5，PMOS管PM5截止，PMOS管PM3和PMOS管PM4可等效成一个PMOS管，PMOS管PM3和PMOS管PM4等效的PMOS管的宽长比约为W/(L3+L4)。
进一步的，当电源电压VDD继续上升，VDD>Vref+|VTHP|，使PMOS管PM3和PMOS管PM4导通PMOS管PM3和PMOS管PM4导通后工作在亚阈值区，PMOS管PM3和PMOS管PM4与NMOS管NM3和NMOS管NM4可视为一个电流比较器，通过设置M的值，使PMOS管PM3和PMOS管PM4导通时的电流小于流过所述第二支路的电流MI，并且此时所述第二支路的电流由PMOS管PM3和PMOS管PM4决定，NMOS管NM3的漏极还是处于低电平。
进一步的，当电源电压VDD继续上升且达到上升阶段的判断点VH时，在判断点VH时，由PMOS管PM3和PMOS管PM4所产生的电流大于NMOS管NM3和NMOS管NM4所复制的偏置电流MI，NMOS管NM3的漏极由低电平跳变为高电平，使NMOS管NM5导通，并将NMOS管NM5的漏端拉至低电平，反相器INV1输出高电平，反相器INV2的输出信号Uvlo也被拉低，以此来指示芯片此时的电源电压已经足够高，使芯片正常工作；同时，信号Uvlo输入到PMOS管PM5，PMOS管PM5被导通，使PMOS管PM3被短路，仅PMOS管PM4接入电路，PM4的宽长比为W/L4。
进一步的，电源电压VDD上升阶段的判断点VH的计算公式为S1：
其中，M为NM1、NM2与NM3、NM4的宽长比之比，I为流过第一支路的电流，μP为载流子迁移率，COX为单位面积栅氧电容，PMOS管PM3、PM4的沟道宽度相等，统一表示为W，L3为PMOS管PM3的沟道长度，L4为PMOS管PM4的沟道长度，η为亚阈值修正因子，VT为热电压，Vref为与温度无关的基准电压，VTHP为PMOS管PM3、PM4等效之后的PMOS管的阈值电压。
进一步的，由公式S1可知，设置I、Vref和M的值，可以控制欠压保护电路的上升阶段的判断点VH的值。当M、Vref的值一定时，I越大，VH越大，Vref越小，I越小；当I、M的值一定时，Vref越大，VH越大，Vref越小，VH越小；当I、Vref一定时，M越大，VH越大，M越小，VH越小。
进一步的，当电源电压VDD从高值往下降时，由于芯片正常工作时PMOS管PM4的宽长比大于芯片欠压状态时PMOS管PM3和PMOS管PM4等效的宽长比，电源电压VDD需下降到下降阶段的判断点VL时，输出信号Uvlo才会脱离低电平的状态，并且下降阶段的判断点VL比上升阶段的判断点VH低。
进一步的，电源电压VDD下降阶段的判断点VL的计算公式为S2：
其中，M为NM1、NM2与NM3、NM4的宽长比之比，I为流过第一支路的电流，μP为载流子迁移率，COX为单位面积栅氧电容，PMOS管PM3、PM4的沟道宽度相等，统一表示为W，L4W为PMOS管PM4的沟道长度，η为亚阈值修正因子，VT为热电压，Vref为与温度无关的基准电压，VTHP4为PMOS管PM4的阈值电压。
进一步的，由公式S2可知,设置PMOS管PM3的沟道长度L3可以控制迟滞量的大小，也即VL的值。当M、Vref和I的值一定时,L3越大迟滞量越大，VL的值越低，L3越小迟滞量越小，VL的值越高。
本申请的低功耗芯片的欠压保护电路，没有使用电阻，版图得到很大程度的缩减，降低了成本。并且，所述欠压保护电路，全部只使用到了普通增强型的MOS管，且对使用到的偏置电流的温度特性无特殊要求，对使用的工艺也无特殊要求，使用到的器件少，电路支路少，结构简单。由于该电路中各个支路上的电流都是偏置电流的倍数，设置合适的电流镜宽长比，可以很容易将该电路的功耗控制得很低，还具有功耗低的优点。
附图说明
图1为现有技术的一种欠压保护电路。
图2为本申请的低功耗芯片的欠压保护电路。
具体实施方式
描述以下实施例以辅助对本发明的理解。不意在且不应当以任何方式将实施例解释成为限制本发明的保护范围。
在以下描述中，本领域的技术人员将认识到，在本论述的全文中，组件可描述为单独的功能单元(可包括子单元)，但是本领域的技术人员将认识到，各种组件或其部分可划分成单独组件，或者可整合在一起(包括整合在单个的系统或组件内)。
此外，附图内的组件或系统之间的连接并不旨在限于直接连接。相反，在这些组件之间的数据可由中间组件修改、重格式化、或以其它方式改变。另外，可使用另外或更少的连接。还应注意，术语“联接”、“连接”、或“输入”应理解为包括直接连接、通过一个或多个中间设备来进行的间接连接、和无线连接。
实施例1：
一种低功耗芯片的欠压保护电路，如图2所示，包括：第一共源共栅电流镜、第二共源共栅电流镜、自偏置的共源共栅电流镜、PMOS管PM3、PMOS管PM4、PMOS管PM5、NMOS管NM5、反相器INV1和反相器INV2，所述自偏置的共源共栅电流镜由NMOS管NM1和NMOS管NM2组成的第一支路和由NMOS管NM3和NMOS管NM4串联组成的第二支路组成，所述第一共源共栅电流镜与所述第一支路连接、并且两者流过的电流均为I，所述第二支路流过的电流为MI，所述PMOS管PM3的源极与电源VDD连接、漏极与PMOS管PM4的源极和PMOS管PM5的漏极连接，PMOS管PM3和PMOS管PM4的栅极均与一个温度无关的基准电压Vref连接，PMOS管PM4的漏极与NMOS管NM3的漏极连接，NMOS管NM3的漏极还与NMOS管NM5的栅极连接，PMOS管PM5的源极与电源VDD连接、栅极与反相器INV2的输出端连接，第二共源共栅电流镜与NMOS管NM5的漏极连接并且与反相器INV1的输入端连接，反相器INV1与反相器INV2串联，反相器INV2的输出信号Uvlo输出到后端的控制逻辑电路中控制芯片的不工作或正常工作，同时输出到PMOS管PM5的栅极使得PMOS管PM5截止或者导通，从而使得PMOS管PM3接入电路或者短路，实现上电与掉电时的两个不同的判断点VH与VL，实现迟滞的目的。
所有MOS管均为增强型MOS管，所述低功耗芯片的欠压保护电路中所有支路的电流都为纳安级。PMOS管PM1与PMOS管PM2组成第一共源共栅电流镜，PMOS管PM6与PMOS管PM7组成第二共源共栅电流镜，用于提高电流镜的复制精度，第一共源共栅电流镜和第二共源共栅电流镜的栅极分别接在了VG1、VG2的电压偏置上，VG1、VG2提供偏置电压。PMOS管PM1的栅极接在了VG1的电压偏置上、源极与电源VDD连接、漏极与PMOS管PM2的源极连接，PMOS管PM2的栅极接在了VG2的电压偏置上、漏极与NMOS管NM1的漏极连接，PMOS管PM6的栅极接在了VG1的电压偏置上、源极与电源VDD连接、漏极与PMOS管PM7的源极连接，PMOS管PM7的栅极接在了VG2的电压偏置上、漏极与NMOS管NM5的漏极连接并且与反相器INV1的输入端连接。第一共源共栅电流镜与第二共源共栅电流镜的宽长比(电流比)的比值为1：1。
所述自偏置的共源共栅电流镜能够更加精确得控制流过所述第二支路的电流，所述第一支路与第二支路的宽长比(电流比)的比值为1：M，M＞0。自偏置的共源共栅电流镜的NMOS管NM1的源极与NMOS管NM2的漏极连接，NMOS管NM1的栅极与NMOS管NM3的栅极连接，NMOS管NM1的栅极与漏极连接，NMOS管NM2的栅极与漏极连接，NMOS管NM2的源极接地，NMOS管NM2的栅极与NMOS管NM4的栅极连接，NMOS管NM3的源极与NMOS管NM4的漏极连接，NMOS管NM4的源极接地。在不欠压状态时，NMOS管NM3的漏极电压会变得很高，利用了共源共栅电流镜的屏蔽效应，保证了电流复制的精确性。
PMOS管PM3和PMOS管PM4的沟道宽度相同、均为W，PMOS管PM3的沟道长度为L3，PMOS管PM4的沟道长度为L4，PMOS管PM5作为开关管使用。在芯片上电过程中，当VDD<Vref+|VTHP|，|VTHP|为PM3、PM4管等效之后的MOS管的阈值电压，PMOS管PM3和PMOS管PM4不导通，所述第二支路没有电流，NMOS管NM3的漏端为低电平，NMOS管NM5截止,第二共源共栅电流镜输入反相器INV1的电压Vc跟随电源电压VDD变化，反相器inv1的输出端为低电平，反相器INV2的输出信号Uvlo也跟随电源电压变化，以此来指示芯片处于欠压状态，使芯片中的一些电路不工作；同时信号Uvlo输入到PMOS管PM5，PMOS管PM5截止，PMOS管PM3和PMOS管PM4可等效成一个PMOS管，PMOS管PM3和PMOS管PM4等效的PMOS管的宽长比约为W/(L3+L4)。当电源电压VDD继续上升，VDD>Vref+|VTHP|，使PMOS管PM3和PMOS管PM4导通PMOS管PM3和PMOS管PM4导通后工作在亚阈值区，PMOS管PM3和PMOS管PM4与NMOS管NM3和NMOS管NM4可视为一个电流比较器，通过设置M的值，使PMOS管PM3和PMOS管PM4导通时的电流小于流过所述第二支路的电流MI，并且此时所述第二支路的电流由PMOS管PM3和PMOS管PM4决定，NMOS管NM3的漏极还是处于低电平。
当电源电压VDD继续上升且达到上升阶段的判断点VH时，在判断点VH时，由PMOS管PM3和PMOS管PM4所产生的电流大于NMOS管NM3和NMOS管NM4所复制的偏置电流MI，NMOS管NM3的漏极由低电平跳变为高电平，使NMOS管NM5导通，并将NMOS管NM5的漏端拉至低电平，反相器INV1输出高电平，反相器INV2的输出信号Uvlo也被拉低，以此来指示芯片此时的电源电压已经足够高，使芯片正常工作；同时，信号Uvlo输入到PMOS管PM5，PMOS管PM5被导通，使PMOS管PM3被短路，仅PMOS管PM4接入电路，PM4的宽长比为W/L4。电源电压VDD上升阶段的判断点VH的计算公式为S1：
其中，M为NM1、NM2与NM3、NM4的宽长比之比，I为流过第一支路的电流，μP为载流子迁移率，COX为单位面积栅氧电容，PMOS管PM3、PM4的沟道宽度相等，统一表示为W，L3为PMOS管PM3的沟道长度，L4为PMOS管PM4的沟道长度，η为亚阈值修正因子，VT为热电压，Vref为与温度无关的基准电压，VTHP为PMOS管PM3、PM4等效之后的PMOS管的阈值电压。由公式S1可知，设置I、Vref和M的值，可以控制欠压保护电路的上升阶段的判断点VH的值。当M、Vref的值一定时，I越大，VH越大，Vref越小，I越小；当I、M的值一定时，Vref越大，VH越大，Vref越小，VH越小；当I、Vref一定时，M越大，VH越大，M越小，VH越小。
当电源电压VDD从高值往下降时，由于芯片正常工作时PMOS管PM4的宽长比大于芯片欠压状态时PMOS管PM3和PMOS管PM4等效的宽长比，电源电压VDD需下降到下降阶段的判断点VL时，输出信号Uvlo才会脱离低电平的状态，并且下降阶段的判断点VL比上升阶段的判断点VH低。电源电压VDD下降阶段的判断点VL的计算公式为S2：
其中，M为NM1、NM2与NM3、NM4的宽长比之比，I为流过第一支路的电流，μP为载流子迁移率，COX为单位面积栅氧电容，PMOS管PM3、PM4的沟道宽度相等，统一表示为W，L4W为PMOS管PM4的沟道长度，η为亚阈值修正因子，VT为热电压，Vref为与温度无关的基准电压，VTHP4为PMOS管PM4的阈值电压。由公式S2可知,设置PMOS管PM3的沟道长度L3可以控制迟滞量的大小，也即VL的值。当M、Vref和I的值一定时,L3越大迟滞量越大，VL的值越低，L3越小迟滞量越小，VL的值越高。本申请的低功耗芯片的欠压保护电路，没有使用电阻，版图得到很大程度的缩减，降低了成本。并且，所述欠压保护电路，全部只使用到了普通增强型的MOS管，且对使用到的偏置电流的温度特性无特殊要求，对使用的工艺也无特殊要求，使用到的器件少，电路支路少，结构简单。由于该电路中各个支路上的电流都是偏置电流的倍数，设置合适的电流镜宽长比，可以很容易将该电路的功耗控制得很低，还具有功耗低的优点。
尽管本申请已公开了多个方面和实施方式，但是其它方面和实施方式对本领域技术人员而言将是显而易见的，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。本申请公开的多个方面和实施方式仅用于举例说明，其并非旨在限制本申请，本申请的实际保护范围以权利要求为准。
Claims (10)
1.一种低功耗芯片的欠压保护电路，其特征在于，包括：第一共源共栅电流镜、第二共源共栅电流镜、自偏置的共源共栅电流镜、PMOS管PM3、PMOS管PM4、PMOS管PM5、NMOS管NM5、反相器INV1和反相器INV2，所述自偏置的共源共栅电流镜由NMOS管NM1和NMOS管NM2组成的第一支路和由NMOS管NM3和NMOS管NM4串联组成的第二支路组成，所述第一共源共栅电流镜与所述第一支路连接、并且两者流过的电流均为I，所述第二支路流过的电流为MI，所述PMOS管PM3的源极与电源VDD连接、漏极与PMOS管PM4的源极和PMOS管PM5的漏极连接，PMOS管PM3和PMOS管PM4的栅极均与一个温度无关的基准电压Vref连接，PMOS管PM4的漏极与NMOS管NM3的漏极连接，NMOS管NM3的漏极还与NMOS管NM5的栅极连接，PMOS管PM5的源极与电源VDD连接、栅极与反相器INV2的输出端连接，第二共源共栅电流镜与NMOS管NM5的漏极连接并且与反相器INV1的输入端连接，反相器INV1与反相器INV2串联，反相器INV2的输出信号Uvlo输出到后端的控制逻辑电路中控制芯片的不工作或正常工作，同时输出到PMOS管PM5的栅极使得PMOS管PM5截止或者导通，从而使得PMOS管PM3接入电路或者短路，实现上电与掉电时的两个不同的判断点VH与VL，实现迟滞。
2.如权利要求1所述的低功耗芯片的欠压保护电路，其特征在于，所有MOS管均为增强型MOS管，所述低功耗芯片的欠压保护电路中所有支路的电流都为纳安级。
3.如权利要求1所述的低功耗芯片的欠压保护电路，其特征在于，PMOS管PM1与PMOS管PM2组成第一共源共栅电流镜，PMOS管PM6与PMOS管PM7组成第二共源共栅电流镜，用于提高电流镜的复制精度，第一共源共栅电流镜和第二共源共栅电流镜的栅极分别接在了VG1、VG2的电压偏置上，VG1、VG2提供偏置电压，第一共源共栅电流镜与第二共源共栅电流镜的宽长比的比值为1：N，N＞0。
4.如权利要求3所述的低功耗芯片的欠压保护电路，其特征在于，PMOS管PM1的栅极接在了VG1的电压偏置上、源极与电源VDD连接、漏极与PMOS管PM2的源极连接，PMOS管PM2的栅极接在了VG2的电压偏置上、漏极与NMOS管NM1的漏极连接，PMOS管PM6的栅极接在了VG1的电压偏置上、源极与电源VDD连接、漏极与PMOS管PM7的源极连接，PMOS管PM7的栅极接在了VG2的电压偏置上、漏极与NMOS管NM5的漏极连接并且与反相器INV1的输入端连接。
5.如权利要求1所述的低功耗芯片的欠压保护电路，其特征在于，所述自偏置的共源共栅电流镜能够更加精确得控制流过所述第二支路的电流，所述第一支路与第二支路的宽长比的比值为1：M，M＞0。
6.如权利要求5所述的低功耗芯片的欠压保护电路，其特征在于，自偏置的共源共栅电流镜的NMOS管NM1的源极与NMOS管NM2的漏极连接，NMOS管NM1的栅极与NMOS管NM3的栅极连接，NMOS管NM1的栅极与漏极连接，NMOS管NM2的栅极与漏极连接，NMOS管NM2的源极接地，NMOS管NM2的栅极与NMOS管NM4的栅极连接，NMOS管NM3的源极与NMOS管NM4的漏极连接，NMOS管NM4的源极接地。
7.如权利要求1所述的低功耗芯片的欠压保护电路，其特征在于，PMOS管PM3和PMOS管PM4的沟道宽度相同、均为W，PMOS管PM3的沟道长度为L3，PMOS管PM4的沟道长度为L4，PMOS管PM5作为开关管使用。
8.如权利要求1或7任一所述的低功耗芯片的欠压保护电路，其特征在于，包括选自下组的一个或多个技术特征：
(a)在芯片上电过程中，当VDD<Vref+|VTHP|，|VTHP|为PM3、PM4管等效之后的MOS管的阈值电压，PMOS管PM3和PMOS管PM4不导通，所述第二支路没有电流，NMOS管NM3的漏端为低电平，NMOS管NM5截止,第二共源共栅电流镜输入反相器INV1的电压Vc跟随电源电压VDD变化，反相器inv1的输出端为低电平，反相器INV2的输出信号Uvlo也跟随电源电压变化，以此来指示芯片处于欠压状态，使芯片中的一些电路不工作；同时信号Uvlo输入到PMOS管PM5，PMOS管PM5截止，PMOS管PM3和PMOS管PM4可等效成一个PMOS管，PMOS管PM3和PMOS管PM4等效的PMOS管的宽长比为W/(L3+L4)；
(b)当电源电压VDD继续上升，VDD>Vref+|VTHP|，使PMOS管PM3和PMOS管PM4导通PMOS管PM3和PMOS管PM4导通后工作在亚阈值区，PMOS管PM3和PMOS管PM4与NMOS管NM3和NMOS管NM4可视为一个电流比较器，通过设置M的值，使PMOS管PM3和PMOS管PM4导通时的电流小于流过所述第二支路的电流MI，并且此时所述第二支路的电流由PMOS管PM3和PMOS管PM4决定，NMOS管NM3的漏极还是处于低电平；
(c)当电源电压VDD继续上升且达到上升阶段的判断点VH时，在判断点VH时，由PMOS管PM3和PMOS管PM4所产生的电流大于NMOS管NM3和NMOS管NM4所复制的偏置电流MI，NMOS管NM3的漏极由低电平跳变为高电平，使NMOS管NM5导通，并将NMOS管NM5的漏端拉至低电平，反相器INV1输出高电平，反相器INV2的输出信号Uvlo也被拉低，以此来指示芯片此时的电源电压已经足够高，使芯片正常工作；同时，信号Uvlo输入到PMOS管PM5，PMOS管PM5被导通，使PMOS管PM3被短路，仅PMOS管PM4接入电路，PM4的宽长比为W/L4；
(d)当电源电压VDD从高值往下降时，由于芯片正常工作时PMOS管PM4的宽长比大于芯片欠压状态时PMOS管PM3和PMOS管PM4等效的宽长比，电源电压VDD需下降到下降阶段的判断点VL时，输出信号Uvlo才会脱离低电平的状态，并且下降阶段的判断点VL比上升阶段的判断点VH低。
9.如权利要求8所述的低功耗芯片的欠压保护电路，其特征在于，包括选自下组的一个或多个技术特征：
(a)电源电压VDD上升阶段的判断点VH的计算公式为S1：
其中，M为NM1、NM2与NM3、NM4的宽长比之比，I为流过第一支路的电流，μP为载流子迁移率，COX为单位面积栅氧电容，PMOS管PM3、PM4的沟道宽度相等，统一表示为W，L3为PMOS管PM3的沟道长度，L4为PMOS管PM4的沟道长度，η为亚阈值修正因子，VT为热电压，Vref为与温度无关的基准电压，VTHP为PMOS管PM3、PM4等效之后的PMOS管的阈值电压；
(b)电源电压VDD下降阶段的判断点VL的计算公式为S2：
其中，M为NM1、NM2与NM3、NM4的宽长比之比，I为流过第一支路的电流，μP为载流子迁移率，COX为单位面积栅氧电容，PMOS管PM3、PM4的沟道宽度相等，统一表示为W，L4W为PMOS管PM4的沟道长度，η为亚阈值修正因子，VT为热电压，Vref为与温度无关的基准电压，VTHP4为PMOS管PM4的阈值电压。
10.如权利要求9所述的低功耗芯片的欠压保护电路，其特征在于，包括选自下组的一个或多个技术特征：
(a)由公式S1可知，设置I、Vref和M的值，可以控制欠压保护电路的上升阶段的判断点VH的值。当M、Vref的值一定时，I越大，VH越大，Vref越小，I越小；当I、M的值一定时，Vref越大，VH越大，Vref越小，VH越小；当I、Vref一定时，M越大，VH越大，M越小，VH越小；
(b)由公式S2可知,设置PMOS管PM3的沟道长度L3可以控制迟滞量的大小，也即VL的值。当M、Vref和I的值一定时,L3越大迟滞量越大，VL的值越低，L3越小迟滞量越小，VL的值越高。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110490686.7A CN113054620B (zh) | 2021-05-06 | 一种低功耗芯片的欠压保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110490686.7A CN113054620B (zh) | 2021-05-06 | 一种低功耗芯片的欠压保护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113054620A true CN113054620A (zh) | 2021-06-29 |
| CN113054620B CN113054620B (zh) | 2024-04-30 |
Family
ID=
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113809906A (zh) * | 2021-08-24 | 2021-12-17 | 广州金升阳科技有限公司 | 一种回差电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102231509A (zh) * | 2011-06-21 | 2011-11-02 | 西安电子科技大学 | 具有防止误翻转功能的欠压锁存电路 |
| CN110212902A (zh) * | 2019-06-28 | 2019-09-06 | 成都信息工程大学 | 一种上电复位电路 |
| CN111711172A (zh) * | 2020-06-22 | 2020-09-25 | 电子科技大学 | 一种超低功耗的欠压保护电路 |
| CN214674306U (zh) * | 2021-05-06 | 2021-11-09 | 苏州大学 | 一种低功耗芯片的欠压保护电路 |
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102231509A (zh) * | 2011-06-21 | 2011-11-02 | 西安电子科技大学 | 具有防止误翻转功能的欠压锁存电路 |
| CN110212902A (zh) * | 2019-06-28 | 2019-09-06 | 成都信息工程大学 | 一种上电复位电路 |
| CN111711172A (zh) * | 2020-06-22 | 2020-09-25 | 电子科技大学 | 一种超低功耗的欠压保护电路 |
| CN214674306U (zh) * | 2021-05-06 | 2021-11-09 | 苏州大学 | 一种低功耗芯片的欠压保护电路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113809906A (zh) * | 2021-08-24 | 2021-12-17 | 广州金升阳科技有限公司 | 一种回差电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7199623B2 (en) | Method and apparatus for providing a power-on reset signal | |
| US7471111B2 (en) | Slew-rate controlled pad driver in digital CMOS process using parasitic device cap | |
| US9136827B2 (en) | Power-on reset circuit | |
| US11966245B2 (en) | Voltage reference source circuit and low power consumption power supply system | |
| JPH057931B2 (zh) | ||
| US8786324B1 (en) | Mixed voltage driving circuit | |
| US7245155B2 (en) | Data output circuit with improved overvoltage/surge protection | |
| JP4714353B2 (ja) | 基準電圧回路 | |
| CN214674306U (zh) | 一种低功耗芯片的欠压保护电路 | |
| US7061322B2 (en) | Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels | |
| CN112859998A (zh) | 一种低功耗芯片的过温保护电路 | |
| CN108829174B (zh) | 线性稳压器电路 | |
| CN113054620B (zh) | 一种低功耗芯片的欠压保护电路 | |
| CN214335582U (zh) | 用于低功耗芯片的过温保护电路 | |
| CN113054620A (zh) | 一种低功耗芯片的欠压保护电路 | |
| CN112947673A (zh) | 用于低功耗芯片的过温保护电路 | |
| CN111446949B (zh) | 上电复位电路和集成电路 | |
| CN114442716A (zh) | 一种精确高速电压跟随电路及集成电路 | |
| CN112600410A (zh) | 一种负压电荷泵的放电电路及非易失型储存器 | |
| JP2870464B2 (ja) | 可変遅延回路 | |
| CN214474691U (zh) | 一种低功耗芯片的过温保护电路 | |
| US8497725B2 (en) | Active pull-up/pull-down circuit | |
| JP4032448B2 (ja) | データ判定回路 | |
| CN106953601B (zh) | 可变带宽低失调运算放大器 | |
| JPH09186294A (ja) | 電圧発生回路及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |