JP2628359B2 - ヒューズ状態検出回路 - Google Patents

ヒューズ状態検出回路

Info

Publication number
JP2628359B2
JP2628359B2 JP63285578A JP28557888A JP2628359B2 JP 2628359 B2 JP2628359 B2 JP 2628359B2 JP 63285578 A JP63285578 A JP 63285578A JP 28557888 A JP28557888 A JP 28557888A JP 2628359 B2 JP2628359 B2 JP 2628359B2
Authority
JP
Japan
Prior art keywords
transistor
fuse
region
fuses
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63285578A
Other languages
English (en)
Other versions
JPH021145A (ja
Inventor
ケイス・ダブリュ・ゴーク
ロバート・エル・レイブ
Original Assignee
サムスン・エレクトロニクス・カンパニイ・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムスン・エレクトロニクス・カンパニイ・リミテッド filed Critical サムスン・エレクトロニクス・カンパニイ・リミテッド
Publication of JPH021145A publication Critical patent/JPH021145A/ja
Application granted granted Critical
Publication of JP2628359B2 publication Critical patent/JP2628359B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/74—Testing of fuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/02—Details
    • H02H3/04—Details with warning or supervision in addition to disconnection, e.g. for indicating that protective apparatus has functioned
    • H02H3/046—Signalling the blowing of a fuse

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、プログラム可能なヒユーズ回路に関し、更
に詳細には、ヒユーズの状態を検出するヒユーズ状態検
出回路に関する。
〔発明の背景〕
大面積集積回路デバイスの製造において、欠陥が生じ
ることは一般的なことである。回路の歩留りを増すた
め、通常、欠陥回路素子と取り替えるための冗長回路素
子が含まれている。たとえば、メモリ・デバイスでは、
さらに別の行または列がチツプに付加されており、回路
のテスト中、ヒユーズは、欠陥メモリ・セルを非欠陥冗
長素子に取り替えるよう、条件付けられている。
また、ヒユーズ状態検出回路は、論理機能回路の入力
としても用いられている。プログラムされたヒユーズの
状態に基いて、論理回路は、選択された論理機能を実施
する。
通常の集積回路のヒユーズは、レーザ溶断形，レーザ
・アニール形、または電気溶断形のいずれかである。し
かし、使用されるヒユーズの形式に関係なく、プログラ
ムされるべき回路は、所期の機能を行なうため、ヒユー
ズの状態を検出できなければならない。最も一般的なヒ
ユーズ検出回路は、内部でフローテイング状態になるノ
ードをなくすため、プル・アツプまたはプル・ダウン回
路を含んでいる。しかし、これら回路は、複雑になりが
ちで、しかもさらに別の処理段を必要とすることがあ
る。またこれら一般的は回路のいくつかは、ヒユーズの
状態にしたがつて定常電流が流れるので、電力消費を少
なくしようとする要求には見合わない。
〔発明の課題〕
本発明、再構成可能な集積回路において使用されるヒ
ユーズ状態検出回路の提供を目的とする。
〔発明の概要〕
好ましい実施例では、ヒユーズ構造は、回路内に内蔵
されて、フリツプ・フロツプを形成し、かつCMOS技術を
用いているので、電力消費は低い。ヒユーズの状態は、
回路がパワー・アツプされる時に検出され、クロツキン
グ・パルスは必要ない。回路は、機能的に安定してお
り、使用されるヒユーズ技術は左右されない。また、回
路は、地球的規模または局地的規模の電離性放射線の影
響に対して本質的に不感性である。
以下、添付の図面に基いて、本発明の実施例に関し説
明する。
〔実施例〕
第１図は、本発明によるプログラム可能なヒユーズ回
路の概要図である。正の電圧電源端子VDDは、ヒユーズ
１の一端子と、ｐチヤネル・トランジスタQPのソースＳ
と、キヤパシタCCとして示されているイニシヤライジン
グ素子の一端子とに接続している。ヒユーズ１の他の端
子、すなわちノードＡは、トランジスタQNのドレインＤ
と、QPのゲートに接続している。QPのドレインＤ、すな
わちノードＢは、QNのゲートと、イニシヤライジング素
子（CC）の他端子とに接続しており、これはVOUTでもあ
る。QNのソースＳは、アースVSSに接続している。ヒユ
ーズ２は、QNのゲートとアースの間に並列に接続してい
る。
イニシヤライジング素子の目的は、パワー・アツプ時
にこれらトランジスタをターン・オンすることである。
QNのゲートと電源との間に、またはパワー・アツプ時に
おいてはQPのゲートとアースの間に電流路を形成するこ
とにより、トランジスタは、そのターン・オン閾値電圧
に到達する。トランジスタが、一旦ターン・オンする
と、回路は、後述するような正のフイードバック・ルー
プのため、ヒユーズ状態に依存する安定状態になる。イ
ニシヤライジング素子は、キヤパシタ、または回路のパ
ワー・アツプ時に電流路を供給するトランジスタのよう
な他のデバイスであつてもよい。第２図に示すように、
イニシヤライジング素子は、第１図に示すようなQPと並
列ではなく、QNと並列に配置してもよい。また、第３図
に示すように、２つのイニシヤライジング素子を用いて
もよい。図示されている３つの回路は、ほとんど同じで
ある。
ヒユーズ状態の検出が適切に行なわれるには、（後述
するように）イニシヤライジング素子が正しく機能して
いることが必要である。したがつて、イニシヤライジン
グ素子として、様々な環境でも最も安定しているタイプ
のキヤパシタCCを使用することが強く提案されている。
薄膜キヤパシタは、次の２つの理由から接合キヤパシタ
よりも高い安定性を示している。
第１に、（たとえば、放射線または熱により）たとえ
ば、シリコンにホール−電子対を生じるような環境で
は、接合キヤパシタのｐ−ｎ接合部に生じた電流は、正
味キヤパシタンスを減少するどころか、失わせてしまう
ことさえある。しかし、薄膜キヤパシタに関しては、薄
膜金属電極が、誘電体層ないし絶縁層によりその下のド
ープされた半導体領域から分離されているので、このよ
うなことはない。第２に、接合キヤパシタは、接合部に
隣接した空間電荷領域すなわち空乏層によりキヤパシタ
ンスを供給している。この空乏層の幅は、印加された電
圧と温度の関数である。これに対して、薄膜キヤパシタ
のキヤパシタンスは、印加された電圧と温度には本質的
に関係していない。
また、薄膜キヤパシタは、選択された値のキヤパシタ
ンスを得るのにトリミングされることもある。
本実施例では、QNおよびQPは、CMOS技術において代表
的に使用されているMOSトランジスタである。ヒユーズ
は、レーザにより溶断される導電性ポリシリコン片であ
つてもよい。ヒユーズが溶断されると、ヒユーズは、導
通状態から非導通状態に変化する。実施例の回路の適切
な動作としては、両方のヒユーズが、同じ状態、すなわ
ち両方とも導通状態か、または両方とも非導通状態でな
ければならない。
通常の動作モードにおいて、端子VDDは、約５ボルト
の正の電源に接続し、端子VSSは、アース電位に接続し
ている。ヒユーズ１と２が導通している場合、ノードＡ
は、ヒユーズ１を介して電源に接続し、それにより、正
の電圧にチヤージされて、トランジスタQPの導通度を低
下する。トランジスタQPの導通度が低下すると、ノード
Ｂの電圧は、ヒユーズ２の放電動作により低下し、トラ
ンジスタQNの導通度を低下する。同様に、QNの導通度が
低下すると、ノードＡの電圧が増し、QPの導通度をさら
に低下する。この正のフイードバツク・ループにより、
QPおよびQNは完全にターン・オフし、スタテイック電源
電流を寄生接合部の漏れのレベルまで低減し、それぞれ
アース電位および電源電位に等しい電圧をノードＢおよ
びノードＡに発生する。
ヒユーズが導通している場合、ヒユーズのコンダクタ
ンスがQPおよびQNのコンダクタンスに比較して大きい
時、回路の安定状態は、ノードＡが電源電圧に等しく、
ノードＢがアース電位に等しい場合だけである。たとえ
ば、ヒユーズ材質として、スクエア当り100オームのシ
ート抵抗を有するポリシリコンを使用している場合、設
計者は、ヒユーズのコンダクタンスがトランジスタの最
大コンダクタンスよりも大きくなるように、スクエアの
数を変えることによりヒユーズの抵抗を選択することが
できる。ヒユーズの長さが５スクエアの場合、全ヒユー
ズ抵抗は500オームである。トランジスタは、500オーム
よりも約２〜４倍の抵抗を示していなければならない。
代表的なトランジスタは、10未満の幅対長さ比を有して
いる。なお、正確な比は、工程条件により左右され、か
つ特定の製造方法に合うように選択されなければならな
い。
ヒユーズが導通していない逆の場合、回路がパワー・
アツプされ、VDDがゼロから増加する時、ノードＢの電
圧は、イニシヤライジング素子の動作（たとえば、キヤ
パシタCCの、電源VDDへの容量結合動作）により増加す
る。QNをオンにするのに十分なノードＢ電圧を生じるよ
うインシヤライジング素子を構成することにより、ノー
ドＡは、放電して、QPをオンにする。それにより、ノー
ドＢは、VDDまで上昇し、正のフイードバツク・ループ
を完成する。QPおよびQNは両方ともオンのままで、ドレ
イン電流はゼロにほぼ等しく、ノードＡとノードＢはア
ース電位および電源電位にそれぞれ等しい。逆に言え
ば、これと同じイニシヤライゼイシヨンは、QPがターン
・オンするようにノードＡを放電することにより行なわ
れる。その後、QPは、ノードＢをチヤージし、QNをオン
にし、それにより正のフイードバツク・ループを完成す
る。
機能の概要は、表１に示す通りである。
出力信号は、いずれかのトランジスタのドレイン接続
から得られる。VOUTまたは▲▼またはその両方
は、冗長回路を制御するのに使用される。したがつて、
図示されているフリツプ・フロツプすなわち双安定ヒユ
ーズ検出回路は、クロツキング、リフレツシング、また
はd.c、電力消費の必要なく、ヒユーズの状態に応じ
て、アースまたはVDDのいずれかの出力レベルを発生す
る。開示された回路は、安定し、かつ使用されるヒユー
ズ技術に関係しない機能性を有している。
回路は、回路ノードにより収集されるチヤージを生じ
る、時間に依存する放射線現象による影響をほとんど受
けない。また、ヒユーズの高い導通度のため、ノード電
圧を問題となるほど変化するには、非常に大量の放射線
を必要とする。ヒユーズが導通していない場合、本来の
回路状態は、どの半導体のｐ−ｎ接合部も逆バイアスさ
れないような状態である。放射線によるチヤージヤの収
集は、ｐ−ｎ接合部の逆バイアスを低減する傾向にある
ので、放射線現象によるいかなる収集も回路の状態を単
に強めるだけで、したがつて、ノードＡおよびＢは、本
質的に安定している。このように、回路は、一時的な電
離性放射線に対して本質的に不感性である。
【図面の簡単な説明】
第１図は本発明の実施例の回路図、第２図は本発明の別
の実施例の回路図、第３図は本発明の第３の実施例の回
路図である。 QP,QN……トランジスタ、CC……キヤパシタ、VDD……電
圧源、VSS……アース電位、1,2……ヒユーズ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−15946（ＪＰ，Ａ) 特開 昭49−70663（ＪＰ，Ａ) 特開 昭60−84839（ＪＰ，Ａ) 特開 昭58−110053（ＪＰ，Ａ) 特開 昭59−68965（ＪＰ，Ａ) 特開 昭62−125645（ＪＰ，Ａ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】ヒューズの状態の検出回路であって、 第１および第２の電圧源にそれぞれ電気的に接続できる
    第１および第２の端子装置を備え、 第１端子領域と第２端子領域および制御領域をそれぞれ
    有し、制御領域への信号に応じて前記第１端子領域と前
    記第２端子領域との間が選択された導通度の導電路とな
    る、第１および第２のトランジスタを備え、前記第１の
    トランジスタの前記第１端子領域は前記第２のトランジ
    スタの前記制御領域に電気的に接続され、前記第１のト
    ランジスタの前記第２端子領域は前記第２の端子装置に
    電気的に接続され、前記第２のトランジスタの前記第１
    端子領域は前記第１の端子装置に電気的に接続され、前
    記第２のトランジスタの前記第２端子領域は前記第１の
    トランジスタの前記制御領域に電気的に接続されてお
    り、 前記第１および第２のトランジスタの少なくとも一方
    の、前記第１端子領域と前記第２端子領域との間に、電
    気的に接続されたイニシャライジング素子にして、ドー
    プされた半導体領域の上にあってその半導体領域から絶
    縁層により分離された薄膜金属層から成るキャパシタを
    含むイニシャライジング素子を備え、 第１および第２のヒューズにして、各ヒューズの第１端
    子領域と第２端子領域との間に、製造当初の状態は比較
    的高い導通度であり、溶断されると比較的低い導通度と
    なる経路が形成される第１および第２のヒューズを備
    え、前記第１のヒューズは前記第１の端子装置と前記第
    ２のトランジスタの前記制御領域との間に電気的に接続
    され、前記第２のヒューズは前記第１のトランジスタの
    前記制御領域と前記第２の端子装置との間に電気的に接
    続されており、 検出回路が電気的に付勢された場合に、前記第１および
    第２のヒューズの双方が導通していると第１の所定の信
    号を発生し、前記第１および第２のヒューズの双方が溶
    断されていると、第２の所定の信号を発生する ことを特徴とするヒューズ状態検出回路。
  2. 【請求項２】ヒューズの状態の検出回路であって、 ドレイン、ゲートおよびソースを有する第１のトランジ
    スタと、 ドレイン、ゲートおよびソースを有する第２のトランジ
    スタと、 前記第１のトランジスタの前記ドレインを前記第２のト
    ランジスタの前記ゲートに接続する手段と、 前記第１のトランジスタの前記ゲートを前記第２のトラ
    ンジスタの前記ドレインに接続する手段と、 ドープされた半導体領域の上にあってその半導体領域か
    ら絶縁層により分離された薄膜金属層から成るキャパシ
    タを含むイニシャライジング素子と、 前記第１および第２のトランジスタの少なくとも一方の
    前記ドレインと前記ソースとの間にイニシャライジング
    素子を接続する手段と、 一対のヒューズと、 前記第１のトランジスタの前記ゲートと前記ソースとの
    間に前記一対のヒューズの一方を接続する手段と、 前記第２のトランジスタの前記ゲートと前記ソースとの
    間に前記一対のヒューズの他方を接続する手段と、 前記第１のトランジスタの前記ソースをアース電位に接
    続する手段と、 前記第２のトランジスタの前記ソースを比較的高い正電
    位に接続する手段と、 前記第１および第２のトランジスタの一方の前記ドレイ
    ンに接続された出力手段と を備えており、前記一対のヒューズ双方の導通時は前記
    出力手段に第１の所定の出力が生じ、前記一対のヒュー
    ズ双方の非導通時は前記出力手段に第２の所定の出力が
    生じるよう、前記第１および前記第２のトランジスタ，
    前記イニシャライジング素子ならびに前記ヒューズのパ
    ラメータが選択されている、ことを特徴とするヒューズ
    状態検出回路。
JP63285578A 1987-11-12 1988-11-11 ヒューズ状態検出回路 Expired - Lifetime JP2628359B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/129,891 US4837520A (en) 1985-03-29 1987-11-12 Fuse status detection circuit
US129891 1987-11-12

Publications (2)

Publication Number Publication Date
JPH021145A JPH021145A (ja) 1990-01-05
JP2628359B2 true JP2628359B2 (ja) 1997-07-09

Family

ID=22442077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63285578A Expired - Lifetime JP2628359B2 (ja) 1987-11-12 1988-11-11 ヒューズ状態検出回路

Country Status (5)

Country Link
US (1) US4837520A (ja)
JP (1) JP2628359B2 (ja)
KR (1) KR960001304B1 (ja)
DE (1) DE3837800A1 (ja)
NL (1) NL193349C (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4908525A (en) * 1989-02-03 1990-03-13 The United States Of America As Represented By The Secretary Of The Air Force Cut-only CMOS switch for discretionary connect and disconnect
DE58908287D1 (de) * 1989-06-30 1994-10-06 Siemens Ag Integrierte Schaltungsanordnung.
JPH03225868A (ja) * 1990-01-30 1991-10-04 Hitachi Ltd 固体撮像素子とそれを用いた撮像装置
US5163168A (en) * 1990-03-30 1992-11-10 Matsushita Electric Industrial Co., Ltd. Pulse signal generator and redundancy selection signal generator
US5208775A (en) * 1990-09-07 1993-05-04 Samsung Electronics Co., Ltd. Dual-port memory device
US5051691A (en) * 1990-09-13 1991-09-24 Samsung Semiconductor, Inc. Zero power dissipation laser fuse signature circuit for redundancy in vlsi design
US5334880A (en) * 1991-04-30 1994-08-02 International Business Machines Corporation Low voltage programmable storage element
JPH0575031A (ja) * 1991-09-12 1993-03-26 Matsushita Electron Corp 半導体装置
FR2684206B1 (fr) * 1991-11-25 1994-01-07 Sgs Thomson Microelectronics Sa Circuit de lecture de fusible de redondance pour memoire integree.
JP3362873B2 (ja) * 1992-08-21 2003-01-07 株式会社東芝 半導体装置
US5440246A (en) * 1994-03-22 1995-08-08 Mosel Vitelic, Incorporated Programmable circuit with fusible latch
US5790008A (en) * 1994-05-27 1998-08-04 Littlefuse, Inc. Surface-mounted fuse device with conductive terminal pad layers and groove on side surfaces
US5552757A (en) * 1994-05-27 1996-09-03 Littelfuse, Inc. Surface-mounted fuse device
US5974661A (en) * 1994-05-27 1999-11-02 Littelfuse, Inc. Method of manufacturing a surface-mountable device for protection against electrostatic damage to electronic components
US6191928B1 (en) 1994-05-27 2001-02-20 Littelfuse, Inc. Surface-mountable device for protection against electrostatic damage to electronic components
US5959445A (en) * 1995-09-29 1999-09-28 Intel Corporation Static, high-sensitivity, fuse-based storage cell
US5789970A (en) * 1995-09-29 1998-08-04 Intel Corporation Static, low current, low voltage sensing circuit for sensing the state of a fuse device
US5731733A (en) * 1995-09-29 1998-03-24 Intel Corporation Static, low current sensing circuit for sensing the state of a fuse device
US5977860A (en) * 1996-06-07 1999-11-02 Littelfuse, Inc. Surface-mount fuse and the manufacture thereof
US5699032A (en) * 1996-06-07 1997-12-16 Littelfuse, Inc. Surface-mount fuse having a substrate with surfaces and a metal strip attached to the substrate using layer of adhesive material
DE19631130C2 (de) * 1996-08-01 2000-08-17 Siemens Ag Fuse-Refresh-Schaltung
US5731734A (en) * 1996-10-07 1998-03-24 Atmel Corporation Zero power fuse circuit
US5889414A (en) * 1997-04-28 1999-03-30 Mosel Vitelic Corporation Programmable circuits
US5896059A (en) * 1997-05-09 1999-04-20 International Business Machines Corporation Decoupling capacitor fuse system
GB2325527B (en) * 1997-05-23 2002-03-27 Texas Instruments Ltd Detecting the state of an electrical conductor
JPH10332786A (ja) * 1997-05-27 1998-12-18 Nec Kyushu Ltd 半導体装置
KR100425441B1 (ko) * 1997-06-23 2004-05-24 삼성전자주식회사 비 메모리를 위한 퓨징 장치 및 방법
US5999037A (en) * 1997-07-31 1999-12-07 International Business Machines Corporation Circuit for operating a control transistor from a fusible link
US6014052A (en) * 1997-09-29 2000-01-11 Lsi Logic Corporation Implementation of serial fusible links
US5999038A (en) * 1998-09-24 1999-12-07 Atmel Corporation Fuse circuit having zero power draw for partially blown condition
US6084803A (en) * 1998-10-23 2000-07-04 Mosel Vitelic, Inc. Initialization of non-volatile programmable latches in circuits in which an initialization operation is performed
US6163492A (en) 1998-10-23 2000-12-19 Mosel Vitelic, Inc. Programmable latches that include non-volatile programmable elements
JP2001307480A (ja) * 2000-04-24 2001-11-02 Mitsubishi Electric Corp 半導体集積回路装置
US6671834B1 (en) 2000-07-18 2003-12-30 Micron Technology, Inc. Memory redundancy with programmable non-volatile control
DE10297040T5 (de) * 2001-07-10 2004-08-05 Littelfuse, Inc., Des Plaines Elektrostatische Entladungsgerät für Netzwerksysteme
US7034652B2 (en) * 2001-07-10 2006-04-25 Littlefuse, Inc. Electrostatic discharge multifunction resistor
FR2836752A1 (fr) * 2002-02-11 2003-09-05 St Microelectronics Sa Cellule memoire a programmation unique
US6878004B2 (en) * 2002-03-04 2005-04-12 Littelfuse, Inc. Multi-element fuse array
US7202770B2 (en) * 2002-04-08 2007-04-10 Littelfuse, Inc. Voltage variable material for direct application and devices employing same
US7132922B2 (en) * 2002-04-08 2006-11-07 Littelfuse, Inc. Direct application voltage variable material, components thereof and devices employing same
US7183891B2 (en) * 2002-04-08 2007-02-27 Littelfuse, Inc. Direct application voltage variable material, devices employing same and methods of manufacturing such devices
CN100408382C (zh) * 2003-11-26 2008-08-06 力特保险丝有限公司 交通工具电气保护装置及利用该装置的系统
US6995601B2 (en) * 2004-01-14 2006-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Fuse state detection circuit
US7369029B2 (en) * 2004-04-20 2008-05-06 Cooper Technologies Company Wireless communication fuse state indicator system and method
US8134445B2 (en) * 2004-04-20 2012-03-13 Cooper Technologies Company RFID open fuse indicator, system, and method
TW200635164A (en) * 2004-09-10 2006-10-01 Cooper Technologies Co System and method for circuit protector monitoring and management
US20070194942A1 (en) * 2004-09-10 2007-08-23 Darr Matthew R Circuit protector monitoring assembly, system and method
US8169331B2 (en) * 2004-09-10 2012-05-01 Cooper Technologies Company Circuit protector monitoring assembly
JP4584658B2 (ja) * 2004-09-13 2010-11-24 Ｏｋｉセミコンダクタ株式会社 半導体装置
US20060087397A1 (en) * 2004-10-26 2006-04-27 Cooper Technologies Company Fuse state indicating optical circuit and system
US20060232904A1 (en) * 2005-04-13 2006-10-19 Taiwan Semiconductor Manufacturing Co. Supply voltage independent sensing circuit for electrical fuses
US7276955B2 (en) * 2005-04-14 2007-10-02 Micron Technology, Inc. Circuit and method for stable fuse detection
US7983024B2 (en) * 2007-04-24 2011-07-19 Littelfuse, Inc. Fuse card system for automotive circuit protection
US8963590B2 (en) * 2007-06-13 2015-02-24 Honeywell International Inc. Power cycling power on reset circuit for fuse initialization circuitry
JP5458236B2 (ja) * 2007-11-02 2014-04-02 ピーエスフォー ルクスコ エスエイアールエル 電気ヒューズ判定回路及び判定方法
US20090161470A1 (en) * 2007-12-20 2009-06-25 Micron Technology, Inc. Circuit for dynamic readout of fused data in image sensors
DE102008048830B4 (de) * 2008-09-25 2010-11-04 Austriamicrosystems Ag Schaltungsanordnung mit Schmelzsicherung und Verfahren zum Ermitteln eines Zustands einer Schmelzsicherung
TWM424608U (en) * 2011-11-04 2012-03-11 Richtek Technology Corp Fuse circuit for final test trimming of integrated circuit chip
KR20140085245A (ko) * 2012-12-27 2014-07-07 에스케이하이닉스 주식회사 퓨즈 센싱 회로를 갖는 반도체 장치
US9583297B2 (en) * 2014-04-04 2017-02-28 Eaton Corporation Remote fuse operation indicator assemblies and related systems and methods
US10255982B2 (en) * 2016-11-02 2019-04-09 Skyworks Solutions, Inc. Accidental fuse programming protection circuits
US10360988B2 (en) 2016-11-02 2019-07-23 Skyworks Solutions, Inc. Apparatus and methods for protection against inadvertent programming of fuse cells
KR20190086948A (ko) 2018-01-15 2019-07-24 주식회사 카라신 간이침대 고정형 침낭

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2230753C2 (de) * 1972-06-23 1983-10-27 Lucien Ferraz & Cie. S.A., 69003 Lyon Schaltung zur Zustandskontrolle einer elektrischen Sicherung
US3872450A (en) * 1973-06-21 1975-03-18 Motorola Inc Fusible link memory cell for a programmable read only memory
GB1553250A (en) * 1976-08-03 1979-09-26 Nat Res Dev Unidirectional signal paths
US4346459A (en) * 1980-06-30 1982-08-24 Inmos Corporation Redundancy scheme for an MOS memory
US4446534A (en) * 1980-12-08 1984-05-01 National Semiconductor Corporation Programmable fuse circuit
US4532607A (en) * 1981-07-22 1985-07-30 Tokyo Shibaura Denki Kabushiki Kaisha Programmable circuit including a latch to store a fuse's state
US4546455A (en) * 1981-12-17 1985-10-08 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device
US4417154A (en) * 1982-02-08 1983-11-22 Motorola, Inc. Circuit for applying a high voltage signal to a fusible link
FR2526225B1 (fr) * 1982-04-30 1985-11-08 Radiotechnique Compelec Procede de realisation d'un condensateur integre, et dispositif ainsi obtenu
JPS6015946A (ja) * 1983-07-08 1985-01-26 Hitachi Ltd 集積回路
US4613959A (en) * 1984-01-06 1986-09-23 Thomson Components-Mostek Corportion Zero power CMOS redundancy circuit
US4590388A (en) * 1984-04-23 1986-05-20 At&T Bell Laboratories CMOS spare decoder circuit

Also Published As

Publication number Publication date
DE3837800A1 (de) 1989-05-24
US4837520A (en) 1989-06-06
NL8802760A (nl) 1989-06-01
NL193349C (nl) 1999-07-02
NL193349B (nl) 1999-03-01
JPH021145A (ja) 1990-01-05
KR960001304B1 (ko) 1996-01-25
KR890008849A (ko) 1989-07-12

Similar Documents

Publication Publication Date Title
JP2628359B2 (ja) ヒューズ状態検出回路
JP3633061B2 (ja) 半導体集積回路装置
US6236249B1 (en) Power-on reset circuit for a high density integrated circuit
US6469552B2 (en) Power on reset circuit
US4471290A (en) Substrate bias generating circuit
US4868483A (en) Power voltage regulator circuit
EP0323643B1 (en) Semiconductor integrated circuit with a circuit limiting an input voltage to a predetermined voltage
US6369630B1 (en) Single-event upset hardened reconfigurable bi-stable CMOS latch
KR0132053B1 (ko) 반도체집적회로장치 및 그 조합전자장치
US8625377B2 (en) Low voltage efuse programming circuit and method
JPS60117655A (ja) 基板上のｃｍｏｓ回路のラッチアップ制御方法および装置
JPH058520B2 (ja)
JPH08181598A (ja) 半導体装置
US4621346A (en) Low power CMOS fuse circuit
US5812001A (en) Power-on reset circuit for resetting semiconductor integrated circuit
EP0473193B1 (en) Semiconductor device having a temperature detection circuit
JPH06244385A (ja) スタティック型半導体記憶装置
JP3810220B2 (ja) 内部電源供給発生器を有する集積回路半導体メモリ装置
US4725875A (en) Memory cell with diodes providing radiation hardness
JPH0152906B2 (ja)
US6222776B1 (en) Programmable latches that include non-volatile programmable elements
US4908525A (en) Cut-only CMOS switch for discretionary connect and disconnect
JPH0438146B2 (ja)
US6724676B1 (en) Soft error improvement for latches
US5212413A (en) Stable, programmable low-dissipation reference circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 12