JPH021145A - ヒューズ状態検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、プログラム可能なヒユーズ回路に関し、更に
詳細には、ヒユーズの状態を検出するヒユーズ状態検出
回路に関する。

〔発明の背景〕

大面積集積回路デイバイスの製造において、欠陥が生じ
ることは一般的なことである。回路の歩留りを増すため
、通常、欠陥回路素子と取り替えるための冗長回路素子
が含まれている。たとえば、メモリ・デイバイスでは、
さらに別の行または列がチップに付加されており、回路
のテスト中、ヒユーズは、欠陥メモリ・セルを非欠陥冗
長素子に取シ替えるよう、条件付けられている。

また、ヒユーズ状態検出回路は、論理機能回路の入力と
しても用いられている。プログラムされたヒユーズの状
態に基いて、論理回路は、選択された論理機能を実施す
る。

通常の集積回路のヒユーズは、レーザ溶断形。

レーザ・アニール形、または電気溶断形のいずれかであ
る。しかし、使用されるヒユーズの形式に関係なく、プ
ログラムされるべき回路は、所期の機能を行なうため、
ヒユーズの状態を検出できなければならない。最も一般
的なヒユーズ検出回路は、内部で７０−ティング状態に
なるノードをなくすため、プル・アップまたはプル・ダ
ウン回路を含んでいる。しかし、これら回路は、複雑に
なシがちで、しかもさらに別の処理段を必要とすること
がある。また、これら−船釣な回路のいくつかは、ヒユ
ーズの状態にしたがって定常電流が流れるので、電力消
費を少なくしようとする要求には見合わない。

〔発明の課題〕

本発明は、再構成可能な集積回路において使用されるヒ
ユーズ状態検出回路の提供を目的とする。

〔発明の概要〕

好ましい実施例では、ヒユーズ構造は、回路内に内蔵さ
れて、フリップ・フロップを形成し、かつ０ＭＯ８技術
を用いているので、電力消費は低い。

ヒユーズの状態は、回路がパワー・アップされる時に検
出され、クロッキング・パルスは必要ない。

回路は、機能的に安定しており、使用されるヒユーズ技
術には左右されない。また、回路は、地球的規模または
局地的規模の電離性放射線の影響に対して本質的に不感
性である。

以下、添付の図面に基いて、本発明の実施例に関し説明
する。

〔実施例〕

第１図は、本発明によるプログラム可能なヒユーズ回路
の概要図である。正の電圧電源端子ｖＤＤは、ヒユーズ
１の一端子と、ｐチャネル・トランジス／ＱＰのソース
Ｓと、キャパシタＣ８とじて示されているイニシャライ
ジング素子の一端子とに接続している。ヒユーズ１の他
の端子、すなわちノードＡは、トランジスタＱＮのドレ
インＤと、ＱＰのゲートに接続している。ＱＰのドレイ
ンＤ１すなわちノードＢは、ＱＮのゲートと、イニシャ
ライジング素子（Ｃｃ）の他端子とに接続しており、こ
れはＶ。ＵＴ　でもある。ＱＮのソースＳは、アースｖ
ｓｓに接続している。ヒユーズ２は、ＱＮのゲートとア
ースの間に並列に接続している。

イニシャライジング素子の目的は、パワー・アップ時に
これらトランジスタをターン・オンすることである。Ｑ
Ｎのゲートと電源との間に、またはパワー・アップ時に
おいてはＱＰのゲートとアースの間に電流路を形成する
ことにより、トランジスタは、そのターン・オン閾値電
圧に到達する。

トランジスタが、−旦ターン・オンすると、回路は、後
述するような正のフィードバック・ループのため、ヒユ
ーズ状態に依存する安定状態になる。

イニシャライジング素子は、キャパシタ、または回路の
パワー・アップ時に電流路を供給するトランジスタのよ
うな他のデイバイスであってもよい。

第２図に示すように、イニシャライジング素子は、第１
図に示すようなＱＰと並列ではなく、ＱＮと並列に配置
してもよい。また、第３図に示すように、２つのイニシ
ャライジング素子を用いてもよい。図示されている３つ
の回路は、はとんど同じである。

ヒユーズ状態の検出が適切に行なわれるには、（後述す
るように）イニシャライジング素子が正しく機能してい
ることが必要である。したがって、イニシャライジング
素子として、様々な環境でも最も安定しているタイプの
キャパシタＣ３を使用することが強く提案されている。

薄膜キャパシタは、次の２つの理由から接合キャパシタ
よりも高い安定性を示している。

第１に、（たとえば、放射線または熱により）たとえば
、シリコンにホール−電子対を生じるような環境では、
接合キャパシタのｐ−ｎ接合部に生じた電流は、正味キ
ャパシタンスを減少するどころか、失わせてしまうこと
さえある。しかし、薄膜キャパシタに関しては、薄膜金
属電極が、誘電体層ないし絶縁層によりその下のドープ
された半導体領域から分離されているので、このような
ことはない。第２に、接合キャパシタは、接合部に隣接
した空間電荷領域すなわち空乏層によりキャパシタンス
を供給している。この空乏層の幅は、印加された電圧と
温度の関数である。これに対して、薄膜キャパシタのキ
ャパシタンスは、印加された電圧と温度には本質的に関
係していない。

また、薄膜キャパシタは、選択された値のキャパシタン
スを得るのにトリミングされることもある。

本実施例では、釧およびＱＰは、０ＭＯ８技術において
代表的に使用されているＭＯＳ）ランジスタである。ヒ
ユーズは、レーザにより溶断される導電性ポリシリコン
片であってもよい。ヒユーズが溶断されると、ヒユーズ
は、導通状態から非導通状態に変化する。実施例の回路
の適切な動作としては、両方のヒユーズが、同じ状態、
す々わち両方とも導通状態か、または両方とも非導通状
態でなければならない。

通常の動作モードにおいて、端子ｖＤＤは、約５ボルト
の正の電源に接続し、端子ｖｓｓは、アース電位に接続
している。ヒユーズ１と２が導電している場合、ノード
Ａは、ヒユーズ１を介して電源に接続し、それにより、
正の電圧にチャージされて、トランジスタＱＰの導通度
を低下する。トランジスタＱＰの導通度が低下すると、
ノードＢの電圧は、ヒユーズ２の放電動作により低下し
、トランジスタＱＮの導通度を低下する。同様に、ＱＮ
の導通度功；低下すると、ノードＡの電圧が増し、ＱＰ
の導通度をさらに低下する。この正のフィトバック・ル
ープにより、ＱＰおよびＱＮは完全にターン・オフし、
スタティック電源電流を寄生接合部の漏れのレベルまで
低減し、それぞれアース電位および電源電位に等しい電
圧をノードＢおよびノードＡに発生する。

ヒユーズが導通している場合、ヒユーズのコンダクタン
スがＱＰおよび鋼のコンダクタンスに比較して大きい時
、回路の安定状態は、ノードＡが電源電圧に等しく、ノ
ードＢがアース電位に等しい場合だけである。たとえば
、ヒユーズ材質として、スクエア当９１００オームのシ
ート抵抗を有するポリシリコンを使用している場合、設
計者は、ヒユーズのコンダクタンスがトランジスタの最
大コンダクタンスよシも大きくなるように、スクエアの
数を変えることによりヒユーズの抵抗を選択することが
できる。ヒユーズの長さが５スクエアの場合、全ヒユー
ズ抵抗は５００オームである。トランジスタは、５００
オームよりも約２〜４倍の抵抗を示していなければなら
ない。代表的なトランジスタは、１０未満の幅対長さ比
を有している。

なお、正確な比は、工程条件により左右され、かつ特定
の製造方法に合うように選択されなければならない。

ヒユーズが導通していない逆の場合、回路がパワー・ア
ップされ、ｖＤＤがゼロから増加する時、ノードＢの電
圧は、イニシャライジング素子の動作（たとえば、キャ
パシタＣｃの、電１１ｉ”ｏｎへの容量結合動作）によ
り増加する。ＱＮをオンにするのに十分なノードＢ電圧
を生じるようインシャライジング素子を構成することに
より、ノードＡは、放電して、ＱＰをオンにする。それ
にょシ、ノードＢは、ｖＤＤまで上昇し、正のフィード
バック・ループを完成する。ＱＰおよび鋼は両方ともオ
ンの１まで、ドレイン電流はゼロにほぼ等しく、ノード
ＡとノードＢは電源電位およびアース電位にそれぞれ等
しい。逆に言えば、これと同じイニシャライゼイション
は、ＱＰがターン・オンするようにノードＡを放電する
ことにより行なわれる。

その後、ＱＰは、ノードＢをチャージし、ＱＮをオンに
し、それにより正のフィードバック・ループを完成する
。

機能の概要は、表１に示す通りである。

表１ ３１−ズト２の状態　　ＩＤＤｖＯＵＴｖＯＵＴ導通　
　　ＱＶ　　Ｖ ＳＳ　　　　　　　ＤＤ 非導通　　　　　　０ｖＤＤｓ８ ■ 出力信号は、いずれかのトランジスタのドレイン接続か
ら得られる。ｖｏＵＴまたはＶ。ＵＴまたはその両方は
、冗長回路を制御するのに使用される。

したがって、図示されているフリップ・フロップすなわ
ち双安定ヒユーズ検出回路は、クロッキング、リフレッ
シング、またはｄ　、ｃ、電力消費の必要なく、ヒユー
ズの状態に応じて、アースまたはｖＤＤのいずれかの出
力レベルを発生する。開示された回路は、安定し、かつ
使用されるヒユーズ技術に関係しない機能性を有してい
る。

回路は、回路ノードにより収集されるチャージを生じる
、時間に依存する放射線現象による影響をほとんど受け
ない。また、ヒユーズの高い導通度のため、ノード電圧
を問題となるほど変化するには、非常に大量の放射線を
必要とする。ヒユーズが導通していない場合、本来の回
路状態は、どの半導体のｐ−ｎ　接合部も逆バイアスさ
れないような状態である。放射線によるチャージの収集
は、ｐ−ｎ接合部の逆バイアスを低減する傾向にあるの
で、放射線現象によるいかなる収集も回路の状態を単に
強めるだけで、したがって、ノードＡおよびＢは、本質
的に安定している。このように、回路は、−時的な電離
性放射線に対して本質的に不感性である。

【図面の簡単な説明】

第１図は本発明の実施例の回路図、第２図は本発明の別
の実施例の回路図、第３図は本発明の第３の実施例の回
路図である。 ＱＰ　、　ＱＮ　　・・・・トランジスタ、Ｃｃ　・・
・・キャパシタ、ｖＤＤ電圧源、ｖ８８・・・・アース
電位、１．２・・・・ヒユーズ 特許出願人　　ノ・ネウエル・インコーボレーテツド復
代理人　山川数構（＃’！１１２名）手続補正書（株゛
） １、事件の表示 日２和６３年特　　許願第語５ヲ９ｇ号２、発明の名称 巳ニー又゛゛傳４倶才良出回）各 ３、補正をする者 事件との関係　　　　特　　　　許出願人名称（氏名）
へネウエレイシコーホｐレーテッド・５、□の日付　　
平成　１　年　３　月　ワ　日明細書の浄書（内容（こ
変更なし）

Claims (4)

【特許請求の範囲】
1. （１）第１および第２電圧源にそれぞれ電気的に接続し
   た第１および第２端子装置と、 第１および第２端子装置の間に電気的に接続し、かつ２
   つのヒューズと、それぞれ制御領域を有する２つのトラ
   ンジスタとから成るフリップ・フロップ回路にして、各
   ヒューズは、トランジスタの１つの負荷回路にあり、各
   トランジスタの制御領域は、他のトランジスタの負荷回
   路に電気的に接続し、各ヒューズは、ヒューズが最初に
   供給された時には比較的高い導通度であるが、溶断され
   た時には比較的低い導通度である選択された導通度の導
   電路を供給するフリップ・フロップ回路と、上記第１お
   よび第２端子装置の選択された１つと上記トランジスタ
   の制御領域の選択された１つの間に電気的に接続された
   イニシャライジング素子にして、上記イニシャライジン
   グ素子は、ドープされた半導体領域の上に位置しかつ絶
   縁層により上記領域から分離された薄膜金属層から成る
   キャパシタを含んでいるイニシャライジング素子と、か
   ら成り、検出回路が電気的に付勢される時、ヒューズが
   導通している場合、所定の第１信号が供給され、かつヒ
   ューズが溶断された場合、所定の第２信号が供給される
   ことを特徴とする、ヒューズの状態を検出するヒューズ
   状態検出回路。
2. （２）電源電圧を受信する入力装置と、 ２つのヒューズと、 ヒューズに接続し、ヒューズが両方とも導通している場
   合、所定の第１信号を供給し、かつヒューズが両方とも
   導通していない場合、所定の第２信号を供給し、また入
   力装置に接続している出力装置と、 から成ることを特徴とするヒューズ状態検出回路。
3. （３）第１および第２電圧源にそれぞれ電気的に接続し
   た第１および第２端子装置と、 第１および第２端子領域と制御領域をそれぞれ有する第
   １および第２トランジスタにして、上記第１および第２
   端子領域の間に選択された導通度の導電路を有効に供給
   するよう指示され得、第１トランジスタの第１端子領域
   は、第２トランジスタの制御領域に電気的に接続し、第
   １トランジスタの第２端子領域は、第２端子装置に電気
   的に接続し、第２トランジスタの第１端子領域は、第１
   端子装置に電気的に接続し、かつ第２トランジスタの第
   ２端子領域は、第１トランジスタの制御領域に電気的に
   接続している第１および第２トランジスタと、 上記第１および第２端子装置の選択された１つと上記第
   １および第２トランジスタの制御領域の選択された１つ
   の間に電気的に接続されたイニシャライジング素子にし
   て、上記イニシャライジング素子は、ドープされた半導
   体領域の上に位置しかつ絶縁層により上記領域から分離
   された薄膜金属層から成るキャパシタを含んでいるイニ
   シャライジング素子と、 第１および第２端子領域をそれぞれ有する第１および第
   ２ヒューズにして、それらの間に、最初に供給された時
   には比較的高い導通度であるが、溶断された時には比較
   的低い導通度である選択された導通度の導電路が供給さ
   れ、かつ第１ヒューズは、第１端子装置と第２トランジ
   スタの制御領域との間に電気的に接続し、第２ヒューズ
   は、第１トランジスタの制御領域と第２端子装置との間
   に電気的に接続した第１および第２ヒューズと、から成
   り、検出回路が電気的に付勢される時、第１および第２
   ヒューズが両方とも導通している場合、所定の第１信号
   が供給され、かつ第１および第２ヒューズが溶断されて
   いる場合、所定の第２信号が供給されることを特徴とす
   るヒューズ状態検出回路。
4. （４）ドレイン、ゲート、ソースを有する第１トランジ
   スタと、 ドレイン、ゲート、ソースを有する第２トランジスタと
   、 第１トランジス、のドレインを第２トランジスタのゲー
   トに接続する装置と、 第１トランジス、のゲートを第２トランジスタのドレイ
   ンに接続する装置と、 ドープされた半導体領域上に位置しかつ絶縁層により上
   記領域から分離されている薄膜金属層から成るキャパシ
   タを含んでいるイニシャライジング素子と、 トランジスタの少なくとも１つのドレインとソースの間
   にイニシャライジング素子を接続する装置と、 一対のヒューズと、 第１トランジスタのゲートと第１トランジスタのソース
   間にヒューズの１つを接続する装置と、第２トランジス
   タのゲートと第２トランジスタのソース間に第２ヒュー
   ズを接続する装置と、第１トランジスタのソースに高い
   正電圧を供給する装置と、 第２トランジスタのソースにアース電位を供給する装置
   と、 いずれかのトランジスタのドレインに接続し、出力信号
   を供給する出力装置と、 から成り、トランジスタと、イニシャライジング素子と
   、ヒューズは、ヒューズが導通している場合、出力装置
   は所定の第１出力信号を供給し、かつヒューズが導通し
   ていない場合、出力装置は、所定の第２出力信号を供給
   するように、選択されたパラメータを有していることを
   特徴とするヒューズ状態検出回路。