JP5458236B2 - 電気ヒューズ判定回路及び判定方法 - Google Patents
電気ヒューズ判定回路及び判定方法 Download PDFInfo
- Publication number
- JP5458236B2 JP5458236B2 JP2007286414A JP2007286414A JP5458236B2 JP 5458236 B2 JP5458236 B2 JP 5458236B2 JP 2007286414 A JP2007286414 A JP 2007286414A JP 2007286414 A JP2007286414 A JP 2007286414A JP 5458236 B2 JP5458236 B2 JP 5458236B2
- Authority
- JP
- Japan
- Prior art keywords
- electric fuse
- fuse element
- voltage level
- determination
- electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Description
高電圧側に接続された第1の電気ヒューズ素子は、電気ヒューズ素子14に、低電圧側に接続された第2の電気ヒューズ素子は、電気ヒューズ素子15に対応している。電気ヒューズ素子のいずれか一方を導通状態にする設定手段は、NMOSトランジスタ8やPMOSトランジスタ3を含む信号STORE0または信号STORE1によって動作する回路に対応している。所定の接点は、node Aに対応し、その電圧のレベルを判定する判定手段は、NMOSトランジスタ11、12、13を含む判定回路に対応している。また、第1の開閉手段と第2の開閉手段は、PMOSトランジスタ4とPMOSトランジスタ5にそれぞれ対応している。
6〜13 NMOSトランジスタ
14、15 電気ヒューズ素子
Claims (7)
- 一端が高電圧側に接続された第1の電気ヒューズ素子と、
一端が低電圧側に接続された第2の電気ヒューズ素子と、
前記第1の電気ヒューズ素子及び前記第2の電気ヒューズ素子のいずれか一方を導通状態にする設定手段と、
前記第1の電気ヒューズ素子の他端と前記第2の電気ヒューズ素子の他端とを接続する所定の接点の電圧レベルを判定する判定手段と、
前記第1の電気ヒューズ素子の他端を前記所定の接点に接続又は非接続する第1の開閉手段と、
前記第2の電気ヒューズ素子の他端を前記所定の接点に接続又は非接続する第2の開閉手段と、を備える、ことを特徴とする電気ヒューズ判定回路。 - 前記判定手段は、前記所定の接点をあらかじめプリチャージすることなく、前記導通状態に設定された前記第1の電気ヒューズ素子及び前記第2の電気ヒューズ素子のいずれか一方に関連する電圧を判定する、ことを特徴とする請求項1に記載の電気ヒューズ判定回路。
- 前記設定手段は、
第1の制御信号を受信し、前記第1の電気ヒューズ素子の他端に接続される第1の回路と、
第2の制御信号を受信し、前記第2の電気ヒューズ素子の他端に接続される第2の回路と、を含み、
前記第1及び第2の制御信号のいずれか一方が活性化することにより、前記第1の電気ヒューズ素子及び前記第2の電気ヒューズ素子のいずれか一方を導通状態にする、ことを特徴とする請求項2に記載の電気ヒューズ判定回路。 - 前記第1の開閉手段及び前記第2の開閉手段は、前記設定手段の動作時に電気的に切断し、
前記第1の開閉手段及び前記第2の開閉手段は、前記設定手段の非動作時に電気的に接続する、ことを特徴とする請求項3に記載の電気ヒューズ判定回路。 - 前記高電圧側の電圧レベルが、前記設定手段の動作時に、前記判定手段の電源電圧より高い電圧レベルに設定され、
前記高電圧側の電圧レベルが、前記設定手段の非動作時に、前記判定手段の電源電圧と同じ電圧レベルに設定され、
前記低電圧側の電圧レベルが、前記設定手段の動作時に、前記判定手段の接地電圧レベルより低い電圧レベルに設定され、
前記低電圧側の電圧レベルが、前記設定手段の非動作時に、前記判定手段の接地電圧レベルと同じ電圧レベルに設定される、ことを特徴とする請求項4に記載の電気ヒューズ判定回路。 - 一端が高電圧側に接続された第1の電気ヒューズ素子と、一端が低電圧側に接続された第2の電気ヒューズ素子とを設け、
前記第1の電気ヒューズ素子及び前記第2の電気ヒューズ素子のいずれか一方を導通状態に設定し、
前記第1の電気ヒューズ素子の他端と前記第2の電気ヒューズ素子の他端とを接続する所定の接点の電圧レベルを判定し、
電源投入時からモードレジスタセットコマンドが外部から供給されるまでの期間、前記所定の接点の前記電圧レベルが、前記導通状態に設定された前記第1の電気ヒューズ素子及び前記第2の電気ヒューズ素子のいずれか一方に関連する所定のレベルに設定される、ことを特徴とする電気ヒューズ判定方法。 - 前記モードレジスタセットコマンドが外部から供給された後に、前記所定の接点の電圧レベルを判定する、ことを特徴とする請求項6に記載の電気ヒューズ判定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007286414A JP5458236B2 (ja) | 2007-11-02 | 2007-11-02 | 電気ヒューズ判定回路及び判定方法 |
US12/289,588 US7791402B2 (en) | 2007-11-02 | 2008-10-30 | Electric fuse determination circuit and determination method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007286414A JP5458236B2 (ja) | 2007-11-02 | 2007-11-02 | 電気ヒューズ判定回路及び判定方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009117478A JP2009117478A (ja) | 2009-05-28 |
JP2009117478A5 JP2009117478A5 (ja) | 2010-11-18 |
JP5458236B2 true JP5458236B2 (ja) | 2014-04-02 |
Family
ID=40587498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007286414A Expired - Fee Related JP5458236B2 (ja) | 2007-11-02 | 2007-11-02 | 電気ヒューズ判定回路及び判定方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7791402B2 (ja) |
JP (1) | JP5458236B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013004668A (ja) * | 2011-06-15 | 2013-01-07 | Elpida Memory Inc | 半導体装置および判定方法 |
US11469223B2 (en) * | 2019-05-31 | 2022-10-11 | Analog Devices International Unlimited Company | High precision switched capacitor MOSFET current measurement technique |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4837520A (en) * | 1985-03-29 | 1989-06-06 | Honeywell Inc. | Fuse status detection circuit |
JP2991575B2 (ja) * | 1992-10-08 | 1999-12-20 | 沖電気工業株式会社 | 半導体集積回路 |
JPH07169293A (ja) * | 1993-12-14 | 1995-07-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6023431A (en) * | 1996-10-03 | 2000-02-08 | Micron Technology, Inc. | Low current redundancy anti-fuse method and apparatus |
US5889414A (en) * | 1997-04-28 | 1999-03-30 | Mosel Vitelic Corporation | Programmable circuits |
JP2007116045A (ja) * | 2005-10-24 | 2007-05-10 | Elpida Memory Inc | 半導体装置 |
JP2007158104A (ja) * | 2005-12-06 | 2007-06-21 | Nec Electronics Corp | ヒューズ回路を有する半導体集積回路及びその製造方法 |
-
2007
- 2007-11-02 JP JP2007286414A patent/JP5458236B2/ja not_active Expired - Fee Related
-
2008
- 2008-10-30 US US12/289,588 patent/US7791402B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009117478A (ja) | 2009-05-28 |
US7791402B2 (en) | 2010-09-07 |
US20090115493A1 (en) | 2009-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW434548B (en) | Fuse circuit and redundant decoder | |
KR100884843B1 (ko) | 전기 퓨즈 회로 및 전자 부품 | |
KR101608739B1 (ko) | 리던던시 회로, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 리페어 방법 | |
US7978549B2 (en) | Fuse circuit and semiconductor memory device including the same | |
JP5082334B2 (ja) | 電気ヒューズ回路、メモリ装置及び電子部品 | |
JP5302157B2 (ja) | ワンタイム・プログラマブルセル回路及びこれを備える半導体集積回路 | |
JP2008198304A (ja) | 不揮発性半導体記憶装置 | |
JP2007116045A (ja) | 半導体装置 | |
JP4478980B2 (ja) | ヒューズ回路及びそれを利用した半導体装置 | |
JP3848022B2 (ja) | 電気フューズ素子を備えた半導体集積回路装置 | |
JP5458236B2 (ja) | 電気ヒューズ判定回路及び判定方法 | |
JP2009110582A (ja) | アンチヒューズ回路及びこれを備える半導体装置、並びに、アンチヒューズ回路へのアドレス書き込み方法 | |
KR100616215B1 (ko) | 안티퓨즈를 이용한 리페어 회로 | |
US20080062738A1 (en) | Storage element and method for operating a storage element | |
JP2015167061A (ja) | 半導体装置 | |
JP2007273772A (ja) | 半導体装置 | |
US20070262791A1 (en) | Integrated Circuit to Store a Datum | |
KR0172022B1 (ko) | 용장 비트 라인 선택신호 발생 회로를 포함하는 반도체 메모리 장치 | |
KR0170518B1 (ko) | 승압 전원을 사용하는 디램 장치의 전원 공급 회로 | |
JP2001153924A (ja) | 半導体記憶装置 | |
US9406606B2 (en) | Semiconductor device having a reduced area and enhanced yield | |
JP2006190394A (ja) | 半導体記憶装置 | |
JP5522079B2 (ja) | 書き込み制御回路及び半導体装置 | |
KR101122757B1 (ko) | 반도체 집적회로의 퓨즈 회로 | |
JP2011233195A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101004 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101014 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20131030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |