NL9000949A - Geintegreerde keten. - Google Patents
Geintegreerde keten. Download PDFInfo
- Publication number
- NL9000949A NL9000949A NL9000949A NL9000949A NL9000949A NL 9000949 A NL9000949 A NL 9000949A NL 9000949 A NL9000949 A NL 9000949A NL 9000949 A NL9000949 A NL 9000949A NL 9000949 A NL9000949 A NL 9000949A
- Authority
- NL
- Netherlands
- Prior art keywords
- type
- semiconductor substrate
- mosfet
- depletion
- region
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims description 82
- 239000012535 impurity Substances 0.000 claims description 47
- 239000004065 semiconductor Substances 0.000 claims description 43
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims 2
- 108091006146 Channels Proteins 0.000 description 48
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 44
- 239000010408 film Substances 0.000 description 32
- 239000007788 liquid Substances 0.000 description 23
- 229910052757 nitrogen Inorganic materials 0.000 description 22
- 229910025794 LaB6 Inorganic materials 0.000 description 17
- 239000000463 material Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 10
- 238000002955 isolation Methods 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 7
- 230000010354 integration Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000008014 freezing Effects 0.000 description 2
- 238000007710 freezing Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 241000223221 Fusarium oxysporum Species 0.000 description 1
- -1 LaB6 Chemical class 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0883—Combination of depletion and enhancement field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
- H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Composite Materials (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Titel: Geïntegreerde keten.
De uitvinding heeft betrekking op een veldeffecttransistor van het verarmingstype (MOSFET) en meer in het bijzonder op een invertor van het versterkings-/verarmingstype bestaande uit de bovengenoemde FET en een FET van het versterkingstype en een geïntegreerde halfgeleider-keten, waarin deze FETs of invertors op een substraat zijn geïntegreerd.
Men heeft een toename van de snelheid' en een toename van de mate van integratie bij een geïntegreerde keten verkregen onder gebruik van MOSFETs vergezeld door een afname van de afmetingen.
Zo is het b.v. in tegenstelling met het feit, dat bij een D-RAM van 1 m de kleinste kanaallengte ongeveer 1,3 ym bedraagt, mogelijk een MOSFET met een kanaallengte van ongeveer 0,1 ym te realiseren. Ofschoon de schakelsnelheid van een logische halfgeleiderketen tezamen met de verkleining van de afmetingen daarvan toeneemt, blijkt, dat de bedrijfs-snelheid daarvan in het algemeen lager ligt dan die van een geïntegreerde logische keten, waarbij gebruik wordt gemaakt van bipolaire transistors. De schakelsnelheid van de MOSFET neemt evenwel toe tengevolge van de vergroting van de beweegbaarheid en de verzadigingssnelheid indien de bedrijfstemperatuur van kamertemperatuur (300 K) wordt verlaagd tot de temperatuur van vloeibare stikstof (77 K). Verder is het bekend, dat de RC-tijdconstante in de bedrading afneemt bij een afname van de weerstand van de bedrading, zodat de bedrijfssnelheid van de geïntegreerde keten, waarbij gebruik wordt gemaakt van MOSFETs, even groot kan zijn als de bedrijfssnelheid van de geïntegreerde keten, waarin bipolaire transistoren worden gebruikt.
Het is verder bekend, dat aangezien het elektrische energieverbruik per poort voor de geïntegreerde MOSFET-keten kleiner is dan dat van de geïntegreerde keten met bipolaire transistoren, de mate van integratie per plaatje daarvan groter is dan die van de geïntegreerde keten met bipolaire transistoren. Derhalve is het mogelijk een snelwerkende LSI met grote integratie te realiseren door de geïntegreerde MOSFET-keten bij de temperatuur van vloeibare stikstof aan te drijven.
Zelfs indien een bipolaire transistor bij de temperatuur van vloeibare stikstof wordt aangedreven, neemt de schakelsnelheid daarvan toe in verband met het uitvriezen in de basislaag.
Tot nu toe werd de toevoerspanning voor de MOSFET vastgelegd bij 5 V teneinde de onderlinge verwisselbaarheid met TTL te onderhouden. Indien de voedingsspanning evenwel op 5 V wordt gehouden, neemt bij een MOSFET met een kanaallengte, kleiner dan 1 ym, de elektrische veldsterkte in het element toe. Het is derhalve steeds lastiger gewordne de normale werking en de betrouwbaarheid van de MOSFET te verzekeren in verband met "hot” dragerverslechtering en doorslag van het afvoergebied. Derhalve dient voor de MOSFET met een kanaallengte kleiner dan 1 ym de toevoerspanning voor de geïntegreerde keten te worden verkleind. In het geval van een kanaallengte van b.v. 0,5 ym wordt het verwacht, dat deze b.v. ongeveer 3,3 V bedraagt en in het geval van een kanaallengte van 0,1 ym wordt deze geschat als te liggen bij ongeveer 1 - 1,5 V.
Derhalve kan waar de snelwerkende geïntegreerde keten met grote dichtheid voorziet in zowel een snelheid welke even groot is als die van de geïntegreerde keten, waarbij gebruik wordt gemaakt van bipolaire transistoren, als wel een grote integratiedichtheid van de geïntegreerde MOSFET-keten, een werking van fijne MOSFETs met een kanaallengte, kleiner dan 1 ym en bij de temperatuur van vloeibare stikstof (77 K) worden verwacht.
Tot nu toe werd gesteld, dat b.v. een logische Yosephson-keten, welke bij de temperatuur van vloeibare helium (4,2 K) werkte, met een snelwerkende logische geïntegreerde keten kan worden gerealiseerd. Aangezien evenwel een logisch Yosephson-element, waarbij gebruik wordt gemaakt van.het suprageleidingsverschijnsel, slechts werkt in de nabijheid van 4,2 K en niet bij kamertemperatuur kan werken, kan de werking daarvan echter niet bij kamertemperatuur worden gecontroleerd. In het geval van het opbouwen van een rekeninrichting op grote schaal is het b.v. niet mogelijk op een snelle wijze defecte plaatjes of panelen te verwisselen en bij het opbouwen van een stelsel daarvoor is veel werk en tijd nodig. Derhalve is het in de praktijk ónmogelijk een willekeurig stelsel op grote schaal op te bouwen. Derhalve is het bij een stelsel waarbij wordt getracht een goede werking bij een lage temperatuur te verkrijgen, nodig, dat de inrichting of het stelsel zowel bij kamertemperatuur als bij de lage temperatuur kan worden aangedreven, ofschoon de bedrijfssnelheid bij kamertemperatuur laag is.
Een bekende geïntegreerde MOSFET-keten, welke bij de temperatuur van vloeibare stikstof wordt aangedreven, wordt verkregen door een logische keten van het complementaire type (CMOS), bestaande uit CMOS-ketens, omdat de drempelspanning daarvan niet aanzienlijk tussen kamertemperatuur en 77 K varieert. Aangezien echter een logische keten van het ver-sterkings-/verarmings-type (hierna E/O-structuur genoemd) slechts kan worden verkregen met MOSFETs met n kanaal, is het vervaardigingsproces daarvan gemakkelijker dan dat voor de logische CMOS-keten, waarbij het nodig is MOSFETs met p-kanaal en MOSFETs met n-kanaal op eenzelfde substraat te integreren. Aangezien voorts een NEN- of NOF-keten met n ingangen wordt verkregen door 2n MOSFETs in de CMOS-structuur, in tegenstelling met het feit, dat deze wordt verkregen door (n+1) MOSFETs in de E/D-structuur, heeft in het geval, waarbij een zelfde logische keten wordt opgebouwd, de E/D-structuur het voordeel, dat deze met minder MOSFETs kan worden opgebouwd dan de CMOS-structuur.
Indien derhalve een logische keten met de E/D-structuur in een zo kleine ruimte kan worden opgebouwd, dat de kanaallengte daarvan kleiner is dan 0,5 ym en stabiel kan worden aangedreven bij zowel kamertemperatuur als bij de temperatuur van vloeibare stikstof, kan een zeer snel werkende geïntegreerde keten met zeer grote dichtheid worden verschaft met zowel de hoge snelheid van de bipolaire transistor als de hoge dichtheidsintegratie van de MOSFET en wel door een betrekkelijk eenvoudig proces, zoals eerder is beschreven.
Een logische MOSFET-keten met de bekende E/D-structuur vertoont evenwel de volgende problemen en kan niet bovenbeschreven karakteristieken vertonen.
Fig.7(A) toont een voorbeeld van een bekende invertorketen met E/D-structuur, waarbij 1 een ingangsklem is, 2 een uitgangsklem, 3 een toevoerklem, 4 een MOSFET met n-kanaal van het verarmingstype, 5 een tijd nodig. Derhalve is het in de praktijk ónmogelijk een willekeurig stelsel op grote schaal op te bouwen. Derhalve is het bij een stelsel waarbij wordt getracht een goede werking bij een lage temperatuur te verkrijgen, nodig, dat de inrichting of het stelsel zowel bij kamertemperatuur als bij de lage temperatuur kan worden aangedreven, ofschoon de bedrijfssnelheid bij kamertemperatuur laag is.
Een bekende geïntegreerde MOSFET-keten, welke bij de temperatuur van vloeibare stikstof wordt aangedreven, wordt verkregen door een logische keten van het complementaire type (CMOS), bestaande uit CMOS-ketens, omdat de drempelspanning daarvan niet aanzienlijk tussen kamertemperatuur en 77 K varieert. Aangezien echter een logische keten van het ver-sterkings-/verarmings-type (hierna E/O-structuur genoemd) slechts kan worden verkregen met MOSFETs met n kanaal, is het vervaardigingsproces daarvan gemakkelijker dan dat voor de logische CMOS-keten, waarbij het nodig is MOSFETs met p-kanaal en MOSFETs met n-kanaal op eenzelfde substraat te integreren. Aangezien voorts een NEN- of NOF-keten met n ingangen wordt verkregen door 2n MOSFETs in de CMOS-structuur, in tegenstelling met het feit, dat deze wordt verkregen door (n+1) MOSFETs in de E/D-structuur, heeft in het geval, waarbij een zelfde logische keten wordt opgebouwd, de E/D-structuur het voordeel, dat deze met minder MOSFETs kan worden opgebouwd dan de CMOS-structuur.
Indien derhalve een logische keten met de E/D-structuur in een zo kleine ruimte kan worden opgebouwd, dat de kanaallengte daarvan kleiner is dan 0,5 ym en stabiel kan worden aangedreven bij zowel kamertemperatuur als bij de temperatuur van vloeibare stikstof, kan een zeer snel werkende geïntegreerde keten met zeer grote dichtheid worden verschaft met zowel de hoge snelheid van de bipolaire transistor als de hoge dichtheidsintegratie van de MOSFET en wel door een betrekkelijk eenvoudig proces, zoals eerder is beschreven.
Een logische MOSFET-keten met de bekende E/D-structuur vertoont evenwel de volgende problemen en kan niet bovenbeschreven karakteristieken vertonen.
Fig.7(A) toont een voorbeeld van een bekende invertorketen met E/D-structuur, waarbij 1 een ingangsklem is, 2 een uitgangsklem, 3 een toevoerklem, 4 een MOSFET met n-kanaal van het verarmingstype, 5 een MOSFET met n-kanaal van het versterkingstype, en 6 aarde. Aangezien een logische geïntegreerde keten of een geheugen-geïntegreerde keten wordt verkregen door een modificatie van een invertor, wordt deze opgebouwd door twee MOSFETs, welke bestaan uit een MOSFET 5 met n-kanaal van het versterkingstype en een MOSFET 4 met n-kanaal van het verarmingstype.
De invertor als boven beschreven, vormt de basiseenheid van de geïntegreerde keten. Aangezien in het algemeen in Si de beweegbaarheid van elektronen groter is dan de beweegbaarheid van gaten, worden MOSFETs met n-kanaal, waarmede een werking met grote snelheid mogelijk is, gebruikt. Bij de hierna volgende toelichting wordt het geval, waarbij MOSFETs met n-kanaal worden gebruikt, als voorbeeld beschouwd. Fig.7(B) toont een Voorbeeld van de uitgangskarakteristieken van de invertor.
Tijdens de werking van de invertorketen, aangegeven in fig.7(A), treedt wanneer de spanning V\ , welke aan de ingangsklem 1 wordt aangelegd, voldoende lager ligt dan V^.^, een spanning, welke bij benadering gelijk is aan de toevoerspanning V^, aangelegd aan de toevoerklem 3, op de uitgangsklem 2 op. Wanneer een spanning, welke bij benadering gelijk is aan de toevoerspanning V , als de ingangsspanning wordt aan gelegd, heeft de uitgangsspanning VQut een niveau, dat bijna gelijk is aan nul. In de praktijk ligt het niveau liiet bij nul doch treedt een kleine spanning vLqW °P- Gewoonlijk bedraagt de spanning VlqW ongeveer 1/10 van de toevoerspanning VDD'
Betreffende de karakteristieken S„ en S„ van de MOSFET met n-ka-
E D
naai van het versterkingstype en de MOSFET met n-kanaal van het verarmingstype, is de poortspanning, waarbij de afvoerstroom, ID, begint te vloeien wanneer de poortspanning V wordt aangelegd d.w.z. de drempel- £ ^ spanning V h , positief (V^ ) voor het versterkingstype en negatief (V_D) voor het verarmingstype.
th
Teneinde de invertorwerking als aangegeven in fig.7(B) te reali-
E D
seren, worden de drempelspanningen V en van de MOSFET van het versterkingstype en het verarmingstype, waaruit de invertor is opgebouwd, zodanig gekozen, dat deze resp. ongeveer 0,2 VDQ en 0,6 zijn. Fig.9 toont een dwarsdoorsnede van een voorbeeld van de MOSFET met E/D-struc-tuur, aangegeven in fig.7(A), welke een MOSFET met E/D-structuur is, die volgens de bekende LQCOS-isolatiemethode is vervaardigd.
In de figuur is 7 een Si-substraat met een geleiding van het p-type, 8 een veldoxydefilm, 9 een p+-gedoteerd gebied (kanaalstop), 10 een n -gedoteerd gebied (dat als het toevoergebied S van de MOSFET van het versterkingstype werkt), 11 nog een n+-gedoteerd gebied (dat als het afvoergebied D van de MOSFET van het versterkingstype en het toevoergebied S van de MOSFET van het verarmingstype, gevormd in eenzelfde ge-bied werkt), 12 weer een n -gedoteerd gebied (dat als het afvoergebied D van de MOSFET van het verarmingstype werkt), 13 een poortisolatiefilm voor de MOSFET van het versterkingstype, 14 een poortelektrode voor de MOSFET van het versterkingstype, 15 een kanaal-gedoteerd gebied van de MOSFET van het versterkingstype, gedoteerd met verontreinigingen met dezelfde geleiding als het Si met een geleiding van het p-type, 16 en 17 resp. een poortoxydefilm en een poortelektrode voor de MOSFET van het verarmingstype, 18 en 18' kanaal-gedoteerde gebieden van de MOSFET van het verarmingstype, gedoteerd met verontreinigingen met een geleidings-type, tegengesteld aan het p-geleidingstype van het Si, 19 een PSG-film (isolatiefilm), 20 een elektrode, die elektrisch met de poortelektrode 16 voor de MOSFET van het verarmingstype is verbonden, 21 een uit Al-metaal bestaande bedrading (aardleiding), 22 een uit Al-metaal bestaande bedrading (toevoerleiding), 23 de kanaallengte van de MOSFET van het versterkingstype en 24 de kanaallengte van de MOSFET van het verarmingstype.
De poortelektroden 14 en 14 worden vervaardigd uit polykristal-lijn n+-silicium. Ionen van verontreinigingen, zoals B, enz., met hetzelfde geleidingstype als de Si-substraat 7 met een geleiding van het p~ type, worden in het kanaal-gedoteerde gebied 15 juist onder de poortoxydefilm 13 voor de MOSFET van het versterkingstype geïmplanteerd om de Ξ drempelspanning V van de MOSFET van het versterkingstype zodanig in te stellen, dat deze ongeveer 0,2 V bedraagt ten opzichte van de toe-voerspanning V . P- of As-ionen, welke verontreinigingen zijn met een geleidingstype, dat tegengesteld is aan het p-geleidingstype van de Si-substraat 7, worden in het kanaal-gedoteerde gebied 18 juist onder de poortoxydefilm 16 voor de MOSFET van het verarmingstype geïmplanteerd teneinde de drempelspanning V ^ van de MOSFET van het verarmingstype zodanig in te stellen, dat deze ongeveer -0,6 V ten opzichte van de toevoerspanning V is.
De elektrode 20, die elektrisch met de poortelektrode 17 van de MOSFET van het verarmingstype is verbonden, strekt zich in een vlak loodrecht op het vel van tekening uit. De elektrode 20 bestaat uit hetzelfde materiaal als de poortelektrode voor de MOSFET van het verarmings- -f- type d.w.z. polykristallijn n -Si. De toevoerelektrode van de MOSFET van het verarmingstype en de afvoerelektrode van de MOSFET van het verster-kingstype zijn met het n -gebied 11 verbonden via de elektrode, die elektrisch met de poortelektrode 17 voor de MOSFET van het verarmingstype is verbonden. De elektrode 20 dient als de uitgangsklem 2 van de in fig.
7(A) aangegeven invertorketen.
Aangezien de MOSFET van het versterkingstype een geïnverteerde laag van het n-type in het oppervlaktegedeelte van de Si-substraat vormt doordat de verboden band in het oppervlaktegedeelte van de Si-substraat met een geleiding van het p-type elektrisch wordt omgebogen door de spanning, die aan de poortelektrode wordt aangelegd, zowel bij kamertemperatuur als bij de temperatuur van vloeibare stikstof, vervult deze een
E
werking van het versterkingstype d.w.z., dat de drempelspanning po sitief blijft. Ofschoon de MOSFET van het verarmingstype, waarin P- of As-ionen, welke verontreinigingen zijn met een geleidingstype, dat tegengesteld is aan het p-geleidingstype van de Si-substraat 7, worden geïmplanteerd voor het opzettelijk vormen van het kanaal 18' van het n-type juist onder de poortoxydefilm 16 door verarmingswerking bij kamertemperatuur uitvoert, wordt bij de temperatuur van vloeibare stikstof, aangezien As of P geïmplanteerd als verontreinigingen met tegengesteld geleidingstype, worden uitgevroren en niet worden geïoniseerd, in het geval, dat geen poortspanning wordt aangelegd, geen n-kanaallaag juist onder de poortoxydefilm 16 gevormd en derhalve vindt de verarmingshandeling niet plaats. D.w.z., dat de MOSFET, welke de verarmingswerking tengevolge van de geïmplanteerde verontreinigingen met tegengesteld geleidingstype kan uitvoeren, de versterkingswerking bij de temperatuur van vloeibare stikstof uitvoert.
Derhalve deed zich het probleem voor, dat ofschoon bij de bekende omzetinrichting met E/D-structuur gebruik werd gemaakt van MOSFETs van het verarmingstype voorzien van het kanaalgedeelte 18', dat met de ver ontreinigingen met tegengesteld geleidingstype was gedoteerd, de normale werking bij kamertemperatuur uitvoert doch- de normale werking bij de temperatuur van vloeibare stikstof niet kan uitvoeren.
De logische MOSFET-keten met E/D-structuur wordt daarin gekenmerkt, dat het vervaardigingsproces gemakkelijker is en het aantal MOSFETs bij het opbouwen van eenzelfde logische keten kleiner is dan bij een logische keten met CMOS-structuur.
De bedrijfssnelheid van de logische ketens blijft bijna dezelfde voor zowel de E/D-structuur als voor de CMOS-structuur en het is derhalve ook mogelijk om de bedrijfssnelheid te vergroten door een werking bij de temperatuur van vloeibare stikstof. Zoals echter eerder is beschreven, heeft de invertor met E/D-structuur, waarbij gebruik wordt gemaakt van MOSFETs van het verarmingstype, en waarbij het kanaal is gedoteerd met de verontreinigingen met een geleidingstype, tegengesteld aan het geleidingstype van de gebruikte halfgeleidersubstraat, het bezwaar, dat deze de verarmingswerking niet kan uitvoeren bij de lage temperatuur omdat de verontreinigingen op dat moment worden uitgevroren.
De uitvinding beoogt te voorzien in een MOSFET, welke in staat is om de verarmingswerking uit te voeren zonder het kanaalgedeelte te doteren met verontreinigingen met een geleidingstype, tegengesteld aan het geleidingstype van de gebruikte halfgeleidersubstraat, en een werkwijze voor het opbouwen van een invertor met E/D-structuur onder gebruik van een dergelijke MOSFET.
Een MOSFET volgens de uitvinding is daarin gekenmerkt, dat het oppervlaktegedeelte van een halfgeleiderlichaam juist onder een isolatie-film, waarop zich de poortelektrode bevindt, niet wordt gedoteerd met verontreinigingen van een geleidingstype, tegengesteld aan het geleidingstype van de halfgeleidersubstraat, en in het geval, dat het geleidingstype van de halfgeleidersubstraat p is, de uittreedarbeid van de poortelektrode kleiner is dan die van de substraat en in het geval, dat het geleidingstype van de substraat gelijk is aan n, de uittreedarbeid van de poortelektrode groter is dan die van de substraat.
Indien een MOSFET op de bovenbeschreven wijze wordt opgebouwd, wordt de verboden band voor het oppervlaktegedeelte van de substraat naar de negatieve zijde omgebogen door het verschil in de uittreedarbeid in een energiebanddiagram, waarbij gebruik wordt gemaakt van de elektronenenergie. Derhalve wordt ofschoon het oppervlaktegedeelte niet wordt gedoteerd met verontreinigingen met een gëleidingstype, tegengesteld aan dat vein de substraat, in het oppervlaktegedeelte van de substraat een geïnverteerde laag van het n-type gevormd. Aangezien de uittreed-arbeid praktisch niet varieert in afhankelijkheid vein de temperatuur, wordt de geïnverteerde laag van het n-type in het oppervlaktegedeelte van de substraat zowel bij kamertemperatuur als bij de temperatuur van vloeibare stikstof gevormd.
Derhalve kan de op de bovenbeschreven wijze opgebouwde MQSFET de verarmingswerking zowel bij kamertemperatuur als bij de lage temperatuur verwezenlijken.
Wanneer verder een E/D-invertor wordt opgebouwd onder gebruik van een MOSFET van het verarmingstype, die op de bovenbeschreven wijze is uitgevoerd en een bekende MOSFET van het versterkingstype, kan deze de invertorwerking zowel bij kamertemperatuur als bij de temperatuur van vloeibare stikstof uitvoeren. Meer in het bijzonder is het bij de lage temperatuur mogelijk een logische keten met een grote schakelsnelheid te realiseren tengevolge van de toename in de beweegbaarheid of de verzadi-gingssnelheid.
De uitvinding zal onderstaand nader worden toegêlicht onder verwijzing naar de tekening. Daarbij toont:
Fig.l een dwarsdoorsnede van een uitvoeringsvorm van een MOSFET van het verarmingstype, waarin het kanaalgedeelte niet is gedoteerd met verontreinigingen met een geleidingstype, tegengesteld aan het geleidings-type van de substraat, volgens de uitvinding;
Fig.2 een grafische voorstelling, welke een voorbeeld toont van metingen van de hoogfrequentie-C-V-curve voor een MOSFET van het verarmingstype volgens de uitvinding;
Fig.3 een diagram, dat de relatie aangeeft tussen de verontreini-gingsconcentratie in de substraat, waarbij de drempelspanning negatief is, en de dikte van de poortoxydefilm bij de in fig.l afgeheelde uitvoeringsvorm;
Fig.4 een dwarsdoorsnede van de MOSFET-invertor met n-kanaal en E/D-structuur voor de MOSFET van het verarmingstype waarvan het kanaal niet is gedoteerd met verontreinigingen van een geleidingstype, tegengesteld aan het geleidingstype van de substraat;
Fig.5(A) een schema van de E/D-invertor volgens de uitvinding;
Fig.5(B) een grafische voorstelling, welke een voorbeeld toont van in/uit-karakteristieken van de in fig.5(A) aangegeven E/D-invertor bij een kanaallengte van 0,5 ym;
Fig.6(A) een schema van de E/D-invertor volgens de uitvinding;
Fig.6(B) een grafische voorstelling, welke een voorbeeld toont van de in/uitgangskarakteristieken van de in fig.6(A) aangegeven E/D-invertor bij een kanaallengte van 0,1 ym;
Fig.7(A) een schema van een bekende MOSFET-invertorketen met E/D-s truc tuur';
Fig.7(B) een grafische voorstelling, welke een voorbeeld toont van de in/uitgangskarakteristieken van de bekende MOSFET-invertor met E/D-structuur, aangegeven in fig.7(A);
Fig.8 een grafische voorstelling , welke een voorbeeld toont van
de afvoerstroom (I ) versus de poortspanning (V)-karakteristieken van D G
een bekende MOSFET met n-kanaal van het verarmingstype en versterkings-type; en
Fig.9 een dwarsdoorsnede van een bekende MOSFET-invertor met n-kanaal en E/D-structuur voor de MOSFET van het verarmingstype, waarvan het kanaal is gedoteerd met verontreinigingen met een geleidingstype, dat tegengesteld is aan het geleidingstype van de substraat.
Hierna zal de uitvinding onder verwijzing naar in de tekening aangegeven uitvoeringsvormen nader worden toegelicht.
Fig.l toont een dwarsdoorsnede van een uitvoeringsvorm van een MOSFET van het verarmingstype, waarin het kanaalgedeelte niet is gedoteerd met verontreinigingen met een geleidingstype, tegengesteld aan het geleidingstype van de substraat, volgens de uitvinding.
In fig.l stellen dezelfde verwijzingen als die, welke voor fig. 7(A) worden gebruikt, identieke of soortgelijke onderdelen voor en 25 is een n+-gedoteerd gebied (het toevoergebied S van de MOSFET van het verarmingstype) . Het oppervlaktekanaalgedeelte 18' van de Si-substraat 17 juist onder de isolatiefilm 16 voor de poortelektrode 17 is niet gedoteerd met verontreinigingen van een geleidingstype (n-type), tegengesteld aan het geleidingstype van de substraat 7. Dit gedeelte 18' kan zijn gedoteerd met verontreinigingen van hetzelfde geleidingstype (p-type) als de substraat 7. Voorts bestaat de poortelektrode 17 uit een materiaal met een uittreedenergie, welke kleiner is dan de uittreedenergie van de Si-substraat 7 met een geleiding van het p-type. De Si-substraat 7 kan van het n-geleidingstype zijn. In dit geval wordt het bovengenoemde gedeelte 181 niet gedoteerd met verontreinigingen van het p-geleidingsty-pe en bestaat de poortelektrode 17 uit een materiaal met een uittreedarbeid, welke groter is dan de uittreedarbeid van de substraat 7. Ook in dit geval kan het gedeelte, overeenkomende met het bovengenoemde gedeelte 18 1 , worden gedoteerd met verontreinigingen van hetzelfde geleidingstype als het n-geleidingstype van de substraat.
De basisstructuur is identiek aan die van een MOSFET met n-kanaal van het versterkingstype, welke volgens de LOCOS-isolatiemethode wordt vervaardigd en het vervaardigingsproces is derhalve identiek aan het bekende n-kanaal-MOSFET-proces. De elementisolatie kan tot stand worden gebracht door middel van een willekeurige isolatiemethode, welke verschilt van de LOCOS-isolatiemethode, indien de elementen daardoor kunnen worden geïsoleerd. . .....
Indien de poortelektrode werd vervaardigd uit polykristallijn si-licium van het n -type zou een gebruikelijke MOSFET met n-kanaal van het versterkingstype ontstaan.
Een van de kenmerken van de uitvinding is, dat de poortelektrode niet is vervaardigd uit polykristallijn silicium van het n+-type doch daarvoor een materiaal wordt gebruikt met een kleine uittreedarbeid. Het is voor het materiaal voor de poortelektrode nodig, dat dit een uit-treedvermogen heeft, dat kleiner is dan ongeveer 4 eV en het is wenselijk dat de uittreedarbeid zo klein mogelijk is. Eenvoudige metalen, zoals Mg, Sc, Y, Ba, La, Ce, Pr, Nd, Er, enz., en verbindingen, zoals LaB6, enz., kunnen daarvoor worden gebruikt. Van deze materialen is het wenselijk gebruik te maken van La, Mg of LaB6 omdat deze zijn aangepast aan het conventionele siliciumproces, een hoog smeltpunt hebben en een grote uittreedarbeid bezitten. Meer in het bijzonder bezit LaB6 een uittreedarbeid van ongeveer 2,5 eV en behoort dit tot de groep met de kleinste uittreedarbeid van de bovenbeschreven materialen. Voorts bezit het een smeltpunt, dat hoger ligt dan 800°C en is het chemisch stabiel. Bovendien is, aangezien een dunne film van LaB& op een gemakkelijke wijze door een bekende elektronenbundel-opdampmethode kan worden gevormd en de kristallografische oriëntatie daarvan kan worden geregeld door de verdampingsomstandigheden te·kiezen, LaB6 een van de meest wenselijke materialen.
Bij de uitvoeringsvorm volgens de uitvinding werden voor de poortelektrode 17 Mg, La en LaB6 gebruikt. Men kan evenwel daarvoor andere materialen gebruiken indien deze een uittreedarbeid hebben, welke kleiner is dan ongeveer 4 eV, chemisch stabiel zijn en een smeltpunt hebben, dat hoger ligt dan 800°C.
Wanneer een materiaal met een uittreedarbeid, kleiner dan 3,5 eV voor de poortelektrode wordt gekozen, wordt de verboden band in het op-pervlaktegedeelte juist onder de poortoxydefilm omgebogen door het verschil in uittreedarbeid tussen het materiaal en Si met een geleiding van het p-type en wordt het oppervlaktegedeelte omgezet in materiaal met een geleiding van het n-type. D.w.z., dat het mogelijk is de kanaallaag van het n-type in het oppervlaktegedeelte juist onder de poortoxydefilm te vormen zonder dat het gebied van het n-type opzettelijk wordt gevormd door het implanteren van ionen van P of As, welke verontreinigingen zijn met een geleidingstype, tegengesteld aan het geleidingstype van de substraat, door ionen-implantatie in het kanaalgedeelte 18' van de Si-sub-straat met een geleiding van het p-type, juist onder de poortoxydefilm 16.
Fig.2 is een grafische voorstelling, welke een voorbeeld toont van metingen van de hoogfrequentie-C-V-curve van een MIS-diode tussen de poortelektrode 17 en de Si-substraat 7 met een geleiding van het p-type bij een frequentie van ongeveer 1 MHz en een temperatuur van 300°K b.v.
wanneer de verontreinigingsconcentratie in de Si-substraat met een gelei- 16 ”3 ding van het p-type 1 z 10 cm bedraagt, de poortoxydefilm een dikte heeft van ongeveer 20 nm, en de uit LaB6 bestaande poortelektrode een dikte heeft van ongeveer 500 nm. De drempelspanning, waarbij het oppervlaktegedeelte van de Si-substraat met een geleiding van het p-type bij deze MIS-diode werd geïnverteerd, bedroeg ongeveer -1,6 V. De bij de temperatuur van vloeibare stikstof verkregen C-V-kromme was ongeveer gelijk aan die, verkregen bij kamertemperatuur, en de drempelspanning was eveneens gelijk aan die, welke werd verkregen bij kamertemperatuur nl. ongeveer - 1,6 V.
In de afvoerstroom-(I_)-poortspanning -(V)-karakteristieken van
D G
de MOSFET van het versterkingstype met een kanaallengte van ongeveer 1 ym, bedroeg ongeveer -1,6 V zowel bij kamertemperatuur als bij 77°K. Voorts bedroeg in het geval, dat de eerder beschreven afmetingen en een poortelektrode, vervaardigd uit Mg, werden gebruikt, de drempelspanning ongeveer -0,9 V zowel bij kamertemperatuur als bij 77°K,
Zoals voor de bovenbeschreven uitvoeringsvorm is toegelicht, is het mogelijk de drempelspanning op een negatieve waarde te brengen door voor de poortelektrode gebruik te maken van een materiaal met een kleine uittreedarbeid zonder het gedeelte van de Si-substraat en een geleiding van het p-type, juist onder de poortoxydefilm opzettelijk te doteren met verontreinigingen (P, As, enz.), waarvan het geleidingstype tegengesteld is aan het geleidingstype van de substraat.
De omstandigheden waaronder de drempelspanning een negatieve waarde aanneemt, hangen in hoofdzaak af van de specifieke weerstand van de Si-substraat met een geleiding van het p-type en de dikte van de poortoxydefilm en niet van de dikte van de poortelektrode. In het geval, dat LaB6 werd gebruikt, hing de drempelspanning ook iets af van de oriëntatie van het kristallografische oppervlak van de LaB6-film en varieerde afhankelijk van de oriëntatie met ongeveer 0,3 V.
In het geval, waarbij de verontreinigingsconcentratie in de Si- 17 -3 substraat met een geleiding van het p-type b.v. ongeveer 1 x 10 cm bedraagt (specifieke weerstand van ongeveer 1,5 Ohm.cm), is wanneer LaB6 voor de poortelektrode wordt gebruikt en de dikte van de poortoxydefilm kleiner is dan ongeveer 40 nm, de drempelspanning negatief. Fig.3 toont de relatie tussen de verontreinigingsconcentratie NA in de Si-substraat met een geleiding van het p-type, waarvan de drempelspanning op een negatieve waarde wordt gebracht door voor de poortelektrode LaB6 en Mg te gebruiken, en de dikte H van de poortoxydefilm. Wanneer de dikte van de poortoxydefilm en verontreinigingsconcentratie b.v. zijn gelegen in een gebied onder de respectieve lijn (gearceerd gebied) in fig.3, is de drempelspanning negatief. De MIS-diode waarvoor de karakteristieken zijn aan- gegeven in de fig.2 en 3, is een monster, waarbij de scheidingsvlak- niveaudichtheid b.v. 1 tot 2 x 10^ cm ^ bedraagt. In het geval van de MOSPET met n-kanaal kan, indien de scheidingsvlakniveaudichtheid hoog is, aangezien de drempelspanning in negatieve richting toeneemt, een 10 -3 scheidingsvlakniveaudichtheid, groter dan 2 x 10 cm worden gebruikt.
Voor MIS-dioden met verschillende scheidingsvlakniveaudichtheden verschillen de karakteristieken, aangegeven in de fig.2 en 3. In elk geval was het om aan de drempelwaarde een negatieve waarde te geven, nodig om voor de poortelektrode gebruik te maken van een materiaal met een kleine uittreedarbeid.
Zoals boven beschreven, vormt ofschoon de drempelspanning negatief is vóór de MOSFET met n-kanaal, voor de invertor met E/D-structuur de waarde van de drempelspanning een probleem. Voor de invertor met E/D-structuur wordt de drempelspanning v-]-NV van de invertor bepaald als een spanning, waarbij de uitgangsspanning V0UT gelijk is aan de ingangsspan-ning V^ in de in fig.7(B) aangegeven invertorkarakteristieken. Door een bekende ontwerpmethode wordt de drempelspanning van de invertor ingesteld op ongeveer -0,6 V , zodat de schakelsnelheid bij benadering gelijk blijft aan het inschakelen en uitschakelen van de ingangsspanning bij ongeveer de helft van de toevoerspanning V van de invertor. Derhalve bedraagt in het geval, dat de toevoerspanning V 5 V is, de drempelspanning van de MOSFET van het verarmingstype ongeveer -3 V.
Bij de logische zeer snelle MOSFET-keten met grote dichtheid, welke het doel van de uitvinding vormt, bedraagt, aangezien deze is samengesteld uit fijne MOSFETs, waarvan de kanaallengte kleiner is dan ongeveer 0,5 ym, de drempelspanning ongeveer 3,3 V wanneer de kanaallengte ongeveer 0,5 ym bedraagt, en 1 - 1,5 V wanneer de kanaallengte ongeveer 0,1 ym bedraagt. Derhalve dient de drempelspanning van de MOSFET van het verarmingstype te worden ingesteld op ongeveer -2 V wanneer de kanaallengte ongeveer 0,05 ym bedraagt, en -0,6 tot -1,0 V wanneer deze 0,1 ym bedraagt.
Zoals aangegeven door de in de fig.2 en 3 afgebeelde voorbeelden kan bij de uitvoeringsvorm van de MOSFET van het verarmingstype volgens de uitvinding een drempelspanning van ongeveer -1,7 V worden gerealiseerd. Voorts was het mogelijk de poortspanning in een gebied van -2 V
tot 0 V te regelen door B, enz., welke verontreinigingen van hetzelfde geleidingstype als de substraat met een geleiding van het p-type zijn, in het kanaalgedeelte te implanteren zelfs indien de poortoxydefilm een bepaalde dikte heeft. Bij de MOSFET van het verarmingstype volgens de uitvinding bedroeg de ondergrens van de drempelspanning, welke wordt verkregen in het geval, dat een poortelektrode, bestaande uit LaB6, wordt gebruikt, en wanneer de verontreinigingsconcentratie in de substraat ' 15 -3 met een geleiding van het p-type een waarde heeft van b.v. 1 x 10 cm en de poortoxydefilm een dikte heeft van b.v. 5 nm, ongeveer -2 V. Derhalve kan de MOSFET van het verarmingstype volgens de uitvinding voor de invertor met E/D-structuur worden gebruikt onder toepassing van fijne MOSFETs, waarvan de kanaallengte kleiner is dan 0,5 ym, waarbij de poortoxydefilm een dikte dient te hebben van ongeveer 5 - 20 nm en de toevoerspanning een waarde dient te hebben, welke ongeveer 1 - 3,3 V bedraagt.
In fig.4 is een uitvoeringsvorm van de invertor met E/D-structuur afgeheeld, waarbij gebruik wordt gemaakt van een poortelektrode, welke bestaat uit LaB6 of Mg.
In de figuur stellen verwijzingen, overeenkomende met die, aangegeven in fig.l, identieke of overeenkomstige onderdelen voor en is 26 het kanaalgedeelte van de MOSFET van het verarmingstype, dat niet is gedoteerd met verontreinigingen met het geleidingstype, tegengesteld aan het geleidingstype van de substraat. De fundamentele opbouw daarvan is als volgt:
Een geïntegreerde keten met de invertor met E/D-structuur, aangegeven in fig.4, omvat een halfgeleidersubstraat 7 met een geleiding van het p- of n-type, een toevoergebied 10 van een MOSFET van het verster-kingstype en een afvoergebied 12 van een MOSFET van het verarmingsgtype, gevormd op een afstand van de hoofdoppervlaktezijde van de halfgeleidersubstraat, een eilandvormig gemeenschappelijk gebied 11, dat als een afvoergebied voor de MOSFET van het versterkingstype en een toevoergebied van de MOSFET van het verarmingstype dient, tussen het toevoergebied van de MOSFET van het versterkingstype en het afvoergebied van de MOSFET van het verarmingstype, een poortisolatiefilm 16 voor de MOSFET van het verarmingstype, gevormd, op het oppervlaktegedeelte 15 van de halfgeleider- substraat tussen het afvoergebied van de MOSFET van het verarmingstype en het gemeenschappelijke gebied, welk gedeelte niet is gedoteerd met verontreinigingen van een geleidingstype, dat tegengesteld is aan het ge-leidingstype van de halfgeleidersubstraat, een poortelektrode 17 voor de MOSFET van het verarmingstype, gevormd op de poortisolatiefilm voor de MOSFET van het verarmingstype, een elektrode 20, gevormd op het gemeenschappelijke gebied en elektrisch verbonden met de poortelektrode van de MOSFET van het verarmingstype, een poortisolatiefilm 13 voor de MOSFET van het versterkingtype, gevormd op het oppervlaktegedeelte 26 van de halfgeleidersubstraat tussen het toevoergebied van de MOSFET van het versterkingstype en het gemeenschappelijke gebied, welk gedeelte niet is gedoteerd met verontreinigingen van een geleidingstype, dat tegengesteld is aan het geleidingstype van de halfgeleidersubstraat, en een poortelektrode 14 voor de MOSFET van het versterkingstype, gevormd op de poortisolatiefilm voor de MOSFET van het versterkingstype, waarbij tenminste de poortelektrode van de MOSFET van het verarmingstype een uit-treedarbeid heeft, welke kleiner is dan die van de halfgeleidersubstraat met een geleiding van het p-type, in het geval, dat de halfgeleidersubstraat een geleiding van het p-type heeft, en groter is dan die van de halfgeleidersubstraat met een geleiding van het n-type, in welk geval de halfgeleidersubstraat een geleiding van het n-type heeft.
Als vervaardigingsproces voor de bovenbeschreven uitvoeringsvorm werd gebruik gemaakt van het n-MOS-proces onder gebruik van de bekende LOCOS-isolatiemethode. De isolatie kan tot stand worden gebracht onder gebruik van elke andere methode dan de LOCOS-isolatiemethode. Het is slechts nodig, dat men in staat is de verschillende elementen te isoleren. In tegenstelling tot het bekende n-MOS-proces wordt evenwel het deel van het Si 26 met een geleiding van het p-type juist onder de poortoxydefilm 16 in de MOSFET met n-kanaal van het verarmingstype niet gedoteerd door de ionenimplantatie enz. met verontreinigingen, zoals As en P met tegengesteld geleidingstype. Daarentegen worden voor de poortelektrode 17 van de MOSFET met n-kanaal van het verarmingstype LaB6 of Mg gebruikt. De poortelektrode bestaande uit LaB6 werd gevormd onder gebruik van de bekende elektrodebundelopdampmethode. Die bestaande uit Mg, werd gevormd onder gebruik van de bekende elektrodebundelverdampingsme- thode of de spettermethode. Het toevoer- en afvoergebied van de MOSFET met n-kanaal van het verarmingstype werd gevormd door het implanteren van ionen van P na de vorming van de uit LaB6 bestaande poortelektrode.
Voorts werd voor de poortelektrode 14 van de MOSFET van het versterkingstype het conventionele polykristallijne Si van het n+-type gebruikt.
Bij wijze van voorbeeld wordt de uit LaB6 bestaande poortelektrode 17 niet gevormd door slechts êén laag, zoals aangegeven in fig.4, doch kan deze elektrode een tweelaagsstructuur hebben, bestaande uit een -f polykristallijne n of silicide-laag die op de LaB6-laag is gevormd.
Om de drempelspanning van de MOSFET van het versterkingstype te regelen, werden ionen van B, welke verontreinigingen van hetzelfde gelei-dingstype zijn als het Si met een geleiding van het p-type, in het kanaafc-gedeelte geïmplanteerd voordat de poortoxydefilm 13 werd gevormd. De
E
ionen van B werden zodanig geïmplanteerd, dat de drempelspanning ongeveer 0,7 V bedraagt voor een MOSFET met een kanaallengte van onge-
E
veer 0,5 ym en de drempelspanning bedraagt ongeveer +0,3 V voor een MOSFET met een kanaallengte van 0,1 ym.
Om daarentegen de drempelspanning van de MOSFET van het verarmings-type te regelen, werden ionen van B, welke verontreinigingen zijn met hetzelfde geleidingstype als de Si-substraat met de geleiding van het p-type, in het kanaalgedeelte geïmplanteerd voordat de poortoxydefilm 2 werd gevormd. Ionen van B werden zodanig geïmplanteerd, dat de drempelspanning V D ongeveer -2 V bedraagt voor een MOSFET met een kanaallengte van 0,5 ym en de drempelspanning ongeveer -1 V bedraagt voor een MOSFET met een kanaallengte van 0,1 ym.
Ofschoon bij de hier beschouwde uitvoeringsvorm verontreinigingen van hetzelfde type als de p-geleiding van Si voor het regelen van de drempelspanning werden geïmplanteerd, is het niet noodzakelijk dat de ionenimplantatie plaatsvindt indien de drempelspanningen van de MOSFET van het versterkingstype en de MOSFET van het verarmingstype resp. ongeveer 0,2 VDD en ongeveer 0,6 V ten opzichte van de toevoerspanning VDD van de E/D-invertor bedragen.
Indien ionen van P of As, welke verontreinigingen zijn met een geleidingstype, dat tegengesteld is aan het p-geleidingstype van Si, in het kanaalgedeelte bij de vervaardiging van de MOSFET van het verarmingstype overeenkomstig de bekende methoden werden geïmplanteerd, zou ofschoon een kanaal van het n-type wordt gevormd, dat de werking van het verarmingstype bij kamertemperatuur uitvoert, bij de temperatuur van vloeibare stikstof (77°K), aangezien P- of As-verontreinigingen geïmplanteerd als verontreinigingen met een geleiding van het n-type zouden worden uitgeput, geen kanaallaag van het n-type worden gevormd en zou de inrichting geen werking van het verarmingstype kunnen vervullen. In het geval echter, dat het kanaalgedeelte wordt gedoteerd met verontreinigingen van een geleiding van het p-type ten opzichte van het p-geleidingstype van Si slechts om de concentratie daarvan te variëren, aangezien zij niet worden uitgevroren, het eerder beschreven uitvriezen geen invloed noch bij kamertemperatuur noch bij 77°K. Derhalve is de E/D-invertor volgens de hier beschouwde uitvoeringsvorm in staat om de normale invertorwer-king zowel bij kamertemperatuur als bij 77°K uit te voeren.
Fig.5B en 6B tonen in/uitgangs-karakteristieken van de in de fig. 5A en 6A aangegeven E/D-invertors onder gebruik van MOSFETs met een ka-naallengte van resp. ongeveer 0,5 ym en een kanaallengte van ongeveer 0,1 ym. De toevoerspanning bedraagt ongeveer 3,3 V voor een invertor met een kanaallengte van ongeveer 0,5 ym en ongeveer 1,5 V voor een invertor met een kanaallengte van ongeveer 0,1 ym. De in/uitgangskarakte-ristieken, aangegeven in de fig.5B en 6B, werden zowel bij kamertemperatuur als bij 77°K verkregen. In tegenstelling met het feit, dat de E/D-invertor, waarbij gebruik werd gemaakt van conventionele MOSFETs van het verarmingstype bij 77°K geen normale werking vertoonde, vertoonde de E/D-invertor volgens de uitvinding zijn normale werking zowel bij kamertemperatuur als bij 77°K.
Er werd een ringoscillator opgebouwd door de bovenbeschreven E/D-invertors in een meertrapsvorm te verbinden en de poortvertragingstijd per poort werd bij kamertemperatuur en bij 77°K gemeten. Het bleek, dat deze werd bekort met een tijd van ongeveer 0,7 - 0,5 bij 77°K ten opzichte van die, verkregen bij kamertemperatuur.
Ofschoon bij de bovenbeschreven uitvoeringsvorm voor de substraat Si met een geleiding van het p-type werd gebruikt, was het ook in het geval, dat voor de substraat Si met een geleiding van het n-type werd ge bruikt, mogelijk een MOSFET met p-kanaal van het verarmingstype en een invertor met E/D-structuur te verkrijgen zonder het kanaalgedeelte van de MOSFET van het verarmingstype met B te doteren, dat een verontreiniging met een geleidingstype is, tegengesteld aan de geleiding van het n-type van het Si. Voor de poortelektrode van de MOSFET met p-kanaal van het verarmingstype kan tussen de materialen met een uittreedarbeid, groter dan die van Si met een geleiding van het n-type, gebruik worden gemaakt van Se, Ir, Pt, enz., welke materialen zijn die een uittreedarbeid hebben, welke groter is dan ongeveer 5,5 eV. Echter wordt bij voorkeur Pt gebruikt, dat op een gemakkelijke wijze kan worden gevormd door gebruik te maken van de elektronenbundelverdampingsmethode enz. en waarvan het smeltpunt ongeveer 1770°C bedraagt. Door gebruik te maken van een poortelektrode, welke uit platina bestaat, was het mogelijk een MOSFET van het verarmingstype te verkrijgen, welke de verarmingswerking zowel bij kamertemperatuur als bij de lage temperatuur vervulde en een invertor met p-kanaal met E/D-structuur te verkrijgen.
De MOSFET van het verarmingstype volgens de uitvinding kan zowel bij kamertemperatuur als bij de temperatuur van vloeibare stikstof werken en ook de invertor met E/D-structuur kan zowel bij kamertemperatuur als bij de temperatuur van vloeibare stikstof werken.
Een geïntegreerde MOSFET-keten, waarbij gebruik wordt gemaakt van MOSFETs van het verarmingstype en invertors met E/D-structuur kan voorzien in een snelwerkende geïntegreerde keten met grote dichtheid, welke zowel de grote snelheid van de geïntegreerde keten, waarin bipolaire transistoren worden gebruikt, als de grote mate van integratie van de MOSFET vertoont door deze bij de temperatuur van vloeibare stikstof aan te drijven.
Voorts kan, in tegenstelling met de invertor, met CMOS-structuur de invertor met E/D-structuur voorzien in èen snelwerkende geïntegreerde keten met grote dichtheid onder gebruik van een eenvoudig vervaardigings-proces en een klein aantal MOSFETs.
Voorts is het aangezien de geïntegreerde MQSFET-keten volgens de uitvinding zowel bij kamertemperatuur als bij de temperatuur van vloeibare stikstof kan werken, bij de opbouw van een stelsel mogelijk de werking daarvan bij kamertemperatuur te controleren teneinde defecte plaat- jes en panelen te verwisselen, de normale werking van het stelsel te verifiëren en daarna het stelsel op te zoeken, dat bij de temperatuur van vloeibare stikstof de beste werking vertoont.
Claims (7)
1. Geïntegreerde keten voorzien van veldeffecttransistoren van het verarmingstype, voorzien van een halfgeleidersubstraat met een geleiding van het p-type, een toevoergebied, dat op de hoofdoppervlaktezijde van de halfgeleidersubstraat is gevormd, een afvoergebied, dat in de nabijheid van het toevoergebied op de hoofdoppervlaktezijde van de halfgeleidersubstraat is gevormd, een poortisolatiefiïm, welke op het oppervlaktegedeelte van de halfgeleidersubstraat tussen het toevoergebied en het afvoergebied is gevormd, en een poortelektrode, die op de poortiso-latiefilm is gevormd, met het kenmerk, dat het genoemde oppervlaktegedeelte, waarop de poortisolatiefiïm is gevormd, niet is gedoteerd met verontreinigingen met een geleiding van het n-type, en de poortelektrode een uittreedarbeid heeft, welke kleiner is dan die van de halfgeleidersubstraat met een geleiding van het p-type.
2. Geïntegreerde keten volgens conclusie 1, met het kenmerk, dat het oppervlaktegedeelte van de halfgeleidersubstraat tussen het toevoergebied en het afvoergebied, dat niet met verontreinigingen met een geleiding van het n-type is gedoteerd, niet is gedoteerd met verontreinigingen met eenzelfde geleidingstype als de halfgeleidersubstraat.
3. Geïntegreerde keten voorzien van veldeffecttransistoren van het verarmingstype, voorzien van een halfgeleidersubstraat met een geleiding van het n-type, een toevoergebied, dat op de hoofdoppervlaktezijde van de halfgeleidersubstraat is gevormd, een afvoergebied, dat in de nabijheid van het toevoergebied op de hoofdoppervlaktezijde van de halfgeleidersubstraat is gevormd, een poortisolatiefiïm, die op het oppervlaktegedeelte van de halfgeleidersubstraat tussen het toevoergebied en het afvoergebied is gevormd, en een poortelektrode, die op de poortisolatie-film is gevormd, met het kenmerk, dat het genoemde oppervlaktegedeelte, waarop de poortisolatiefiïm is gevormd, niet is gedoteerd met verontreinigingen met een geleiding van het p-type, en de poortelektrode een uittreedarbeid heeft, welke groter is dan die van de halfgeleidersubstraat met een geleiding van het n-type.
4. Geïntegreerde keten volgens conclusie 3, met het kenmerk, dat het oppervlaktegedeelte van de halfgeleidersubstraat tussen het toevoerge-bied en het afvoergebied, dat niet met verontreinigingen met een gelei-di n g van het p-type is gedoteerd, niet is gedoteerd met verontreinigingen die hetzelfde geleidingstype hebben als de halfgeleidersubstraat.
5. Geïntegreerde keten met tenminste één E/D-invertor voorzien van een halfgeleidersubstraat met een geleiding van het p- of n-type, een toevoergebied van een MOSFET van het versterkingstype en een afvoerge-bied van een MOSFET van het verarmingstype, gevormd op een afstand van elkaar aan de hoofdoppervlaktezijde van de halfgeleidersubstraat, een eilandvormig gemeenschappelijk gebied, dat als een afvoergebied van de MOSFETs van het versterkingstype en een toevoergebied van de MOSFET van het verarmingstype dient, tussen het toevoergebied van de MOSFET van het versterkingstype en het afvoergebied van de MOSFET van het verarmingstype, een poortisolatiefilm voor de MOSFET van het verarmingstype, gevormd op het oppervlaktegedeelte van de halfgeleidersubstraat, gelegen tussen het afvoergebied van de MOSFET van het verarmingstype en het gemeenschappelijke gebied, een poortelektrode voor de MOSFET van het verarmingstype, gevormd op de poortisolatiefilm voor de MOSFET van het verarmingstype, een elektrode, gevormd op het gemeenschappelijke gebied en verbonden met de poortelektrode van de MOSFET van het verarmingstype, een poortisolatiefilm voor de MOSFET van het versterkingstype, gevormd op het oppervlaktegedeelte van de halfgeleidersubstraat tussen het toevoergebied van de MOSFET van het versterkingstype en het gemeenschappelijke gebied, en een poortelektrode voor de MOSFET van het versterkingstype, gevormd op de poortisolatiefilm voor de MOSFET van het versterkingstype, met het kenmerk, dat het oppervlaktegedeelte van de halfgeleidersubstraat, waarop de poortisolatiefilms voor de MOSFET van het verarmingstype en de MOSFET van het versterkingstype zijn gevormd, niet is gedoteerd met verontreinigingen van het geleidingstype, dat tegengesteld is aan het geleidingstype van de halfgeleidersubstraat, en tenminste de poortelektrode van de MOSFET van het verarmingstype een uittreedarbeid bezit, welke kleiner is dan die van de halfgeleidersubstraat met een geleiding van het p-type, in het geval, dat de halfgeleidersubstraat een geleiding van het p-type heeft, en groter is dan die van de halfgeleidersubstraat met een geleiding van het n-type, in het geval, dat de halfge- leidersubstraat een geleiding van het n-type bezit.
6. Geïntegreerde keten volgens conclusie 1, 3 of 5, met het kenmerk, dat de afstand tussen het toevoergebied en het afvoergebied, gevormd op het oppervlak van de halfgeleidersubstraat, kleiner is dan 0,5 ym.
7. Geïntegreerde keten volgens conclusie 1, 3 of 5, met het kenmerk, dat de toevoer/afvoerspanning voor de enkele veldeffecttransistor van het verarmingstype of de spanning tussen aarde van de invertor van het versterkings/verarmingstype en de afvoerelektrode van de veldeffecttransistor van het verarmingstype, of de aan de geïntegreerde halfgeleider-keten aangelegde spanning onder een gelijkspanning van 5 V ligt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10215689 | 1989-04-21 | ||
JP10215689 | 1989-04-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
NL9000949A true NL9000949A (nl) | 1990-11-16 |
Family
ID=14319867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL9000949A NL9000949A (nl) | 1989-04-21 | 1990-04-20 | Geintegreerde keten. |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPH0348460A (nl) |
CA (1) | CA2014296C (nl) |
DE (1) | DE4012681A1 (nl) |
FR (1) | FR2646289A1 (nl) |
GB (1) | GB2231720B (nl) |
NL (1) | NL9000949A (nl) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2243948B (en) * | 1990-04-20 | 1994-06-08 | Nobuo Mikoshiba | Integrated circuit |
JPH1168105A (ja) * | 1997-08-26 | 1999-03-09 | Mitsubishi Electric Corp | 半導体装置 |
US7064050B2 (en) * | 2003-11-28 | 2006-06-20 | International Business Machines Corporation | Metal carbide gate structure and method of fabrication |
US7667277B2 (en) * | 2005-01-13 | 2010-02-23 | International Business Machines Corporation | TiC as a thermally stable p-metal carbide on high k SiO2 gate stacks |
US8063450B2 (en) | 2006-09-19 | 2011-11-22 | Qunano Ab | Assembly of nanoscaled field effect transistors |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2012712B2 (de) * | 1970-03-17 | 1972-11-02 | Siemens AG, 1000 Berlin und 8000 München | Integrierte bistabile kippschaltung mit feldeffekttransistoren |
JPS5214383A (en) * | 1975-07-24 | 1977-02-03 | Fujitsu Ltd | Mis-type semiconductor device |
JPS56165359A (en) * | 1980-05-23 | 1981-12-18 | Nec Corp | Semiconductor device |
JPS56165358A (en) * | 1980-05-23 | 1981-12-18 | Nec Corp | Semiconductor device |
JPS57128967A (en) * | 1981-02-02 | 1982-08-10 | Nec Corp | Integrated semiconductor device |
JPS5925273A (ja) * | 1982-08-03 | 1984-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
JPS59168666A (ja) * | 1983-03-15 | 1984-09-22 | Toshiba Corp | 半導体装置 |
DE3330851A1 (de) * | 1983-08-26 | 1985-03-14 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen |
JPS60100474A (ja) * | 1983-11-04 | 1985-06-04 | Shindengen Electric Mfg Co Ltd | 半導体圧力センサ |
JPS60100473A (ja) * | 1983-11-05 | 1985-06-04 | Mitsubishi Electric Corp | 電界効果トランジスタ |
JPS61137317A (ja) * | 1984-12-10 | 1986-06-25 | Agency Of Ind Science & Technol | 半導体装置用電極材料 |
JPS62219966A (ja) * | 1986-03-22 | 1987-09-28 | Toshiba Corp | 半導体装置 |
JPS63113895A (ja) * | 1986-10-30 | 1988-05-18 | Nec Corp | Mos型半導体集積回路装置 |
-
1990
- 1990-04-10 CA CA 2014296 patent/CA2014296C/en not_active Expired - Fee Related
- 1990-04-17 GB GB9008525A patent/GB2231720B/en not_active Expired - Fee Related
- 1990-04-20 DE DE19904012681 patent/DE4012681A1/de not_active Withdrawn
- 1990-04-20 FR FR9005083A patent/FR2646289A1/fr active Granted
- 1990-04-20 NL NL9000949A patent/NL9000949A/nl not_active Application Discontinuation
- 1990-04-20 JP JP2105038A patent/JPH0348460A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE4012681A1 (de) | 1990-10-25 |
GB9008525D0 (en) | 1990-06-13 |
CA2014296A1 (en) | 1990-10-21 |
FR2646289A1 (fr) | 1990-10-26 |
GB2231720A (en) | 1990-11-21 |
GB2231720B (en) | 1993-08-11 |
FR2646289B1 (nl) | 1994-08-19 |
CA2014296C (en) | 2000-08-01 |
JPH0348460A (ja) | 1991-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7683433B2 (en) | Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors | |
US4772927A (en) | Thin film FET doped with diffusion inhibitor | |
US7226843B2 (en) | Indium-boron dual halo MOSFET | |
US7898297B2 (en) | Method and apparatus for dynamic threshold voltage control of MOS transistors in dynamic logic circuits | |
US7586155B2 (en) | Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors | |
US5557231A (en) | Semiconductor device with improved substrate bias voltage generating circuit | |
US6093951A (en) | MOS devices with retrograde pocket regions | |
US5985727A (en) | Method for forming MOS devices with retrograde pocket regions and counter dopant regions buried in the substrate surface | |
US4470059A (en) | Gallium arsenide static induction transistor | |
WO1998045948A1 (en) | Qmos digital logic circuits | |
US5338698A (en) | Method of fabricating an ultra-short channel field effect transistor | |
US5245207A (en) | Integrated circuit | |
US5306650A (en) | Method of making silicon MESFET for dielectrically isolated integrated circuits | |
US4072868A (en) | FET inverter with isolated substrate load | |
JPH0210678Y2 (nl) | ||
US4956691A (en) | NMOS driver circuit for CMOS circuitry | |
US4622573A (en) | CMOS contacting structure having degeneratively doped regions for the prevention of latch-up | |
KR20050084430A (ko) | N-채널 풀-업 소자 및 논리 회로 | |
US6600205B2 (en) | Method for making low voltage transistors with increased breakdown voltage to substrate having three different MOS transistors | |
US4138782A (en) | Inverter with improved load line characteristic | |
US6124618A (en) | Dynamic threshold MOSFET using accumulated base BJT level shifter for low voltage sub-quarter micron transistor | |
NL9000949A (nl) | Geintegreerde keten. | |
US4205330A (en) | Method of manufacturing a low voltage n-channel MOSFET device | |
US5670393A (en) | Method of making combined metal oxide semiconductor and junction field effect transistor device | |
US5602410A (en) | Off-state gate-oxide field reduction in CMOS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BA | A request for search or an international-type search has been filed | ||
BB | A search report has been drawn up | ||
BB | A search report has been drawn up | ||
BC | A request for examination has been filed | ||
CNR | Transfer of rights (patent application after its laying open for public inspection) |
Free format text: CLARION CO., LTD. |
|
BV | The patent application has lapsed |