DE2039955A1 - Ladungsspeicheranordnung - Google Patents

Ladungsspeicheranordnung

Info

Publication number
DE2039955A1
DE2039955A1 DE19702039955 DE2039955A DE2039955A1 DE 2039955 A1 DE2039955 A1 DE 2039955A1 DE 19702039955 DE19702039955 DE 19702039955 DE 2039955 A DE2039955 A DE 2039955A DE 2039955 A1 DE2039955 A1 DE 2039955A1
Authority
DE
Germany
Prior art keywords
insulation layer
layer
charge
metal
charge storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702039955
Other languages
English (en)
Inventor
Joseph Maserjian
Lewicki George W
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
California Institute of Technology CalTech
Original Assignee
California Institute of Technology CalTech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by California Institute of Technology CalTech filed Critical California Institute of Technology CalTech
Publication of DE2039955A1 publication Critical patent/DE2039955A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Read Only Memory (AREA)

Description

DZIIIBM » MÜNCHEN »6, DEN
POSTFACH 860 820
MDHLSTRASSE 22, RUFNUMMER 48 39 21/22
California Institute of Technology, 1201 East California Boulevard, Pasadena, California
Ladungsspeicheranordnung
Die vorliegende Erfindung betrifft eine Ladungsspeicheranordnung mit einer auf einem Substrat angeordneten ersten Isolationsschicht, einer über der ersten Isolationsschicht angeordneten aweiten Isolationsschicht und mit Elektroden zur Ladungszuführung zu den Isolationsschichten·
Bei Ladungsspeicheranordnungen der vorgenannten Art handelt es sich der Art nach um Metall-Hitrid-Oxyd-Feldeffekttransistoren auf Siliziumbasis, kurz MFOS-FeIdeffekttransistoren genannt. Derartige Feldeffekttransistoren können zur ladungsspeicherung verwendet werden. Die grundsätzliche Wirkungsweise derartiger MNIS-Feldeffektentransistoren beruht auf der Verwendung von zwei verschiedenen Isolationssehiehten (Siliziumnitrid und Siliziumoxyd), welche auf einer Siliziumoberfläche ausgebildet sind. An dem Siliziumsubstrat und an der auf dem Siliziumsubstrat aufgebrachten Schichtfolge aus Isolationsschichten sind Elektroden vorgesehen, welche als Quellen-, Senken- und Steuerelektrode bezeichnet werden.
109809/1815
¥ird an der Steuer- und Senkenelektrode ein ausreichend hoher Spannungsimpuls eingespeist, so wird in der Anordnung eine Ladung»speichert. Eb wird angenommen, da8 diese ladung Fangstellen-Energienireaus Ib Vitridfilm oder aber im Idealfall nahe der Orenzfläohe Nitrid-Oxyd besetzt. Biese ladung kann dadurch geändert werden, daß die Größe und die Polarität der «wischen Steuer- und Senkenelektrode eingespeisten Spannungsimpulse in verschiedenen Zeitdauern gesteuert wird, wobei eine Anreicherung oder Verarmung an Elektronen auftritt. Die groSen Spannungeimpulse stellen den EinschreibTorgang sur Speicherung von Information dar, welche mittels kleinerer Betriebsspannungen leicht ausgelesen werden kann· Die Polarität bzw. das Vorhandensein oder Nichtvorhandeneeiη einer Ladung kann Ober die Amplitude eines Stromes festgestellt werden, welcher bei Anlegen dieser normalen Auslesespannungen swisohen der Quellen- und Senkenelektrode fließt.
Bei Anordnungen der rorbesohriebenen Art ergibt sich eine Begrenzung der Anwendbarkeit aufgrund der Tatsache, daß zur Speicherung von ladung in den Fangsteilen eine endliche Zeit erforderlich iet, wenn die geep eioherte Ladung Über eine längere Zeitperiode erhalten bleiben soll. Diese langstellen, welche im Sinne einer Erhaltung der gespeicherten Ladung am wirksamsten sind, besitzen geringe Wirkungsquerschnitt e, soda fl Impulse mit längerer Zeitdauer (in der GrUfanordnung τοη 1 msecjerforderlich sind, um die Besetzung dieser Fangstellen wesentlich su ändern. Kürzere Impulse beeinflnBen primär oberflächennahe fangstellen, bei denen die gespeicherte Ladung in erhöhtem MaAe flüchtig ist. Pur sehr schnelle Computer mit Speichern, welche die Ladung halten, sind Einschreib- und Aueleeeseiten in unter einer Mikrosekunde liegenden Größenordnungen erforderlich. Für derartige Zwecke eignen sich die im vorstehenden beschrie-
- 3 109809/1116
—■ 3 benen Speicheranordnungen, nicht.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrund·, eine ladungsspeicheranordnung der in Rede stehenden Art anzugeben, welche bei kurzen Einschreib- und Aueleeezeiten Daten dauerhaft zu speichern versag, so dag sie eich für schnelle Computer eignet. Insbesondere soll eine derartige Ladungsspeicheranordnung auf Metall-leolatometall-DUn«- filmbaeis sich zum Einbau in einen Speicher Bit hoher Packungediohte eignen.
Diese Aufgabe wird gem&B der Erfindung bei einer Ladungeseeicheranordnung der eingangs genannten Art durch eine zwischen den Isolationssohiohten angeordnete und ton diesen vollständig bedeckte Metallschicht gelöst.
Bei einem Ausführungsbeispiel der Erfindung wird ein Halbleitersubstrat aus eine« Siliciumeinkristall gebildet, auf dem eine Siliziumozyd-Schicht (SlO2) alt einer Blöke in der Größenordnung von 100 Angstrom aufgewachsen wird. Auf die Oberflohe der Oxydschicht wird eine Metallschicht mit einer Dicke bis zu 100 Angstrom aufgebracht. Die Metallschicht wird sodann von einer Isolationsschicht, welche aus Metalloxyd oder Metallnitrid besteht, vollständig bedeckt. Diese (| Isolationsschicht ist normalerweise dicker als die SiOg-Isolationsschicht. Die aus Metalloxyd oder Metallnitrid bestehende Isolationsschicht kann beispielsweise thermisch, durch Diffusion oder durch eine Plasmareaktion (Hochfrequenzoder Gleichspannungeentladung) hergeetellt werden. Diese Isolationsschicht soll ein schmaleres verbotenes Band und eine schwächere Hochfeld-Leltungsabhängigkelt als SiO2 haben. Auf der Metalloxyd- oder Metallnitrid-Schicht wird zur Bildung einer Steuerelektrode ein Metallkontakt aufgebracht}
- 4 - ' 109809/1815
Weiterhin werden auf p+-diffundierten Bereichen Metallkontakte aufgebracht, welche ebenso wie bei normalen Feldeffekttransistoren mit isolierter Steuerelektrode die Quellen- und Senkenelektrode bilden.
Die dünne Metallschicht wirkt als großer Fangbereich, welcher eine nahesu unbegrenzte Ladung bu speichern vermag und eine Sinfangwahrscheinliohkeit von nahezu eins besitzt. Dabeiist lediglioh ein sehr schmaler Spannungsimpuls erforderlich, um Ladung iu speichern (Einschreibvorgang). Ebenso ist lediglich ein sehr kurzer Spannungsimpuls erforderlich, um die Menge an sugefUhrter Ladung festzustellen (AusIeBevor gang). Die für das Einschreiben und Auslesen erforderlich· Zeit ist lediglich durch das wirksame RC-Prοdukt des. Kreises begrenzt.
Gemäß einer weiteren AusfUhrungeform der Erfindung können anstelle des einkristallinen Siliziums auch polycristalline Halbleiter Verwendung finden. Es ist dabei bevorzugt, dal derartige Anordnungen im Sperrbetrieb arbeiten{ es kBnnen dabei an der HaIbleiterschicht nachträglich zur Bildung der Quellen- und Senkenelektrode dierekt Meta11-kontakte angebracht werden, ohne daß in diesen Bereichen diffundierte pn-Obergänge erforderlich sind. Die Halbleiterschioht kann entweder n- oder p-leitend sein. Auf der Metallschicht wird zwischen den Bereichen, welche später die Bereiche für die Quellen-und Senkenelektrode bilden, eine Metallschicht, beispielsweise aus Aluminium,aufgebracht. Die Metallschicht wird zur Bildung der ersten Isolationsschicht mit einer Dicke bis zu 100 Angstrom oxydiert oder nitriert. Besteht die Haiperleiterschicht jedoch beispielsweise aus Silizium, so kann die erste Isolationsschicht auch darch direkte Oxydation der Siliziumoberfläche gebildet werden· Die eingeschlossene Metalledicht, die äußere Isola-
109809/1815
tionaschicht and die Steuer-, Quellen- und Senkenelektrode werden sodann in der vorbeschriebenen Art hergestellt« Die äußere Iaοlationsschicht soll dioker sein und ein schmaleres verbotenes Sand besitzen, so daß sie eine schwächere Hochfeldleitungsabhängigkeit als die dem Haltleiter benachbarte innere Isolationsschicht besitzt.
Gemäß einer anderen Ausführungeform der Erfindung wird die Ladungsspeicheranordnung durch einen bei niederen Spannungen arbeitenden einfachen Dünnfilm-Kondensator gebildet. Sie a auf einer Isolationsschicht aufgebrachte Metallschicht wird dabei durch eine Isolationsschicht bedeckt, wobei zu deren Herstellung ein· Oxydations- oder Ni triervorfahren zur Anwendung kommt. Die dünne Metallschicht, die Isolationsschicht und die äußere Metallelektrode werden sodann ebenso wie bei den vorbeschriebenen Anordnungen aufgebracht. Die beiden Isolations schichten sollen dabei unterschiedliche verbotene Bänder aufweisen, wobei die Isolationsschicht mit dem schmaleren verbotenen Band vorzugsweise dicker ist. Sie relative Lage als obere oder untere Schicht ist dabei nicht von Bedeutang. Bei einer derartigen Anordnung wird die Ladung ebenso wie in den oben beschriebenen Anordnuqpn in der dünnen Metallschicht gespeichert (Einschreibvorgang). Dies erfolgt ^ durch Einspeisen eines Spannungsimpaises geeigneter Polarität und ausreichender Amplitude an den beiden Elektroden« Das Auslegen kann duroh schmalere Impulse beider Polaritäten erfolgen. Der sich dabei ergebende Strom hängt von der in der dünnen Metallschicht gespeicherten Ladung ab.
Die Ladungsspeicherungsanordnungen gemäß der Erfindung sind vorzugsweise als zweipolige Dünnfilmspeioher verwendbar.
Weitere Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbti-
- 6 109809/1815
- 6 epielen anhand der Figuren. Se neigtt
•Fig. 1 eine echematisohe Darstellung eines bekannten MNOS-Feldeffektträneietore;
Fig. 2 eine sohematisohe Dareteilung einer Ladungsepeicher-
anordnung in Form eines Traneistors gemäß der Erfindung;
Fig· 3 ein Energiediagramm, aue dem die Energieniveaue in der Anordnung nach Fig. 2 ersichtlich sind;
Fig. 4 eine sohematisohe Daretellung im Schnitt eines weiteren AuefUhrungsbeiepiele der Erfindung;
Fig. 5 eine eohematieche Darstellung la Schnitt einer weiteren Aueführungeeform der Erfindung;
Fig. 6 eine echematische Darstellung des Einbaus τοη erfindungegemäfien LadungsspeioherTorrichtungen der in Fig. 5 dargestellten Art in eine Speiohermatrixf
Fig. 7 eine sohematleohe ebene Aneicht einer der in der Anordnung nach Fig. 6 verwendeten Ladungespeicheranordnung ;
r "
Fig. β ein Diagramm der Aueleseinformation dee in Fig. 6 dargestellten Speichers; und
FIg* 9 eine eohematieche Darstellung einer weiterenArt des Einbaus von erfindungsgemäBen Ladung«- . •peioheranordnungen in eine Speiohermatrii.
109809/1818
Der in Fig. 1 schematich dargestellte bekannte MNOS-FeIdeffekttransistor besitzt ein Substrat 10 aus Halbleitermaterial wie beispielsweise n-leitendee Silizium. In der Oberfläche des η-leitenden Silizium-Substrats ergibt sich der Feldeffekt aufgrund einer Inversionsschicht 12 aus p-leitendem Silizium, welche einen p-leitenden Kanal darstellt. An den beiden Enden des Kanals sind auf p+-diffundierten Bereichen 13 eine Quellenelektrode 14 und eine Senkenelektrode 16 aufgebracht.
Auf demjp-leitenden Kanal ist zwischen dem p+-leitenden "
Quellen- und Senkenbereich eine thermisch aufgewachsene Siliziumdioxyd-Schicht 18 (SiO2) vorgesehen. Auf diese Siliziumdioxyd-Schicht ist eine Silizium-nitridschicht 20 aufgebracht. Auf die letztgenannte Schicht ist wiederum eine Metallschicht 22 aufgebracht, welche als Steuerelektrode dient.
Um in dieser Anordnuog «line Ladung au speichern, wird «β den Schichten eine Hoohspaanaag angelegt. Diese Hochspannung wird von einem zwischen der Steuer» und der Senkenelektrode liegenden Impulsgenerator 24 geliefert. Aufgrund der Hochspannung werden,wie oben erwähnt, nah« der Terbindungsfläche m zwischen dem Siliziumoxyd und dem Nitrid an Fangstellen Elektroden entweder eingefangen oder imitiert. Wie oben ausgeführt, ist es zur Sicherstellung der Ladungsspeicherung Über lange Zeitperioden erforderlich, diese Ladung in tiefliegenden Fangstellen au speichern. Damit dies der Fall ist, muß die Hochspannung für eine Zeitdauer in der GrUtenordnung von Millisekunden an den isolierenden Schichten anliegen.
Zum Auslesen dient ein Spannungsimpuls mit einer Amplitude, welche unter der Amplitude liegt, die zur Ladungsspeicherung erforderlich ist. Dieser Ausleseimpuls wird ebenso auf die
- 8 109809/1815
Steuer- und Senkenelektrode gegeben. Zwischen die Quellen-UDd Senkenelektrode eind ein Stromdetektor 26 und eine Gleichepannungequelle 27 geeohaltet. Wird in der Halbleiteranordnung Tor dta Anlegen dee Aueleeefeldes eine Ladung gespeichert, eo wird ein Strom mit einer ereten Amplitude festgestellt, let keine Ladung oder eine Ladung Mit umgekehrter Polarit&t gespeichert, eo untereoheidet sio. der feetgeetellte Stromwert τοη dem vorher feetgeetellten Wert.
Die In VIg. 2 dargeetellte AusfUhrungeform einer Lsdungsepeioheranordnung geaät der Erfindung entspricht der in Fig. 1 dargestellten bekannten Anordnung mit ewei wichtigen Auenmhmen. line Au·nähme bildet eine abgeschlossene Meta11-echioht 5Of welche swisehen den Ieolationeechichten 18 und 20 vorgesehen let. Ee wurde oben schon erwähnt, daß eine Anordnung der in Fig. 1 dargestellten Art in ihrer Yerwendbarkeit dadurch begrenst ist, dal sur Langseitepeicherung endliche Zeiten fur die Ladungsspeicherung in tiefen Fangstellen erforderlich sind. Sie erfindungegemäfl vorgesehene dünne Metallschicht führt sur Bildung eines tiefen Energieniveaue, das als großer Fangbereich wirkt. Ein derartiger Fangbereich vermag eine nahesu unbegrensteLadung su speichern und besitst «ine Sinfachwahrscheinlich von nahesu eins. Fig. 3 seigt ein Energiediagramm der in Fig. 2 dargestellten Anordnung. Durch Einspeisung eines Hochepannungsimpulses geeigneter Polarität an der Steuer-Senkenelektrode wereden Elektronen entweder der Metallschicht 30 eugeführt oder iron dieser abgeführt. Sei negativen Impulsen (Steuerelektrode negativ) treten Elektronen in die Struktur ein und werden im Energieniveau der eingeschlossenen Metallschicht 30 gefangen. Andererseits werden bei po4sltiven Impulsen Elektronen emittiert· Aufgrund des Torhandenseins der beiden be-
- 9 109809/1815
nachbarten Isolationsschichten können Elektronen nach dem Abschalten des Feldes weder zugeführt noch abgeführt werden.
Bin weiterer Unterschied der erfindungsgemäßen Anordnung gegenüber der bekannten Anordnung besteht darin, dme die Metallschicht 30 als Basismetall zur Bildung der äußeren Isolationsschicht 20 dient. Diese Isolationsschicht kann beispielsweise durch Oxydieren oder Nitrieren gebildet werden. Als Metall kann Aluminimum oder ein anderes Metall | Verwendung finden, das unter Bildung einer guten Isolationsschicht reagiert.
Wenn die Schichten ausreichend isolieren, so reichen Dikken bis zu 100 Angström aus, um die Ladung (überschuh oder Mangel an Elektronen) mit einer Entladungekonstanten in der Größenordnung von Jahren su speichern· Andererseits ermöglicht die eingeschlossen· Metallschicht die Speicherung von ladung unter Verwendung von extrem kurzen Hochfeldimpulsen, wobei lediglich eine Begrenzung dusch das effektive RC-Produkt des Kreises gegeben ist.
Eine Anordnung der in Fig. 2 dargestellten Axt kann bei- 4| spielsweise folgendermaßen hergestellt werdent es wird von einem Siliziumsubstrat ausgegangen, das unter Verwendung von gebräuchlichen Verfahren zur Bildung einer SiO2-Schicht thermisch oxydiert wird. Sodann wird auf dieser SiOjj-Schicht eine Metallschicht, beispielsweise aus Aluminium, aufgebracht. Diese bedeckt die SiOp-Sohioht nicht vollständig, da sie von der nachfolgend aufzubringenden Isolationsschicht vollständig eingeschlossen werden soll. Zur Bildung dieser äußeren Isolationsschicht kann Metallschicht oxyAdiert oder nitriert werden.
- 10 -
109809/1815
Es lat für die Wirkungsweise wesentlich, daß die Ieolations-8 oll ich ten gute Isolationsqualitäten besitzen. Un zu veruei-' den, dat eich in der äuSeren Isolationsschicht 20 leitende Brücken ergeben, welche zu einem Abfließen der gespeicherten ladung führen, kann die eingeschlossene Metallschicht ge» mäf einer Weiterbildung der Erfindung ale diskontinuierliche Schicht ausgebildet werden. Sie imfaöt dabei eine Vielzahl ron in Querrichtung Ib Abstand voneinander befindlichen und getrennt isolierten Metallbereichen· Dach dem Oxydieren ■k oder Nitrieren beeinflussen schlechte Bereiche die in benachbarten Bereichen gespeicherte Ladung nicht.
Pig. 4 zeigt im Querschnitt eine weitere Aueführungsform der Erfindung. Der Unterschied der in Fig. 4 dargestellten Anordnung zu der in fig. 2 dargestellten Anordnung besteht darin, daß auf ein isolierendes Substrat 10 eine Halbleiter schicht 32 aufgebracht ist, auf der sieb die Ieolationeechicht 18 befindet· Die Halbleiterschicht kann in Fällen, in denen p*n-Übergänge nicht zweckmäßig sind, aus PoIykristall-Material bestehen. Biese Anvordnung kann in einfacher Welse dadurch la Sperrbetrieb betrieben werden, da· auf der Halbleiterschicht zur Bildung der Quellen-φ und Senkenelektroden geeignete Metaliechichten aufgebracht werden, Izflbrigen entspricht die Anordnung nach flg. 4 der Anerdnung naoh fig. 2. Bei einer derartigst in fig· 4 dargestellten Anordnung let zur Bildung fen großen Speichermatrizen keine Einkristall-Technologie erforderlich·
fig. 5 zeigt eine weitere Aueführungsfora der Erfindung in Form eines einfachen, bei niederen Spannungen arbeitenden Kondensators. Auf ein isolierendes Substrat 40 ist eine Metallschicht 42 aufgebracht, welche eine der Elektroden bildet und zu diesem Zweok mit einer Klemme 52 verbunden ist.
- 11 109809/1815
Auf diese untere Netallelektrode 42 ist eine erste Isolationsschicht 44 aufgebracht, welche beispielsweise ein Hetalloxyd oder ein Metallnitird sein kann. Auf der Oberfläche dieser Isolationsschicht befindet sich eine Metallschicht 46·
Biese Metallschicht 46 wird durch ein« sweite Isolationsschicht 48 eingeschlossen, welche durch Oxydieren oder Nitrieren der Metallschicht 56 gebildet werden kann. Auf der «weiten Isolationsschicht 48 let eine alt einer Hemme 53 verbundene äuflere Metallelektrode 50 vorgesehen. | Die beiden Isolationsschichten 44 und 48 dürfen nicht identisch «ein, da sie unterschiedlicheLeitfMhigkeiteeigenschaften bei hohen Feldern besitzen nüssen· Diese Bedingung kann dadurch erfüllt werden, daβ die Ieoletionsmaterialien unterschiedliche Verbots-Bäcder besitsso· Die Isolationsschicht alt einen schmaleren verbotenen Band ist dabei normalerweise dicker. Bine Anordnung der in fig. 5 beschriebenen Art kann als «weipollgea Speicherelement verwendet werden*
flg.6 zeigt eine Aueführungeform eines Speiehers alt wahlweise» Zugriff unter Tsrwendung von erflndungsgeaftfen Ladungsspeicherahordnungen. Der Zugriff su der Matrix ans (| Ladungsspeicheranordnutigen 60 erfolgt über X-Zugriffsschalter 62' und T-Zugriffes cha lter 64. Derartige Schalter können in an sich bekannter Weise sub Zwecke der Adressierung einer von mehreren !-Leitungen 68 und einer von ahreren !-Leitungen 66 verwendet werden· Die !-Leitungen verlaufen in der Matrix vertikal, während die !-Leitungen horizontal verlaufen. Ad den Schnittpunkten der X- und T-Leitungen ist jeweils sine Ladungsspeiohsranordnung 60 angeordnet. Die jeweilige Ladungss* leiteranordnung wird
- 12 109809/1815
durch Anlegen geeigneter Spannungen an die eich in ihr schneidende X- und Y-Leitung zum Einschreiben oder Auslesen ausgewählt.
^ine Speicheranordnung 60 kann die in Fig. 5 im Querschnitt dargestellte und die in Pig. 7 in ebener Ansicht dargestellte Konfiguration besitzen. Die gesamte Matrix von Speicheranordnungen einschließlich der Verdrahtung kann auf einem einzigen isolierenden Substrat 40 ange-
^ ordnet werden. Die untere Metallelektrode wird dabei je-
W weile τοπ eines Leiterstreifen 40 gebildet. Die erste Isolationsschicht 44 kann beispielsweise durch Oxydieren oder Nitrieren der unteren Metallelektrode über ihrer gesamten Länge erfolgen. Der Anschluß an die Klemmen der ■ Zugriffssohalter 66 ist daudrch gegeben, daß die Leiterstreifen aus der isolierenden Schicht herausragen. Eine durch einen gestrichelten Kreis dargestellte Metallschicht 46 wird sodann auf die isolierende Schicht 44 aufgebracht. Die zweite Isolationsschicht 48 wird beispielsweise durch Oxydieren oder Nitrieren der Metallschicht 46 hergestellt* Auf diese zweite Isolationsschicht 48 wird sodann die obere Elektrode 50 aufgebracht. Diese Elektrode bildet
α eine !-Leitung. In diesem Falle ist die Elektrode 42 eine ™ !-Leitung.
Zum Zwecke des Einschreiben in den in Fig. 6 dargestellten Speicher wird ein einen bestimmten Wert Überschreitender Spannungsimpuls an die Anordnung angelegt, wobei die Energie der Elektronen so weit angehoben wird, daß sie durch eine Isolationsschicht hindurchtreten und in Abhängigkeit τοπ der Polarität das durch die eingeschlossene Metallschicht (siehe Fig. 3) gebildete EnergienieTau entweder verlassen oder besetzen. Auf diese Weise wird eine negative
- 13 109809/181 5
oder positive Ladung gespeichert. Der Spannungsimpuls wird durch einen Impulsgenerator 67 an die I- und Y-Zugriffsschalter gegeben. Übersteigt die Spannung den vorgegebenen Wert nicht wesentlich, so wird lediglich die Speicheranordnung beeinflußt, welche im Schnittpunkt der entsprechenden X- und Y-Leitung liegt. Die anderenSpeioheranordnungen erhalten lediglich einen Bruchteil dieser Spannung, so daß sie unbeeinflußt bleiben. Pur ein teilweises Zerstören des Auslesens wird eine Spannung irgendeiner Polarität mit einer Amplitude, welche geringer als die Amplitude der Einsehreibimpulse ist, eingespeist. Der sich dabeijergebende Strom | kann mittels eines Stromdetektors 69 festgestellt werden, welcher in Serie zum Impulsgenerator 67 liegt.
Die Amplitude des fließenden Stromes hängt, wie Pig. 8
zeigt, von der Polarität und de» Betrag der vorher in dir eingeschlossenen Metallschicht gespeicherten Ladung ab.
Bei Einspeisung eines Spannungsimpuls^ Tq ergibt «ich
ein Stromwert I1, wenn eine positive Ladung des Betrag·»
Q, gespeichert wurde. Ist die gespeicherte Ladungsmenge
klein oder negativ, wie beispielsweise der Ladungewert
Q2, so ergibt sich ein Auslesestro» mit dem Wert Ig. Der Auslesevorgang 1st lediglich teilweise eerstörend, da die
zur Auslesung verwendeten kleineren Impulse lediglich ge- ™ ringe Änderungen der gespeicherten Ladung herbeiführen.
Ist lediglich eine begrenzte Aniahl von AusIesevorgangen
gefordert, so ist es nicht notwendig» eine erneute BInschreibung vorzunehmen, d.h. der Speiohervorgang ist einer zerstörungsfreien Speicherung äquivalent. Darüber hinaus kann der Einfluß des Auslesens auf die gespeicherte Ladung dadurch wesentlich reduziert werden, dai die Polarität zwischen aufeinander folgenden Ausleseimpulsen geändert
Eine vollständig zerstörungsfreie Ausleung kann durch Ab-109809/1815 -U-'
tastung mittels Licht oder einem Elektronenstrahl erfolgen. Der optische Effekt hängt von einer inneren Photoemission über die durch die Isolationeschichten gegebene Energiebarriere ab. Die effektive Energiebartiere und damit die Amplitude der Photoemissions-Auslesestrome Bind eine Funktion der gespeicherten Ladung. Sin Elektronenstrahl tastet das sich aus der gespeicherten Ladung ergebende Oberflächenpotential ab. Dieses Potential kann in einem konventionellen Abtast-Elektronenmikroskop angezeigt werden.
Fig. 9 «eigt schematised einen Speicher, in dem Ladungsspeioheranordnungen der in Pig.2 und 4 dargestellten Art verwendet werden. Die jeweiligen Ladungaspeicheranordnungen 82 besitzen eine mit einer Y-Leitung Θ6 verbundene Senkenelektrode 84, wobei die Y-Leitung an einen T-Zugriffe-•chaIter 88 angeschlossen ist. !-Zugriffsschalter 92 liegen an !-Leitungen 94» welch· ihrerseits an Steuerelektroden 9·" der einseinen Speicheranordnungen 82 angeschlossen •Ind. Quellenelektroden 96 liegen an einer gemeinsamen Leitung 100· Zwischen den llDgingtn der X» und T-Zugriffs-•chalter 92 und 88 lieft «in Impulsgenerator 80· Zwischen dem Eingang der T-Zagrtifssehalter 88 und der gemeinsamen Leitung 100 liegen la Seri· ein Stromdetekter 90 und ein· eieichspannungaquelle 91·
!wischen der Quellen- und Senkenelektrode fliest solange •in vertiachl&sslebftrer Strom, bis eine SohwellepftDnung ■wleohen der Steuer- and Senkenelektrode überschritten wird. Zum Auslesen wird iwisehen der Steuer- und Senkenelektrode ein Spannungsimpuls mit vorgegebener Polarität und Amplitude angelegt. ImIls der Spannungsimpuls eine Sohwellepannung Qbersehreltet, welche durch die vor dem Auslesen gespeicherte Ladung definiert ist, ergibt sich
- 15 109809/1815
BAD ORIGINAL
ein Stromanstieg. Zum Einschreiben werden an die Steuer- und Senkenelektrode Spannungsimpalse mit größerenAmplituden und geeigneter Polarität angelegt, so daß sich eine Ladungsspeicherung im oben beschriebenen Sinne ergibt.
- Patentansprüche -
~ 16 -
109809/1815

Claims (9)

  1. Ladungespeicheranordnung mit einer auf einem Substrat angeordneten ersten Isolationsschicht, einer über der ersten Isolationsschicht angeordneten zweiten Isolationsschicht und mit Elektroden zur ladungszuführung zsu den Iaolationaschichten, gekennzeichnet durch eine zwischen den laolationsschichten (18, 20; 44, 48) angeordnete uod too diesen vollständig bedeckten Metallschicht (30; 46).
  2. 2. Ladnngsspelcheranordinuag nach Anspruch 1, dadurch gekennzeichnet, dai/letallschicht eine Vielzahl von in Abstand voneinander angeordneten, getrennt isolierten Metallbereichen umfaßt.
  3. 3. Ladungespeicheranoränuag nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, dafl das Substrat (10) aus Silizium, die erst· Isolationsschicht (18) aus Siliziuraoxyd und die »weite Isolationsschicht (20) aus Metalloxyd oder Metalltaitrid gebildet 1st.
  4. 4. Ladungsspeicheranordnung nach einem der Ansprüche 1 bis 3» dadurch gekennseichnet, daß die Metallschicht (301 46) aus Aluminium und die zweite Isolationsschicht (20; 48) aus Aluminiumoxyd oder Aluminiumnitrid gebildet ist.
  5. 5. Ladungsspeioheranordnung nach einem der Ansprüche 1 bis 4, dadaroh gekennzeichnet, dal auf dem Substrat (10) eine Halbleltersohloht (32) aufgebracht ist und dal dl· Sohiohtfolge aas erster Isolationsschicht (18), Metallschicht (30) on* zweiter Ietlatienssohioht (20) auf dl· HaIblederschicht aufgebracht IuX (Flg. 3)·
    109809/1815
    - 17 -
  6. 6. Lagerspeicheranordnung nach Anspruch 5, dadurch gefennzeichnet, daß das Substrat (10) aus isolierendem Material gebildet 1st und dafl die Halbleiterschicht (32) polykristallin ausgebildet ist (Fig. 3).
  7. 7. Lagerspeicheranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine der Elektroden aIszwischen dem Substrat (10; 40) und der ersten Isolationsschicht (18; 44) angeordnete Metallschicht (12; 32; 42) ausgebildet ist.
  8. 8. Speicher unter Verwendung einer Vielzahl von in Zeilen und Spalten angeordneten Ladaungsspeicheranordnungen nach einem der Ansprüche 1 bis 7, gekennzeichnet durch eine Vielzahl Von MetaIlschiohten (48), die auf einer ersten, auf einem Substrat (40) befindlichen Isolationsschicht (44) an Kreuzungspunkten von Zeilen und Spalten angeordnet und von einer zweiten Isolationsschicht
    (48) bedeckt sind und jeweils eine Ladungsspeicheran» Ordnung (60; 82) bilden, eine Vielzahl von mit jeweils einer Elektrode der Iiadungsspeieheranordnung (60; 82) verbundenen Zeilenleitungen (52} 86), ein« .Vielzahl won mit einer weiteren Elektrode der Iiadangeepeioheranordnungen verbundenen Spaltenleitern (50; 94) und durch Einrichtungen (62, 64 J 88, 92) zur selektifeö Iteeeaierung einer der Zeilen- und Spaltenleiter (42, 50| 88, 92) zwecks Zu- oder Abführung von ladung mu ©der von der am Sreuzungapunkt diese® Zeilen-*und . lei'ters angeordneten üadungsepticAeraioriiuiig (60 82). (S1Ig. 69 7 und 9)..- .
    ■ 9. Speioher iÄcfe 'Anspruch'B1 daduroä geteaaBOtsiinoti äai ■ dieBltktroSen der Laäuncoaiißc»? ateeranoranuttn^D ^OS) oia®
    .* 'Quellenelektrode (98), ein®.1 Seilcoiiolokt^oOe ίθ<!}, ein· Steuerelektrode (Sr6) iiifiiiiofHD, mQ #l» ijod
    10S809/1I1S ' . ' - ie -
    ter (86) die Senkenelektrode!! und die Spaltenleiter (94) die Steuerelektroden (96) verbinden, dafl die Quellenelektroden (96) und ein Leiter (100) nit einen Detektor (90) gekuppelt eind und da· die Senkenelektroden (84) über die Einrichtungen (88, 92) iur selektiven Adressierung der Ladungeepeioheranordnungen (82) Bit des Detektor (90) gekoppelt sind (Hg.
  9. 9).
    181 5
    Leerseite
DE19702039955 1969-08-11 1970-08-11 Ladungsspeicheranordnung Pending DE2039955A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US84905769A 1969-08-11 1969-08-11

Publications (1)

Publication Number Publication Date
DE2039955A1 true DE2039955A1 (de) 1971-02-25

Family

ID=25304961

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702039955 Pending DE2039955A1 (de) 1969-08-11 1970-08-11 Ladungsspeicheranordnung

Country Status (4)

Country Link
JP (1) JPS4936786B1 (de)
DE (1) DE2039955A1 (de)
FR (1) FR2058205A1 (de)
GB (2) GB1329220A (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2125680A1 (de) * 1967-12-14 1972-12-07 Sperry Rand Corp Speicher mit Transistoren mit veränderlichem Schwellwert
DE2125681A1 (de) * 1971-05-24 1973-01-18 Sperry Rand Corp Speicher mit transistoren mit veraenderlichem schwellwert
DE2232756A1 (de) * 1971-07-06 1973-01-18 Ibm Monolithisch integrierbare speicherzelle und verfahren zur herstellung derselben
DE2736715A1 (de) * 1976-08-16 1978-02-23 Ncr Co Speichervorrichtung mit wahlfreiem zugriff
EP0730310A1 (de) * 1995-03-03 1996-09-04 STMicroelectronics S.r.l. Elektrisch programmierbare und löschbare nichtflüchtige Speicherzelle und FLASH- und EEPROM-Typ-Speicheranordnungen
US7602069B2 (en) 2004-03-31 2009-10-13 Universität Duisburg-Essen Micro electronic component with electrically accessible metallic clusters

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50140737U (de) * 1974-05-07 1975-11-19
EP0159601A3 (de) * 1984-04-10 1987-08-19 Hartwig Wolfgang Prof.Dr. Thim Logik-Schaltungsanordnung mit dazu angepasst ausgebildeten Feldeffekt-Transistoren

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2125680A1 (de) * 1967-12-14 1972-12-07 Sperry Rand Corp Speicher mit Transistoren mit veränderlichem Schwellwert
DE2125681A1 (de) * 1971-05-24 1973-01-18 Sperry Rand Corp Speicher mit transistoren mit veraenderlichem schwellwert
DE2232756A1 (de) * 1971-07-06 1973-01-18 Ibm Monolithisch integrierbare speicherzelle und verfahren zur herstellung derselben
DE2736715A1 (de) * 1976-08-16 1978-02-23 Ncr Co Speichervorrichtung mit wahlfreiem zugriff
EP0730310A1 (de) * 1995-03-03 1996-09-04 STMicroelectronics S.r.l. Elektrisch programmierbare und löschbare nichtflüchtige Speicherzelle und FLASH- und EEPROM-Typ-Speicheranordnungen
US6061269A (en) * 1995-03-03 2000-05-09 Stmicroeletronics S.R.L. P-channel memory cell and method for forming the same
US7602069B2 (en) 2004-03-31 2009-10-13 Universität Duisburg-Essen Micro electronic component with electrically accessible metallic clusters

Also Published As

Publication number Publication date
JPS4936786B1 (de) 1974-10-03
GB1329220A (en) 1973-09-05
GB1326794A (en) 1973-08-15
FR2058205A1 (de) 1971-05-28

Similar Documents

Publication Publication Date Title
DE3885408T2 (de) Nichtflüchtige Speicherzelle.
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE2107022C3 (de)
DE3203516A1 (de) Nicht fluechtige, elektrisch umprogrammierbare floating-gate-speicheranordnung
DE2838937A1 (de) Rom-speicheranordnung mit feldeffekttransistoren
DE2356275C2 (de) Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET
DE2745290A1 (de) Integriertes speicherfeld
DE2838907A1 (de) Verfahren zum programmieren einer igfet-speicherzelle
DE2657643A1 (de) Halbleiteranordnung fuer ein speicherelement
DE2553203A1 (de) Festkoerper-bildabtaster mit zerstoerungsfreiem, wahlfreiem zugriff
EP0045469A2 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE2624157A1 (de) Halbleiterspeicher
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE2842122A1 (de) Energieunabhaengige speicherzelle sowie metallnitridoxid-halbleitervorrichtung und sammlerzelle
DE69513207T2 (de) Halbleitervorrichtung
DE2363089C3 (de) Speicherzelle mit Feldeffekttransistoren
DE2201028A1 (de) Feldeffekt-Speicherelement
DE2614698A1 (de) Halbleiterspeicher
DE2039955A1 (de) Ladungsspeicheranordnung
DE2142721A1 (de) Integrierte bistabile Speicherzelle
DE4005645C2 (de) MIS-Halbleiteranordnung
DE2904812A1 (de) Halbleiteranordnung
DE2711542A1 (de) Kapazitiver halbleiterspeicher
DE2705992A1 (de) Halbleiterspeicher
DE2253614A1 (de) Halbleiterschieberegister