DE3885408T2

DE3885408T2 - Nichtflüchtige Speicherzelle.

Info

Publication number: DE3885408T2
Application number: DE88113409T
Authority: DE
Inventors: Roy S Bass; Arup Bhattacharyya; Gary D Grise
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1987-10-16
Filing date: 1988-08-18
Publication date: 1994-05-11
Anticipated expiration: 2008-08-19
Also published as: JPH01115165A; US4870470A; EP0311773B1; DE3885408D1; EP0311773A3; EP0311773A2; JPH0795571B2

Description

Die vorliegende Erfindung betrifft im allgemeinen Speicherzellen in integrierten Schaltkreisen und im besonderen nichtflüchtige, programmierbare Speicherzellen.
Bezug genommen wird auf die gleichzeitig anhängige US-Patentanmeldung S.N. 869,469 mit den Titel "Dual Gate EEPPOM Cell", eingereicht am 28. Mai 1986, als Weiterbehandlungsantrag für die jetzt fallengelassene US-Patentanmeldung S.N. 655,175, eingereicht am 27. September 1984. Die Erfindung betrifft eine EEPROM-Zelle, in der die Steuer-Gates der ersten und der zweiten Dual-Elektroneninjektorstruktur (DEIS) ein einzelnes, schwebendes Polysilicium-Gate überlagern und gesondert an Steuerspannungen liegen, um ohne Zwischenschaltung eines Löschzyklus in die Zelle zu schreiben und daraus zu lesen.
In der Industrie sind weitgehend elektrisch löschbare, programmierbare Festwertspeicher (EEPROM) gebräuchlich. EEPROM- Zellen benötigen keine periodischen Wiederauffrischimpulse, wie sie die kapazitiven Speicherelemente herkömmlicher Eintransistor/dynamischen Direktzugriffsspeicherzellen (DRAM - Dynamic Random Access Memory) brauchen. Das führt zu einer merklichen Energieeinsparung. Weil sie zur Herstellung des gespeicherten logischen Zustands einer Injektion bzw. des Abziehens der Ladung bedürfen, sind die Schreibzyklen der EEPROM-Zellen merklich länger als die der DRAMs.
Jetzt sollen verschiedene beispielhafte EEPROM-Techniken diskutiert werden.
US-Patent 3,500,142 (erteilt am 10. März 1972 für Kahng und übertragen auf AT&T) beschreibt einen programmierbaren Feldeffekttransistor (FET) in dem die Gate-Elektrode durch eine Lage Siliciumoxid, die über einen Teil des Siliciumsubstrats zwischen zwei Diffusionsgebieten vom P-Typ aufgetragen ist, eine Schicht Zirconium auf der Oxidschicht, eine Schicht Zirconiumoxid auf der Zirconiumschicht und eine Steuerelektrode auf der Zirconiumoxidschicht definiert wird. Die Zirconiumschicht dient als "schwebendes Gate", d. h. die Zirconiumschicht ist nicht direkt an die angelegte Potentialquelle gekoppelt. Sie kann vielmehr - ihren eigenen Spannungszustand annehmen (d.i. "schweben") als Funktion der kapazitiven Kopplung zwischen ihr und der darüberliegenden Steuerelektrode. Zum Programmieren der Zelle wird eine hohe Vorspannung an die Steuerelektrode gelegt. Die kapazitive Kopplung zwischen der Steuerelektrode und dem schwebenden Gate ist so, daß sich im darunterliegenden Teil des Siliciumsubstrats zwischen den zwei Diffusionsgebieten vom P-Typ ein Kanalbereich ausbildet. Bei diesem hohen Vorspannpotential werden einige Träger genügend Energie aufbringen, um durch die Siliciumoxidschicht in das schwebende Gate injiziert zu werden. Diese Injektion von Trägern (durch Lawinendurchbruch oder heiße Elektronenwirkungen) wird einen Ladungsbetrag an das schwebende Gate geben, der von der angelegten Vorspannung abhängt. Um die Zelle zu löschen, wird eine negative Spannung auf die Steuerelektrode gelegt, so daß die vorher im schwebenden Gate akkumulierten Ladungsträger durch die Oxidschicht in das Siliciumsubstrat injiziert werden.
In anderen EEPROM-Zellen wird eine Ladungseinfangschicht anstelle des obigen schwebenden Zirconium-Gates benutzt. In US- Patent 3,878,549 (erteilt am 15. April 1975 an Yamazaki u. a.) besteht die FET-Gate-Elektrode aus einer Schicht Siliciumoxid in Kontakt mit -dem Siliciumsubstrat, einer dünnen Schicht Siliciumnitrid über dem Siliciumoxid, einer Vielzahl von Siliciumnestern, die auf der Nitridschicht eingerichtet sind, einer zweiten Siliciumnitridschicht, die die Siliciumnester überlagert, und einer Steuerelektrode. Bei einer hohen angelegten Vorspannung werden Elektronen durch die Siliciumoxidschicht und die erste Siliciumnitridschicht injiziert, wo sie von den die Siliciumnitridschicht überlagernden Siliciumnestern eingefangen werden. In der veröffentlichten Japanischen Patentanmeldung J55-87490-A (eingereicht am 25. Dezember 1978 von Endou und zugewiesen an Toshiba) sind eine Vielzahl von zwischenliegender Siliciumoxid- und Siliciumnitridschichten vorgesehen. Ladungen, die vom Substrat her injiziert werden, werden von einer oder mehreren der Siliciumnitridschichten eingefangen, in Abhängigkeit von der Größenordnung der angelegten Vorspannung. PCT-Anmeldung 80-01179 (eingereicht am 13. September 1979 von Trudel u. a. und zugewiesen der NCR) offenbart eine nichtflüchtige Speicherzelle, in der eine vom Siliciumsubstrat her injizierte Ladung eine Siliciumoxidschicht durchquert, wo sie von einer Schicht aus Siliciumnitrid eingefangen wird. USP 3,649,884 (erteilt am 14. März 1972 an Haneta und übertragen auf NEC) offenbart einen Feldeffekttransistor mit einer Gate-Anordnung, die eine dazwischenliegende Schicht mit siliciumangereichertem Siliciumoxid enthält, die die vom Siliciumsubstrat her injizierten Ladungen durch eine dazwischenliegende Schicht mit stöchiometrischem Siliciumoxid einfängt.
In den oben diskutierten Schriften wird die Speicherzelle programmiert durch Ladungsinjizieren von der induzierten Kanalregion des Substrats durch eine zwischenliegende Isolierschicht in eine leitende oder nichtleitende Ladungseinfangschicht. In der Praxis ist es schwierig, die Größe der Ladungsinjektion aus dem induzierten Kanalbereich genau zu steuern. Die Siliciumoxidschicht, die den Kanalbereich von der darüberliegenden Ladungseinfangschicht trennt, muß dünn genug sein, den Ladungsübergang zuzulassen, und muß doch dick genug sein, daß die Ladungseinfangschicht die gespeicherte Ladung zurückhält. Diese Charakteristiken sind sehr empfindlich gegenüber Änderungen der Dicke und/der Stöchiometrie der Oxidschichten.
Um diese Schwierigkeiten zu überwinden, haben Forscher versucht, EEPROM-Zellen zu bauen, die keiner Ladungsinjektion aus einem induzierten Kanalbereich bedürfen. Im US-Patent 4,104,675 (erteilt am 5. August 1978 an DiMaria u. a. und übertragen auf den Zessionar der vorliegenden Erfindung), wird die Silicium-Grundschicht mit einer dicken Lage aus thermischem Siliciumoxid und dünnen Lagen aus pyrolytischem Siliciumoxid überzogen. Eine Aluminiumschicht wird auf die pyrolytischen SiO&sub2;-Schichten aufgebracht. Wie in Fig. 7 des Patents gezeigt wird, dient die Aluminiumschicht als Gate- Elektrode einer FET-Speichervorrichtung, wobei die pyrolytischen SiO&sub2;-Schichten und die thermische SiO&sub2;-Schicht als Gate-Dielektrikum dienen. Die pyrolytischen SiO&sub2;-Schichten weisen überschüssiges Silicium auf. Die Menge des überschüssigen Siliciums erhöht sich in Abhängigkeit vom Abstand von der Schnittstelle zwischen dem thermischen SiO&sub2;-Silicium und dem Substrat. Dieser Zuwachs an Siliciumkonzentration erzeugt eine abgestufte Bandspaltenstruktur, die förderlich für die Injektion von Defektelektronen und Elektronen aus der Aluminiumelektrode in die Schnittstelle zwischen SiO&sub2; und Substrat ist. Somit zeigt das DiMaria-Patent, anstatt sich auf den Oberflächentunneleffekt zu verlassen, eine Struktur, in der Ladungs-Injektion/Abbau zwischen einem Einfangzentrum und einer darüberliegenden Ladungsinjektionsstruktur stattfindet. In der Praxis wäre es schwierig, eine Speicherzelle auf der Grundlage der Lehre dieses Patents zu bauen, weil die dicke Siliciumoxidschicht eine schlechte Einfangschicht ist, das heißt, es würden nicht genügend Ladungen eingefangen werden, und die eingefangenen Ladungen wären innerhalb der Siliciumoxidschicht nicht gleichmäßig verteilt. Als solches würde die Wirkung einer gegebenen Menge eingefangener Ladungen auf die Schwelle der EEPROM-Zelle die Vorrichtung von Stück zu Stück unterschiedlich werden lassen.
Einige der obigen Nachteile wurden von DiMaria in seinem späteren Werk erkannt. Siehe z. B. einen Artikel von DiMaria u. a. mit dem Titel "Electrically-Alterable Read-Only-Memory Using Silicon-Rich SiO&sub2; Injectors and a Floating Polycrystalline Silicon Storage Layer" Journal of Applied Physics, Bd. 52, Nr. 7, Juli 1981, S. 4825-4842. Wie in Fig. 2 dieser Abhandlung gezeigt, wird eine stöchiometrische Siliciumoxidschicht zwischen zwei siliciumangereicherte Siliciumoxidschichten gelegt. Die untere siliciumangereicherte Siliciumoxidschicht wird auf eine erste Polysiliciumelektrode aufgebracht und die obere siliciumangereicherte Siliciumoxidschicht ist unter einer zweiten Polysiliciumelektrode angeordnet. Der Ladungstransport erfolgt zwischen den zwei Polysiliciumelektroden durch die zwei siliciumangereicherten Siliciumoxidschichten. Die duale siliciumangereicherte Siliciumoxidschicht, zusammen mit der zentralen stöchiometrischen Siliciumoxidschicht wird allgemein als Duale Elektroneninjektor-Struktur (DEIS) bezeichnet. Hier ist zunächst zu bemerken, daß die untere Polysiliciumelektrode als schwebendes Gate dient, das die injizierten Ladungen speichert. Eine solche Struktur wird mehr Ladungen speichern als die dicke Oxidschicht des obigen Patents, und die injizierte Ladung gleichmäßiger abspeichern. Ferner wird, im Gegensatz zum Patent, die Menge des Siliciums in der unteren und in der oberen siliciumangereicherten Siliciumoxidschicht relativ ähnlich, und die dazwischenliegende Siliciumoxidschicht weist kein überschüssiges Silicium auf.
Jedoch tritt bei der oben beschriebenen Speicherzelle noch ein anderes Problem auf. Um eine zuverlässige Ladungsspeicherstruktur herzustellen, wird eine leitende Schicht benutzt. Somit muß man, ähnlich wie bei dem vorgenannten Patent '142 von Kahng, sich beim Programmieren und/oder Löschen der Zelle auf die kapazitive Ankopplung zwischen dem schwimmenden Gate und dem Steuer-Gate verlassen. Diese Situation ist inkompatibel mit den derzeitigen Technologien, die mit niedrigeren angelegten Spannungen arbeiten. Ferner, weil es schwierig ist, die Merkmale der Oxidschicht zwischen den zwei Polysiliciumlagen zu steuern, müssen die kapazitiven Merkmale kompensiert werden durch Vergrößern der unteren Polysiliciumelektrode gegenüber der oberen Polysiliciumelektrode. Auch das widerspricht dem derzeitigen Größentrend.
EP-A-0 166 208 offenbart eine Vierschichten-Speicherstruktur, die aus abwechselnd angeordneten Schichten aus siliciumangereichertem Siliciumdioxid und aus Siliciumdioxid mit Elektrodenschichten oben und unten besteht. Die obere und die mittlere siliciumangereicherte Schicht wirken als Injektoren, und die mittlere siliciumangereicherte Schicht speichert auch Ladungen, weil die Siliciumpartikel als tiefe Fallen wirken. Die ladungsspeichernden Eigenschaften der siliciumangereicherten Schichten haben sich als nicht ganz zufriedenstellend herausgestellt, besonders wenn sie für nichtflüchtige Speicher benutzt werden.
Dementsprechend besteht in der Technik ein Bedarf nach einer EEPROM-Speicherzelle, die eine nichtleitende ladungseinfangende Struktur aufweist, die nicht durch Injektion energiereicher Ladungsträger programmiert wird, und die kompatibel mit der derzeitigen Größenentwicklung ist.
Somit ist es eine Aufgabe der Erfindung, eine nichtleitende ladungseinfangende Struktur bereitzustellen.
Eine weitere Aufgabe der Erfindung ist es, eine ladungseinfangende Struktur bereit zustellen, die nicht mit der Injektion energiereicher Ladungsträger arbeitet.
Noch eine weitere Aufgabe der Erfindung ist es, eine ladungseinfangende Struktur bereitzustellen, die nicht übermäßig empfindlich gegenüber kleinen Veränderungen der Dicke und/oder der Stöchiometrie ist.
Noch eine Aufgabe der Erfindung ist es, eine ladungseinfangende Struktur bereitzustellen, die in dichten EEPROM- Anordnungen eingesetzt werden kann.
Die obigen und noch weitere Aufgaben der Erfindung werden gelöst durch eine ladungseinfangende Struktur, die aus einer Schicht aus siliciumangereichertem Siliciumnitrid besteht. Der Siliciumgehalt der siliciumangereicherten Siliciumnitridschicht wird so gesteuert, daß die Schicht eine merkliche Ladungsspeichererhöhung gegenüber dem stöchiometrischen Siliciumnitrid aufweist.
In einem besonderen Aspekt der Erfindung ist eine ladungseinfangende Injektionsvorrichtung durch die obige siliciumangereicherte Siliciumnitridschicht, eine Sperrschicht und eine zweite siliciumangereicherte Siliciumnitridschicht vorgesehen, die eine deutliche Ladungsleitungserhöhung aufweist ohne eine merkliche Ladungsspeicherungserhöhung im Vergleich zum stöchiometrischen Siliciumnitrid aufzuweisen.
In einem weiteren, besonderen erfindungsgemäßen Aspekt ist die obige Ladungseinfang/Injektionsstruktur zwischen dem Gate-Dielektrikum und der Steuerelektrode vorgesehen, um die Gate-Elektrode einer FET EEPROM-Zelle zu definieren. Die Zellen sind in einer Reihe von Substratteilen angeordnet, die gegeneinander durch tiefe Isoliergräben isoliert sind. Die Substratteile können durch entsprechende Substratvorspannungsgeneratoren individuell vorgespannt werden. Das ermöglicht das Löschen einzelner Zellen, um eine überschreibbare EEPROM-Anordnung vorzusehen.
Eine Speicherzelle, die die obigen Strukturen aufweist, schließt die Größenvorgaben aus, die durch die leitenden Einfangschichten bedingt sind, während die Injektion energiereicher Träger als Ladungsinjektionsmechanismus vermieden wird.
Die obigen und noch weitere Strukturen und Lehren der vorliegenden Erfindung werden verdeutlicht durch die Beschreibung des besten Modus zur Durchführung der Erfindung, wie nachstehend angegeben wird. In der folgenden Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, in diesen sind:
Fig. 1 (Stand der Technik) ist ein Graph, in dem der Brechungsindex der siliciumangereicherten Siliciumnitridschicht gegen das SiH&sub2;Cl&sub2;/NH&sub3; Flußratenverhältnis aufgetragen ist;
Fig. 2 ist ein Graph, in dem die Stromdichte gegen das angelegte Feld für siliciumangereicherte Siliciumnitridschichten mit unterschiedlichem prozentualen Siliciumüberschuß aufgetragen ist;
Fig. 3 ist ein Graph, in dem die Flachbandverschiebung gegen die Zeit bei einem angelegten Feld von 4·10&sup6; V/cm für siliciumangereicherte Siliciumnitridschichten mit unterschiedlichem prozentualen Siliciumüberschuß aufgetragen ist;
Fig. 4 ist ein Graph, in dem die Flachbandverschiebung gegen die Zeit bei einem angelegten Feld von 7·10&sup6; V/cm für siliciumangereicherte Siliciumnitridschichten mit unterschiedlichem prozentualen Siliciumüberschuß aufgetragen ist;
Fig. 5 ist ein Graph, in dem die Flachbandverschiebung gegen angelegte Felder unterschiedlicher Polarität für stöchiometrisches Siliciumnitrid und siliciumangereichertes Siliciumnitrid bei R=5 aufgetragen ist;
Fig. 6 ist eine Querschnittansicht, die eine gemäß den Lehren der vorliegenden Erfindung gebaute Speicherzelle zeigt;
Fig. 7 ist eine Draufsicht auf eine Anordnung der Speicherzellen gemäß Fig. 6;
Fig. 8 ist eine Querschnittsansicht entlang den Linien 8-8 der Fig. 7;
Fig. 9 ist eine Querschnittsansicht entlang den Linien 9-9 der Fig. 7;
Fig. 10 ist eine Querschnittsansicht gemäß einem Verfahren zur Ausbildung isolierter Substratbereiche zur praktischen Durchführung der Erfindung;
Fig. 11 ist eine Querschnittsansicht gemäß einem anderen Verfahren zur Ausbildung isolierter Substratbereiche zur praktischen Durchführung der Erfindung; und
Fig. 12 ist eine Querschnittsansicht zur Darstellung einer anderen Ausführungsform eines Gate-Stapels der erfindungsgemäßen Speicherzelle.
Beim Versuch, eine nichtleitende Einfangstruktur vorzusehen, haben die Erfinder eine Anzahl Alternativlösungen erwogen. Jede dieser Alternativlösungen wird nachstehend diskutiert.
Nachgewiesenermaßen hat stöchiometrisches SiO&sub2; ladungseinfangende Eigenschaften. Diese ladungseinfangenden Eigenschaften sind sehr unterschiedlich, je nach Bearbeitung. In einem Artikel von Gdula "The Effects of Processing on Hot Electron Trapping SiO&sub2;" in J. Electrochem. Soc., Januar 1976, S. 42-47 wurde gezeigt, daß Bor-dotiertes CVD SiO&sub2; eine ladungseinfangende Wirkung aufweist, die um drei Größenordnungen größer ist, als die von thermisch in einer trockenen O&sub2;-Umgebung gewachsenem SiO&sub2;. In einem Artikel von Young, "Electron Trapping in SiO&sub2;", Inst. Phy. Conf., S.N. 50, 1980, S. 28-39, wurde gezeigt, daß die Einfangstellendichte in Abhängigkeit von Temperzeit, Temperatur und Umgebung nach der Ablagerung um eine Größenordnung schwankt. Nachgewiesenermaßen ist die optimale Einfangstellendichte für SiO&sub2; in der Größenordnung von 10¹&sup7;-10¹&sup8;/cm³. Das ist wenigstens 3 Größenordnungen weniger, als zur Steuerung des Kanalbereichs eines FET erforderlich ist. Ferner schwankt wegen der hohen Diffusivität des Siliciums im SiO&sub2; der Abstand der wahren Lage der verschiedenen Einfangstellen von der Substratoberfläche. Das erzeugt Variationen in der Wirksamkeit der gespeicherten Ladungen auf die Schwellenspannung der Speicherzellen.
Silicium-angereichertes SiO&sub2; - weist nachgewiesenermaßen eine größere Menge Einfangstellen auf als stöchiometrisches SiO&sub2;. In einem Artikel von DiMaria u. a. "Charge Transport and Trapping Phenomena in Off-Stoichiometric Silicon Dioxide Films" J. Appl.Phy., Bd. 54, Nr. 10, Oktober 1983, S. 5801- 5827, wurde gezeigt, daß Si-angereichertes SiO&sub2; (l%-6% Überschüssiges Si) etwa 10²&sup0; Einfangstellen/cm³ aufweist. Zusätzlich zu den funktionellen -OH Gruppen und den physikalischen Unstetigkeiten, die im stöchiometrischen SiO&sub2; die hauptsächlichen Einfangsstellenzentren darstellen, weist siliciumangereichertes SiO&sub2; Siliciumatomnester auf, die Extra-Einfangstellen sind. Jedoch, wie im Artikel von DiMaria gezeigt, weist die Anwesenheit von Si-Nestern einen neuen Mechanismus für den Elektronentransport auf (d.i. Fowler- Nordheim Tunneleffekt zwischen den Nest-zu-Nest Energiebändern). Das steigert die Leitfähigkeit der Schicht bis zu dem Punkt, wo die 1%-6% Si-angereicherten SiO&sub2;-Schichten weniger Ladungen speichern, als die stöchiometrischen SiO&sub2;- Schichten. Mit der Steigerung des Siliciumgehalts der SiO&sub2;- Schicht nehmen auch die obigen Leitfähigkeitsmerkmale exponentiell zu aufgrund der kombinierten Auswirkungen der Zunahme der Siliciumnestergröße und der Abnahme der Abstände zwischen den Nestern. Es wurde gezeigt, daß eine Si-hochangereicherte SiO&sub2;-Schicht (Si = 13% über dem stöchiometrischen Verhältnis) oben auf einer stöchiometrischen SiO&sub2;- Schicht bei gleicher angelegter Spannung einen um etwa 10&sup5; höheren Elektronenstrom erzeugt, als das SiO&sub2; allein. Siehe DiMaria u. a. "High Current Injection Into SiO&sub2; From Si-Rich SiO&sub2; Films and Experimental Applications", J. Appl. Phy., Bd. 51, Nr. 5, Mai 1890, S. 2722-2735. Wie in den bereits zitierten DEIS EEPROM Patenten gezeigt, wurde dieses Injektionsmerkmal in vielen EEPROM-Anwendungen benutzt. Da jedoch Si-angereichertes SiO&sub2; eher die Wirkung eines Ladungsinjektors als die einer Ladungseinfangstelle hat, kann es nicht benutzt werden, um eine Ladungsrückhaltefunktion auszuüben.
Die Anwendung von Siliciumnitrid als Ladungseinfangstruktur ist bekannt. In den Metall-Siliciumnitrid-Oxid-Silicium (MNOS) PROMs strömen die aus dem Substrat durch Lawinendurchbruch injizierten Elektronen durch die Oxidschicht und werden von der Siliciumnitridschicht eingefangen. Diese Vorrichtungen leiden jedoch unter verschiedenen Problemen. "Eine in der Si&sub3;N&sub4;-Schicht gespeicherte Ladung wird sich mit der Zeit von selbst umordnen und auslecken infolge der Leitfähigkeit und Masseneinfangeigenschaften des Si&sub3;N&sub4;. Eingefangene Ladungen können auch durch Tunneleffekt von der nahegelegenen Si&sub3;N&sub4;-SiO&sub2;-Schnittstelle zum Si-Substrat durch die dünne ( 0,5-3 nm) SiO&sub2;-Schicht zurückdiffundieren." DiMaria u. a. in "Electrically - Alterable Read-Only-Memory Using Si-Rich SiO&sub2; Injectors and a Floating Polycrystalline Silicon Storage Layer" J. Appl. Phy., Bd. 52, Nr. 7, Juli 1981, S. 4825-4842, 4846.
Bei der Durchführung von Experimenten mit siliciumangereichertem Si&sub3;N&sub4; stellten die Erfinder fest, daß die Massenleitungscharakteristiken hinsichtlich des Si-angereicherten SiO&sub2; mit den Feststellungen von DiMaria übereinstimmten. Mit der Erhöhung des Siliciumanteils nahm auch die Leitfähigkeit der Schichten zu. Der Nettoeffekt war, daß das Einfangen mit geringen prozentualen Si-Gehalten abnahm und im wesentlichen das Einfangen bei höheren prozentualen Si-Gehalten ganz verschwand. Diese Ergebnisse wurden der 166. Konferenz der Elektrochemischen Gesellschaft (New Orleans, LA, 7-12. Okt. 1984) in einer Präsentation mit dem Titel "Physical and Electrical Characteristics of LPCVD Si-Rich-Nitride Films" von A. Bhattacharyya u. a. vorgelegt. Siehe auch Tanabashi u. a. "Properties of Vapor Deposited Silicon Nitride Films with Varying Excess Si Content" Japan J. Appl. Phy., Bd. 12, Nr. 5, Mai 1973, S. 641-647. Jedoch fanden die Erfinder, daß beim Vorspannen dünner Schichten (10 nm) mit konstanter Spannung gegen dicke Schichten (≥ 0,1 um), die mit konstantem Strom beaufschlagt waren, wie in den obigen Literaturstellen diskutiert wurde, bei kleinen zusätzlichen prozentualen Si- Gehalten im Si&sub3;N&sub4; die zusätzliche Einfangzentrumsdichte nicht durch erhöhte Leitfähigkeit beeinträchtigt wurde wie es bei dem mit niedrigen prozentualen Si-Gehalt angereicherten SiO&sub2; der Fall war. Mit anderen Worten, mit niedrigen prozentualen Si-Gehalten angereicherte Si&sub3;N&sub4;-Schichten speichern effektiv mehr Ladungen als stöchiometrisches Si&sub3;N&sub4;. Bei höheren prozentualen Silicium-Gehalten begann der Leitfähigkeitseffekt zuzunehmen. Schließlich stimmten die beobachteten Dünnschichteigenschaften mit den bereits für die Massenschichten berichteten überein.
Die obigen experimetellen Ergebnisse werden in den Fig. 1-3 gezeigt. Eine Kondensatorstruktur, mit der diese Ergebnisse erzielt wurden, bestand aus einer 4,5 nm dicken SiO&sub2;-Schicht, die thermisch auf einem Siliciumsubstrat vom p-Typ gezüchtet wurde, einer 7,5 nm dicken Si&sub3;N&sub4;-Schicht, die durch LPCVD (0,25 Torr, 770ºC) unter Verwendung von Dichlorsilan und Ammoniak in verschiedenen Verhältnissen (von R=0,1 für stöchiometrisches Si&sub3;N&sub4; bis R=31 für stark Si-angereichertes Si&sub3;N&sub4;) aufgetragen wurde, und einer 1 um dicken Aluminiumschicht. Fig. 1 (Stand der Technik) ist ein Graph, in dem das SiH&sub2;Cl&sub2;/NH&sub3; Flußratenverhältnis R gegen den Brechungsindex der Si&sub3;N&sub4;-Schicht aufgetragen wurde, wie in der ECS-Präsentation 1984 gezeigt wird. Der Brechungsindex nimmt linear mit dem steigenden Siliciumgehalt zu. Fig. 2 zeigt eine graphische Darstellung von log J (Stromdichte in A/cm²) gegen das elektrische Feld E (V/cm) für Si&sub3;N&sub4;-Schichten mit einem R von 0,1, 3, 5, 10, 15 und 31. Im allgemeinen zeigt das Schaubild, daß die Si&sub3;N&sub4;-Schichten mit kleinen Siliciumzusätzen (R=3 und 5) eine verhältnismäßig geringe Leitfähigkeitssteigerung gegenüber stöchiometrischem Si&sub3;N&sub4; aufweisen. Die Leitfähigkeitsteigerung nimmt im wesentlichen mit dem steigenden Siliciumgehalt bei oder über R=10 zu. Fig. 3 ist ein Schaubild der Flachbandverschiebung gegen die Zeit bei einem angelegten elektrischen Feld von 4·10&sup6; v/cm. Hier muß darauf hingewiesen werden, daß für R=3 die Flachbandverschiebung größer ist als die Verschiebungen bei Schichten mit einem R von 0,1, 10 oder 15. Ebenso wird darauf hingewiesen, daß die Schicht mit einem R von 10 eine größere Flachbandverschiebung aufweist, als die Schicht mit einem R von 15. Wenn das angelegte Feld auf 7·10&sup6; v/cm erhöht wird (Fig. 4), ist die von der Schicht mit R=3 verursachte Flachbandverschiebung noch größer, während die Verschiebungen, die von den Schichten mit R=10 und R=15 hervorgerufen werden, sich nicht merklich verändern. Die oben beschriebenen Versuchsergebnisse zeigen, daß bei einem kleinen zusätzlichen Si-Gehalt silciumangereicherte Si&sub3;N&sub4;- Schichten merklich bessere Einfangsmerkmale aufweisen (wie durch die starken Flachbandverschiebungen bei mäßigen und hohen angelegten elektrischen Feldern in den Fig. 3 und 4 gezeigt wird) ohne merklich höhere Leitfähigkeitsmerkmale zu zeigen (wie in Fig. 1 gezeigt wird). Das ist das Gegenteil von dem, was früher für mit geringen prozentualen Siliciumgehalten angereicherte Siliciumoxidschichten berichtet wurde.
Ein weiteres Experiment wurde durchgeführt im Bestreben, die Ladungseinfangeigenschaften des siliciumangereicherten Si&sub3;N&sub4; zu charakterisieren. Fig. 5 zeigt ein Schaubild der Flachbandverschiebung, die mit einem angelegten elektrischen Feld (in MV/cm) in beiden Polaritäten erzielt wurde, wenn es bei beliebiger Feldstärke eine vorgegebene Zeit belastet wurde. Die Versuchsanordnung bestand aus einer thermisch auf einem Siliciumsubstrat vom p-Typ gezüchteten 7,0 nm dicken Siliciumoxidschicht, 10 nm dickem, aufgebrachten Nitrid oder siliciumangereichertem Si&sub3;N&sub4; (R=0,1 und 5), 4,5 nm auf der Si&sub3;N&sub4;- bzw. siliciumangereicherten Si&sub3;N&sub4;-Schicht gezüchtetem Oxid, und einer 1 um dicken Aluminiumschicht. Hier ist anzumerken, daß das stöchiometrische Si&sub3;N&sub4; (voll ausgezogene Linie) eine positive Flachbandverschiebung für E-Felder beider Polaritäten aufweist, und daß der Unterschied zwischen den beiden Verschiebungen nur etwa 1,5 V bei E= ± 7,5·10&sup6; v/cm beträgt. Jedoch zeigt die Si-angereicherte Si&sub3;N&sub4;-Schicht mit R=5 positive bzw. negative Flachbandverschiebungen in Abhängigkeit von der Polarität des E-Felds. Somit werden sowohl Defektelektronen als auch Elektronen eingefangen. Der Unterschied zwischen den beiden Spannungsverschiebungen beträgt etwa 3,5 V bei E = 7,5·10&sup6; v/cm. Dieser Unterschied in der Flachbandverschiebung ist ausreichend, die Fertigung einer EEPROM Speicherzelle zu ermöglichen.
Wie die oben diskutierten Experimente zeigen, weist eine siliciumangereicherte Siliciumnitridschicht, die mit einem R von 3 oder 5 (für einen Brechungsindex von 2,10 bzw. 2,17) aufgetragen wurde, die Ladungsspeicherfunktion auf, die normalerweise von einem schwebenden Polysilicium-Gate einer EEPROM-Zelle geliefert wird. Im allgemeinen weisen siliciumangereicherte Nitridschichten mit einem R über 0,1 und unter 10 (bzw., genauer gesagt, mit einem Brechungsindex zwischen etwa 2,10 und 2,30) einen merklich vergrößerten Ladungseinfang ohne merklich vergrößerte Ladungsleitung auf.
Fig. 6 ist eine Querschnittsansicht einer EEPROM-Zelle mit der oben beschriebenen siliciumangereicherten Siliciumnitridschicht als Ladungseinfangstruktur. Eine Gate-Struktur 50 ist auf der Oberfläche eines Silicium-Substrats 10 vorgesehen. Das Substrat 10 ist ein (100) ausgerichteter, N+ Typ Einkristall-Siliciumwafer mit einem p-Oberflächenbereich 12, der durch epitaxiale Abscheidung oder Implantation ausgebildet wird. Eine 10 nm dicke Siliciumoxidschicht 20 wird thermisch auf dem Substrat 10 gezüchtet. In der Praxis könnte auch der Isolator 20 aus einer Vielzahl von Siliciumoxid - Siliciumnitrid oder Siliciumoxid-Siliciumoxynitrid-Schichten bestehen. Eine siliciumangereicherte Siliciumnitridschicht 30 ist mit R > 10 oben auf der Siliciumoxidschicht 20 vorgesehen. Diese Schicht sollte etwa 1,5 nm bis 10 nm dick sein. Bevorzugt ist, daß die siliciumangereicherte Siliciumnitridschicht bei einem R im Bereich oder gleich 3 bis 5, abgeschieden wird. Dann wird auf die siliciumangereicherte Siliciumnitridschicht 30 eine Sperrschicht 25 ausgebildet. Vorzugsweise wird diese Sperrschicht durch thermisches Züchten einer Oxidschicht auf der siliciumangereicherten Siliciumnitridschicht durch Einwirkung einer feuchten O&sub2;- Umgebung bei hohen Temperaturen ausgebildet.
Bei der Ausarbeitung der erfindungsgemäßen EEPROM-Zelle wollten die Erfinder die bei einer gegebenen Vorspannung gespeicherte Ladung maximieren. Wegen der Empfindlichkeiten, die sich aus den dichtgepackten Vorrichtungsgeometrien ergaben, wollten die Erfinder Steuerspannungen im 10-12 Volt- Bereich oder darunter einsetzen. Wie in der Technik bekannt ist, besteht eine Methode der Erhöhung der von einer Ladungseinfangstruktur eingefangenen Ladung (mit gleichzeitigem Ausschluß des Tunneleffekts vom Substrat her als Ladungsinjektionsmechanismus) darin, eine Ladungsinjektionsstruktur über der Ladungseinfangstruktur auszubilden. Dementsprechend wird eine Ladungsinjektionsstruktur 35 auf der Sperrschicht 25 angeordnet. Im allgemeinen erbringen Siliciumoxid- Elektroneninjektorstrukturen (bestehend aus einer siliciumangereicherten SiO&sub2;-Schicht auf einer stöchiometrischen SiO&sub2;- Schicht) gute Ladungsinjektionseigenschaften und können als solche eingesetzt werden, eine erfindungsgemäße Ladungsinjektion in zu bewirken. Jedoch wird bei der vorliegenden Erfindung bevorzugt, die Ladungsinjektionsstruktur aus einer Lage siliciumangereichertem Siliciumnitrid (R > 10) auf einem Isolator wie z. B. stöchiometrischem Silicium anzuordnen. Siliciumnitridinjektoren werden gegenüber Siliciumoxidinjektoren aus den folgenden Gründen bevorzugt. Die Schnittstelle zwischen der siliciumangereicherten SiO&sub2;-Schicht und der stöchiometrischen SiO&sub2;-Schicht weist eine verstärkte Injektion auf. "Es wird angenommen, daß der starke Strom von einer lokalen Verzerrung des elektrischen Felds an der Siangereicherten-SiO&sub2; - SiO&sub2; Schnittstelle herrührt infolge der Zweiphasennatur (Si und SiO&sub2;) dieses Materials . . . ". DiMaria u. a., "Charge Trapping Studies In SiO&sub2; Using High Current Injection From Si-Rich SiO&sub2; Films," J. Appl. Phy., Bd. 51, Nr. 9, September 1980, S. 4830-4841. Untersuchungen haben gezeigt, daß Silicium leicht in das Siliciumoxid diffundiert. Wie in den Tabellen II und III eines Artikels von Nesbit mit dem Titel "Annealing Characteristics of Si-Rich SiO&sub2; Films" Appl. Phy. Lett., Bd. 46, Nr. 1, Januar 1985, S. 38-40 gezeigt wird, nehmen sowohl die Größe der Siliciumnester im Si-angereicherten SiO&sub2; als auch ihr Diffusionsvermögen mit erhöhter Temperzeit/Temperatur zu. Seither werden in den meisten Nach-Gate-Elektroden-Arbeitsfolgen hohe Temperzeiten/Temperaturen eingesetzt. Die Siliciumnester, die die erhöhten Siliciumoxid-Injektionscharakteristiken aufweisen, diffundieren in das benachbarte SiO&sub2;, unterbrechen die Injektionsschwelle durch Reduzieren der lokalen Feldverzerrungen. Da das Silicium einen viel schwächeren Grad der Diffusivität im Si&sub3;N&sub4; aufweist, wird die Si&sub3;N&sub4;/SiO&sub2;-Schnittstelle viel stärker resistent gegen nachfolgende Heißbearbeitungsschritte sein. Der sich ergebende Si-angereicherte Si&sub3;N&sub4;-Injektor (Brechungsindex gleich oder größer als etwa 2,35, vorzugsweise 2,50 für R=15) ergibt ein merklich höheres Ladungsleitvermögen (Fig. 2), ohne ein merklich gesteigertes Einfangen von Ladungen (Fig. 3 und 4) gegenüber dem stöchiometrischen Si&sub3;N&sub4; aufzuweisen.
Das leitfähige Material definiert eine Steuerelektrode 40 in der Form einer langgestreckten Leitung, die eine Vielzahl von Gates miteinander verbindet. In diesem Sinn ist die Steuerelektrode 40 ähnlich wie die Wortleitungen, die üblicherweise dazu eingesetzt werden, die Verschiebe-Gate-FETs der dynamischen Direktzugriffs-Speicherzellen, wenn nur eine Vorrichtung vorhanden ist, untereinander zu verbinden. Während die Steuerelektrode 40 aus einer großen Anzahl leitender Stoffe (z. B. Aluminium, Aluminiumlegierungen, schwer schmelzbaren Metallen, schwer schmelzbaren Metallsiliciden) hergestellt werden kann, sollte sie vorzugsweise aus dotiertem Polysilicium oder einer Zusammensetzung aus dotiertem Polysilicium und einem schwer schmelzbaren Metallsilicid wie Wolframsilicid oder Titansilicid bestehen.
Nach dem Ausformen der Steuerelektrode 40 wird eine 50-200 nm dicke Schicht aus Siliciumoxid auf das Substrat aufgebracht und wird in einem CF&sub4;/O&sub2;-Plasma richtungsgeätzt, um Zwischenlagen 45 an den Seitenwänden des zusammengesetzten Gate- Stapels 50 vorzusehen. Soweit während der Definition des Gate-Stapels 50 keine dielektrische Schicht 20 gezeichnet war, werden restliche Teile während der Definition der Zwischenlagen 45 abgearbeitet. Diffusionsbereiche 60, 65 vom N+ Typ werden dann durch Phosphorionenimplantation auf beiden Seiten der zusammengesetzten Gate-Elektrode definiert und eine Passivierungsschicht 80 (aus einem hoch-dielektrischen Aufschmelzmaterial wie z. B. Phosphosilicatglas, Borophosphosilicatglas oder organisachen Harzen wie z. B. Poylimiden) wird auf den Wafer aufgebracht. Dann wird ein herkömmlicher Photoabdecklack aufgebracht, belichtet und entwickelt, um Teile der Passivierungsschicht 80, die oberhalb der Diffusionsbereiche 60, 65 liegen, freizulegen, und diese Teile werden durch Ätzen in einer CHF&sub3;/O&sub2; RIE abgearbeitet, um die Verbindungskontakte zu definieren. Dann wird eine Metallschicht aufgebracht und strukturiert, um die Verbindungskontakte zu füllen und so die Verbindung zu den verschiedenen Bereichen herzustellen. Schließlich wird die Metallschicht strukturiert, so daß die ausgewählten Diffusionsschichten miteinander verbunden werden, wie nachstehend in weiteren Einzelheiten beschrieben wird.
Fig. 7 ist eine Draufsicht auf eine Speicherzellenanordnung, die gemäß der vorliegenden Erfindung gebaut wurde. Eine Vielzahl von Isolierbereichen 100A-100D sind serpentinenartig parallel zueinander angelegt, um isolierte Substratteile zu definieren. Diese Isolierbereiche 100 werden nachstehend genauer beschrieben. Die Wortleitungen 40A-40C sind in rechtwinkliger Richtung zu den Isolierbereichen 100A-100D angeordnet. Die Teile der Wortleitungen 40A-40C, die die Steuerelektroden 40 auf den Gate-Stapeln 50 sind, werden mit Bezugsbuchstaben G-O bezeichnet. So liefert z. B. die Wortleitung 40A die Steuerelektrode 40 für den ersten Gate-Stapel G, einen zweiten Gate-Stapel H und einen dritten Gate-Stapel I. Die Metalleitungen 70A-70C und 75A-75C sind alternierend in paralleler Richtung zu den Isolierbereichen 100A-100D angeordnet. Die Metalleitungen verbinden die alternierenden Diffusionsbereiche auf beiden Seiten der Wortleitungen. Genauer gesagt, unter Bezugnahme auf Fig. 6, sind die Metalleitungen 70A-70C durch die Verbindungskontakte in der Passivierungsschicht 80 mit dem Diffusionsbereich 60 verbunden. Die Metalleitungen 70A-70C werden so unter Vorspannung gesetzt, daß die Diffusionsbereiche 60 als FET- Source-Elektroden arbeiten. Daher werden die Leitungen 70A- 70C als "Source-Leitungen" bezeichnet. Auf ähnliche Weise sind die Metalleitungen 75A-75C mit den Diffusionsbereichen 65 gekoppelt. Da die Diffusionsbereiche 65 als FET-Drain- Elektroden wirken, werden die Leitungen 75A-75C als "Drain- Leitungen bezeichnet. Die Kontakte zwischen den Metalleitungen und den Diffusionsbereichen werden in Fig. 7 als angekreuzte Kästchen dargestellt. Somit teilen sich aneinanderliegende Speicherzellen, die zwischen den gleichen Isolierbereichen 100A-100D angeordnet sind, in einen gemeinsamen Diffusionsbereich. Z.B. die Speicherzelle, die vom Gate- Stapel G definiert wird, und die Speicherzelle, die vom Gate- Stapel J definiert wird, teilen sich in einen gemeinsamen Diffusionsbereich 60, der an die Source-Leitung 70A gekoppelt ist. Auf ähnliche Weise teilen sich die durch Gate-Stapel J definierte Speicherzelle und die durch Gate-Stapel M definierte Speicherzelle in einen gemeinsamen Drain- Diffusionsbereich 65, der an die Drain-Leitung 75A gekoppelt ist.
Fig. 8 stellt einen Querschnitt entlang den Linien 8-8 in Fig. 7 dar. Wie in Fig. 8 gezeigt wird, sind aneinanderliegende Siliciumteile (in denen beispielsweise die Diffusionsbereiche 65A ausgebildet sind) seitlich durch die Isolierbereiche 100 voneinander getrennt. Die Isolierbereiche 100 lassen sich ausbilden durch Atzen von Teilen des Siliciumsubstrats, das durch einen herkömmlichen Photoabdecklack oben auf einer nicht-erodierbaren Maske (z. B. eine Siliciumoxidschicht auf dem Substrat und eine Siliciumnitridschicht auf dem Siliciumoxid) freigelegt wurde. Die freigelegten Substratteile können anisotrop in einem Gasplasma auf Chlorbasis ausgeätzt werden. Dann kann eine dicke Schicht Siliciumoxid auf die Seitenwände und auf den Grund der Gräben abgelagert werden und die Gräben können mit Polysilicium gefüllt werden. Dann werden Teile des Polysiliciums und die dicke Oxidschicht, die außerhalb der Gräben liegen, abgearbeitet. Alternativ dazu können auch die Gräben mit einer dicken Siliciumoxidschicht oder einem sonstigen Isoliermaterial (z. B. Polyimid) gefüllt werden. Jedenfalls müssen die Gräben tief genug sein, daß sie sich durch den Oberflächenbereich 12 vom P- Typ bis in das Massensubstrat 10 vom N+ Typ erstrecken. Auf diese Weise trennen die Isolierbereiche das Substrat in diskrete Teile, die unabhängig voneinander mit Vorspannung beaufschlagt werden können. Auf diese Weise kann, wenn wir uns jetzt wieder auf Fig. 7 beziehen, der Substratteil, auf dem die Speicherzellen G, J und M ausgebildet sind, auf ein erstes Potential gebracht werden, während die restlichen Substratteile auf ein zweites Potential gesetzt werden. In der Praxis kann ein beliebiger einer ganzen Reihe bekannter Substrat-Vorspannschaltkreise benutzt werden, um die Vorspannungen der entsprechenden Substratteile unabhängig voneinander einzustellen. Die Ausgänge dieser Schaltkreise werden durch die Kontakte S1, S2 usw. zu den einzelnen Substratteilen geführt. Die Kontakte sind von den Gräben umgeben, so daß die benachbarten Teile des Substrats nicht beeinflußt werden. Die Bedeutung dieser Fähigkeit wird nachstehend noch genauer beschrieben.
Fig. 9 ist eine Querschnittsansicht entlang den Linien 9-9 der Fig. 7. Hier ist wieder zu sehen, daß sich aneinanderliegende Speicherzellen in einen gemeinsamen Diffusionsbereich teilen.
Jetzt wird der Betrieb der Speicherzellenanordnung gemäß Fig. 7-9 beschrieben.
Um Daten in einer der Zellen zu lesen, wird die dieser gewünschten Zelle zugeordnete Wortleitung 40A-40C von 0 V auf +5 V gebracht und alle Drain-Leitungen 75A-75C werden ebenfalls von 0 V auf +5 V gebracht. Die Drain-Leitungsspannung wird durch eine bekannte Differentialsignalspeicher-Leseverstärkerschaltung gesteuert, die in der Eintransistortechnik mit dynamischem Direktzugriffsspeicher eingesetzt wird. Wenn die siliciumangereicherte Siliciumnitridschicht 30 des Gate-Stapels 50 der Zelle, auf die zugegriffen wird, eine abgespeicherte Ladung enthält, kann der ihr zugeordnete Kanalbereich nicht in den umgekehrten Zustand gehen, so daß die Vorrichtung nicht einschaltet und sich die Drain- Leitungsspannung nicht ändert. Die Anwesenheit einer Ladung zeigt einen "tiefliegenden" logischen Zustand an. Wenn in der siliciumangereicherten Siliciumnitridschicht 30 des Gate- Stapels 50 der Zelle, auf die zugegriffen wird, keine Ladung gespeichert ist, bewirkt die hohe Spannung der Steuerelektrode 40, daß die Vorrichtung einschaltet, so daß die angekoppelte Drain-Leitung 75A-75C einen kleinen Teil der Ladung verliert, der vom Leseverstärker erfaßt wird. Das Fehlen einer abgespeicherten Ladung zeigt einen "hochliegenden" logischen Zustand an.
Um einen "hochliegenden" logischen Zustand in eine Zelle zu schreiben, wird die der gewünschten Zelle zugeordnete Wortleitung 40A-C von 0 V auf +10 V erhöht. An alle Drain- Leitungen 75A-75C und Source-Leitungen 70A-70C werden auf Potential von +5 V gebracht, abgesehen von dem Paar Source- Leitung - Drain-Leitung, das der gewünschten Zelle zugeordnet ist, und das auf 0 V gehalten wird. Als Folge davon liegt am Gate-Stapel 50 der gewünschten Zelle ein Potential von +10V, das ein elektrisches Feld von der Steuerelektrode 40 zum Substrat 12 ausbildet, was genügt, eine Ladungsinjektion von der siliciumangereicherten Siliciumnitridschicht 30 durch die Ladungsinjektionsstruktur 35 zur Steuerelektrode 40 zu bewirken. Diese Steuerspannungen werden lange genug beibehalten, um eine vollkommene Entleerung der Ladungseinfangstellen in der Si-angereicherten Siliciumnitrid-Ladungsspeicherschicht 30 zu ermöglichen. Es ist ein Merkmal der angelegten Steuerspannungen, daß das maximale Differentialpotential, das an eine nicht ausgewählte Zelle angelegt wird, +5 V beträgt, was nicht ausreicht, die Freigabe einer gespeicherten Ladung zu bewirken.
Um einen "tiefliegenden" logischen Zustand in eine der Zellen zu schreiben, wird die der gewünschten Zelle zugeordnete Wortleitung 40A-40C auf 0 V gehalten und die anderen Wortleitungen werden auf +5 V gehalten. Die nicht angewählten Source-Leitungen 70A-70C und Drain-Leitungen 75A-75C werden auf +5 V gesetzt, während die der angewählten Zelle zugeordneten Leitungen frei schweben können (d. h. sie werden nicht an eine Potentialquelle gelegt). Gleichzeitig wird der Substratteil, in dem die gewünschte Zelle ausgebildet ist, auf +10 V hochgepumpt. Die restlichen Substratteile werden auf Erdpotential gehalten. Daher bildet sich ein elektrisches Feld vom Substrat zur Steuerelektrode 40 aus, so daß die Ladung von der Steuerelektrode durch die Ladungsinjektorstruktur in die siliciumangereicherte Siliciumnitridschicht 30 injiziert wird. Wieder liefern die angelegten Steuerspannungen eine Differentialspannung von +5 V an die nicht angewählten Zellen und verhindern so eine unerwünschte Programmierung.
Wie oben gezeigt, kann also eine einzelne Zelle mit aufeinanderfolgenden entgegengesetzten logischen Zuständen überschrieben werden, ohne daß eine ganze Zeile oder Anordnung von Zellen gelöscht werden muß.
Diese obigen Operationen sollen nun durch die nachstehenden Beispiele erläutert werden mittels Darstellung der aufeinanderfolgenden Betriebszyklen, die an einer Speicherzelle der Anordnung gemäß Fig. 7 ausgeführt werden.

Beispiel 1 - "0" in Zelle K schreiben

Die Wortleitung 40B bleibt auf 0 V, die Wortleitungen 40A und 40C werden auf +5 V gesetzt. Die Leitungen 70A, 75A und 70C, 75C werden auf +5 V gesetzt, während die Leitungen 70B, 75B frei schweben. Die Substratteile zwischen den Isolierbereichen 100B und 100C werden auf +10 V gepumpt während die restlichen Substratteile auf 0 V gehalten werden. Somit liegt am Gate-Stapel -10 V und von der Steuerelektrode 40 werden Elektronen in die siliciumangereicherte Si&sub3;N&sub4;-Schicht des Gate-Stapels 50 der Zelle K injiziert und dort eingefangen.

Beispiel 2 - "1" in Zelle K schreiben

Die Wortleitung 40B wird auf +10 V angehoben, während die Wortleitungen 40A und 40C auf 0 V bleiben. Die Leitungen 70A, 75A und 70C, 75C werden auf +5 V angehoben während die Leitungen 70B, 75B auf 0 V bleiben. Das Substrat liegt auf Erdpotential. Somit stehen am Gate-Stapel +10V, und die in Beispiel 1 eingefangene Ladung wird aus der Einfangschicht 30 herausgezogen und in die Steuerelektrode 40 des Gate-Stapels 50 der Zelle K injiziert.

Beispiel 3 - Zelle K lesen

Die Wortleitung 40B wird auf +5 V angehoben während die Wortleitungen 40A, 40C auf Erdpotential bleiben. Die Drain- Leitungen 75A-C werden auf +5 V angehoben und die Source- Leitungen 70A-C bleiben auf Erdpotential. Da die Zelle K keine Ladung gespeichert hat, schaltet die Vorrichtung ein und der Leseverstärker erfaßt das leichte Absinken der Spannung in der Drain-Leitung.
Die oben beschriebene Speicherzellenanordnung bietet eine ganz Reihe von Vorteilen. Durch Ausschließen des Polysiliciums als Ladungseinfangstruktur eines EEPROM vom Injektortyp können die erfindungsgemäßen Speicherzellen skaliert werden ohne Rücksicht auf die Beibehaltung der kapazitiven Verhältnisse. Durch Benutzen des siliciumangereicherten Siliciumnitrids als Injektormaterial lassen sich die beim SiO&sub2; auftretenden Fertigungsprobleme weitgehend reduzieren. Schließlich ergibt die Benutzung Grabenisolierter Substratbereiche eine überschreibbare EEPROM- Zelle, die nicht von hohen Steuerspannungen oder großen Zellstrukturen abhängig ist.
Zwar wird die erfindungsgemäße Speicherzelle in den Fig. 6-9 auf einem n+ Substrat 10 mit einer darauf aufgewachsenen p- Epitaxialschicht 12 dargestellt, jedoch würde das in der Praxis zu einer größeren Kapazität für das Einschreiben von "tief" als für das Einschreiben von "hoch" führen. In Beispiel. 1, wenn das örtliche Substrat auf +10 V vorgespannt wird, ist die am Boden der Struktur (p-n+) ausgebildete Diode auf Durchgang vorgespannt und läßt die n+p- Kapazität der anliegenden Taschen sichtbar werden. Dieser Kapazitätsunterschied könnte durch verschiedene Techniken ausgeschaltet werden, die zu einer verbesserten "Tief"-Schreibleistung führen würden und, falls erwünscht, auch zur Energieeinsparung führen. Eine solche Technik wäre eine tief implantierte n+ Subkollektorschicht 14, wie in Fig. 10 gezeigt wird. Zusätzlich könnte ein p+ Implantat über dem n+ Subkollektor hinzugefügt werden, wenn eine geringere Substratresistivität gewünscht wird. So ein p+ Implantat ist zwar nicht erforderlich, könnte sich aber im Hinblick auf die Konstruktion der Vorrichtung günstig auswirken. Eine weitere Technik, die in. Fig. 11 gezeigt wird, besteht in der Anordnung einer isolierenden Struktur 16 unterhalb des Siliciumbereichs 12.
In der Praxis könnte diese Struktur vorgesehen werden durch Anwendung einer Reihe bekannter SOI-Verfahren (Silicon-On- Insulator - auf Isolator aufgewachsenes Silicium), siehe z. B. US-Patent 4, 601,779.
Speicherzelle und Anordnung wurden hier unter Bezugnahme auf eine bestimmte Ausführungsform beschrieben; es sind jedoch auch zahlreiche Abänderungen denkbar. Wenn zum Beispiel höhere Steuerspannungen zulässig sind, kann der Ladungsinjektor vom Gate-Stapel entfallen. Wenn ferner befürchtet wird, daß beim Einschreiben des "1"-Zustands in die gewünschte Zelle auch nicht angewählte Zellen programmiert werden, kann die Struktur gemäß Fig. 12 angewandt werden. Hier werden die Ladungsspeicher- und Injektionsschichten über die Hälfte der Kanallänge angeordnet. Der Rest des Kanals wird mit einer herkömmlichen Polysilicium-Dielektrikum-Gate- Struktur abgedeckt. Somit würde, auch wenn eine übergroße Menge der Ladung abgezogen wird, sich der entstehende Inversionsbereich nur bis zur Hälfte in den Kanalbereich erstrecken. Die Oxidzwischenlagen 45 würden nach Ablagerung und Strukturieren 25, 30 und 35, sowie Schicht 40 ausgebildet werden. Obwohl die Erfindung unter Bezugnahme auf Steuerspannungen im 10-12 V Bereich beschrieben wurde, können diese Steuerspannungen auch noch weiter reduziert werden, wenn die Zelle in Übereinstimmung mit der Skalierung der Vorrichtung noch kleiner gebaut wird. Schließlich zeigen die Fig. 6-12 die Erfindung unter Bezugnahme auf eine EEPROM-Zelle, jedoch läßt sich die Lehre der Erfindung auch auf nicht-flüchtige DRAM-Zellen usw. anwenden.

Claims

1. Eine nichtflüchtige Speicherzelle, enthaltend einen Feldeffekttransistor mit Source-, Gate- und Drain-Elektroden, wobei die Gate-Elektrode (50) eine dielektrische Struktur (20), eine Ladungsspeicherungsstruktur (30), ein Ladungsinjektionsmittel (35) und eine Steuerelektrode (40) aufweist zum Durchführen der Ladungsübertragung in dieses Speichermittel (30) hinein und aus diesem Speichermittel (30) heraus durch die Ladungsinjektionsmittel (35), dadurch gekennzeichnet, daß die Speichermittel (30) für die Ladung eine Schicht aus siliciumangereichertem Siliciumnitrid aufweisen, die genügend Überschußsilicium hat, um eine hinreichende Ladungsspeicherung ohne merkliche Ladungsleitung im Vergleich zu stöchiometrischem Siliciumnitrid zu bieten.

2. Eine Speicherzelle gemäß Anspruch 1, die ferner aufweist:

Eine Sperrschichtstruktur (25) auf der ersten siliciumangereicherten Siliciumnitridschicht (30);

eine zweite Schicht aus siliciumangereichertem Siliciumnitrid, die auf der Sperrschicht angeordnet ist, wobei die zweite siliciumangereicherte Siliciumnitridschicht das Ladungsinjektionsmittel (35) ist und einen Brechungsindex von mindestens 2,35 aufweist, die zweite siliciumangereicherte Siliciumnitridschicht genügend Überschußsilicium aufweist um eine merkliche Ladungsinjektion im Vergleich zum stöchiometrischen Siliciumnitrid vor zusehen; und

die Steuerelektrode (40) auf der zweiten siliciumangereicherten Siliciumnitridschicht angeordnet ist.

3. Die Speicherzelle gemäß Anspruch 2, bei der die erste Schicht (30) aus siliciumangereichertem Siliciumnitrid, die Sperrschichtstruktur (25) und die zweite Schicht (35) aus siliciumangereichertem Siliciumnitrid nur auf einem ersten Teil der Dielektrikumstruktur (50) ausgebildet sind, und in der sich die Steuerelektrode (40) sowohl über die zweite Schicht (35) aus siliciumangereichertem Siliciumnitrid als auch über die restlichen Teile der Dielektrikumstruktur (20) erstreckt.

4. Die Speicherzelle gemäß Ansprüchen 1, 2 oder 3, enthaltend erste und zweite in dem Substrat (10, 12) ausgebildete Diffusionsbereiche (60, 65), die an die Gate-Elektrodenstruktur (50) anstoßen;

erste Mittel zum Anlegen einer Vorspannung an den ersten Diffusionsbereich; und

zweite Mittel, die unabhängig von den ersten Mitteln zum Anlegen einer Vorspannung an den zweiten Diffusionsbereich dienen.

5. Die Speicherzelle gemäß Anspruch 4, in der das erste Mittel eine erste Metalleitung enthält, die mit dem ersten Diffusionsbereich durch eine erste Durchkontaktierung, die in der auf dem Substrat ausgebildeten Passivierungsschicht ausgebildet ist, einen Kontakt herstellt, und in der das zweite Mittel eine zweite Metalleitung enthält, die mit dem zweiten Diffusionsbereich durch eine zweite Durchkontaktierung, die in der auf dem Substrat ausgebildeten Passivierungsschicht ausgebildet ist, einen Kontakt herstellt.

6. Die Speicherzelle gemäß den Ansprüchen 1 bis 5, in der die Dielektrikumstruktur (20) aus Material besteht, das aus der Gruppe, bestehend aus Siliciumoxid, Siliciumnitrid, Siliciumoxynitrid und Kombinationen daraus, ausgewählt wird.

7. Die Speicherzelle gemäß den Ansprüchen 1 bis 5, in der die Sperrschichtstruktur (25) eine Schicht aus thermisch aufgewachsenem Siliciumoxid enthält.

8. Die Speicherzelle gemäß den Ansprüchen 1 bis 5, in der die Steuerelektrode (40) aus einem Material besteht, das aus der Gruppe, bestehend aus dotiertem Polysilicium, Aluminium, Aluminiumlegierungen, schwerschmelzbaren Metallen, schwerschmelzbaren Metallsiliciden und Kombinationen daraus, ausgewählt wird.

9. Eine Anordnung von Speicherzellen gemäß den Ansprüchen l bis 8, enthaltend:

Isoliermittel, die im Substrat ausgebildet sind zwecks Definition diskreter Teile des Substrats, die von den übrigen Teilen des Substrats isoliert sind;

eine Vielzahl Zellen, die jeweils in einem dieser isolierten diskreten Teile des Substrats ausgebildet sind, wobei jede dieser Zellen einen FET beinhaltet, dessen Source- und Drain-Diffusionen in dem Substrat ausgebildet sind und dessen Gate-Elektrode auf einem Teil des Substrats zwischen der Source- und der Drain-Diffusion ausgebildet ist;

erste Mittel, um an die Source-Diffusionen eine Vorspannung zu legen;

zweite Mittel, um an die Drain-Diffusionen eine Vorspannung zu legen; und

dritte Mittel, um an jeden dieser isolierten Teile des Substrats gesondert von den übrigen isolierten diskreten Teilen des Substrats eine Vorspannung zu legen.

10. Die Anordnung gemäß Anspruch 9, in der diese ersten Mittel zum Anlegen einer Vorspannung eine erste Reihe von linienförmigen Leitern umfaßt, von denen jeder jeweils an eine Spannungsquelle einer ersten Reihe von Spannungsquellen angekoppelt ist und jeder dieser ersten linienförmigen Leiter an eine entsprechende Source-Diffusion dieser in einem entsprechenden isolierten diskreten Teil des Substrats ausgebildeten Zellen angekoppelt ist.

11. Die Anordnung gemäß Anspruch 9, in der diese zweiten Mittel zum Anlegen einer Vorspannung eine zweite Reihe von linienförmigen Leitern umfaßt, von denen jeder jeweils an eine Spannungsquelle einer zweiten Reihe von Spannungsquellen angekoppelt ist und jeder dieser zweiten linienförmigen Leiter an eine entsprechende Source- Diffusion dieser in einem entsprechenden isolierten diskreten Teil des Substrats ausgebildeten Zellen angekoppelt ist.

12. Die Anordnung gemäß Anspruch 9, in der die dritten Mittel zum Anlegen einer Vorspannung entsprechende Substratvorspanungsgeneratoren beinhalten, die an die entsprechenden dieser isolierten diskreten Teile des Substrats angekoppelt sind.