JPH0567789A - 不揮発性記憶装置及びその製造方法 - Google Patents
不揮発性記憶装置及びその製造方法Info
- Publication number
- JPH0567789A JPH0567789A JP3227575A JP22757591A JPH0567789A JP H0567789 A JPH0567789 A JP H0567789A JP 3227575 A JP3227575 A JP 3227575A JP 22757591 A JP22757591 A JP 22757591A JP H0567789 A JPH0567789 A JP H0567789A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- silicon nitride
- silicon
- forming
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 44
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 44
- 239000012535 impurity Substances 0.000 claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- -1 oxygen ion Chemical class 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- 239000001301 oxygen Substances 0.000 abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 abstract 1
- 239000000969 carrier Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Abstract
(57)【要約】
【目的】 ソース近傍のシリコン窒化膜にキャリアを捕
獲することなく、選択トランジスタとして確実に動作さ
せることが可能な不揮発性記憶装置及びその製造方法を
提供する。 【構成】 ソース領域及びドレイン領域が形成されたシ
リコン基板１０上に順次シリコン酸化膜１２、シリコン
窒化膜１４、シリコン酸化膜１６、ポリシリコン電極１
８が積層される。シリコン窒化膜１４のソース領域側に
水素イオンや酸素イオンの不純物が混入され、注入され
たキャリアが捕獲されるのを抑制する。
獲することなく、選択トランジスタとして確実に動作さ
せることが可能な不揮発性記憶装置及びその製造方法を
提供する。 【構成】 ソース領域及びドレイン領域が形成されたシ
リコン基板１０上に順次シリコン酸化膜１２、シリコン
窒化膜１４、シリコン酸化膜１６、ポリシリコン電極１
８が積層される。シリコン窒化膜１４のソース領域側に
水素イオンや酸素イオンの不純物が混入され、注入され
たキャリアが捕獲されるのを抑制する。
Description
【０００１】
【産業上の利用分野】本発明は不揮発性記憶装置、特に
選択性が改良されたＥＰＲＯＭに関する。
選択性が改良されたＥＰＲＯＭに関する。
【０００２】
【従来の技術】不揮発性記憶装置はＥＰＲＯＭ（Erasab
le Programmable Read Only Memory）として用いられる
等、汎用ＬＳＩの用途を広げる重要なデバイスとなって
いる。
le Programmable Read Only Memory）として用いられる
等、汎用ＬＳＩの用途を広げる重要なデバイスとなって
いる。
【０００３】図３には不揮発性記憶装置の一例としてＭ
ＯＮＯＳ（MetalOxide Nitride Oxide Semiconductor ）メモリが示されている。ＭＯＮ
ＯＳメモリはＰ型シリコン基板１０のゲート領域に順次
シリコン酸化膜１２、シリコン窒化膜１４、シリコン酸
化膜１６、ポリシリコン電極１８を積層して構成され
る。データ書込時にはゲート電極に正バイアス、例えば
Ｖｇ＝１０Ｖを印加し、ドレイン電極にＶｄ＝９Ｖ、ソ
ース電極にＶｓ＝０Ｖを印加する。すると、シリコン基
板１０から電子がシリコン酸化膜１２を通って（トンネ
ル現象）シリコン窒化膜１４に捕獲され、蓄積される。
このように電荷が蓄積された状態では、この捕獲された
電荷を打ち消すだけの余分な電圧を印加しないかぎりド
レイン電流は流れず、従ってこのドレイン電流が流れる
／流れない状態をデータの１ビットに対応させることが
できる。
ＯＮＯＳ（MetalOxide Nitride Oxide Semiconductor ）メモリが示されている。ＭＯＮ
ＯＳメモリはＰ型シリコン基板１０のゲート領域に順次
シリコン酸化膜１２、シリコン窒化膜１４、シリコン酸
化膜１６、ポリシリコン電極１８を積層して構成され
る。データ書込時にはゲート電極に正バイアス、例えば
Ｖｇ＝１０Ｖを印加し、ドレイン電極にＶｄ＝９Ｖ、ソ
ース電極にＶｓ＝０Ｖを印加する。すると、シリコン基
板１０から電子がシリコン酸化膜１２を通って（トンネ
ル現象）シリコン窒化膜１４に捕獲され、蓄積される。
このように電荷が蓄積された状態では、この捕獲された
電荷を打ち消すだけの余分な電圧を印加しないかぎりド
レイン電流は流れず、従ってこのドレイン電流が流れる
／流れない状態をデータの１ビットに対応させることが
できる。
【０００４】一方、消去時にはゲート電極に負バイア
ス、例えばＶｇ＝−６Ｖを印加し、ドレイン電極にＶｄ
＝９Ｖ、ソース電極にＶｓ＝０Ｖを印加する。すると、
ホールがシリコン酸化膜１２を通ってシリコン窒化膜１
６に捕獲され、蓄積された電子を打ち消してドレイン電
流が流れるようになる。
ス、例えばＶｇ＝−６Ｖを印加し、ドレイン電極にＶｄ
＝９Ｖ、ソース電極にＶｓ＝０Ｖを印加する。すると、
ホールがシリコン酸化膜１２を通ってシリコン窒化膜１
６に捕獲され、蓄積された電子を打ち消してドレイン電
流が流れるようになる。
【０００５】このように、従来のＭＯＮＯＳメモリでは
電子、ホールのシリコン窒化膜１６への注入によりデー
タの書込、消去を行っているが、ゲート電極にバイアス
を印加した場合電界は図３の矢印に示すようソース電極
から斜めに向かい、ドレイン電極に向かうに従って弱く
なる。従って、書込時や消去時に電子やホールはシリコ
ン窒化膜１６の全域に注入されるのではなく、ドレイン
接続領域上の特定領域のみに注入され、シリコン窒化膜
の残りの領域はフレッシュな状態に維持される。そし
て、この特定領域への電子・ホールの注入が選択トラン
ジスタとしての機能を維持することを可能としている。
電子、ホールのシリコン窒化膜１６への注入によりデー
タの書込、消去を行っているが、ゲート電極にバイアス
を印加した場合電界は図３の矢印に示すようソース電極
から斜めに向かい、ドレイン電極に向かうに従って弱く
なる。従って、書込時や消去時に電子やホールはシリコ
ン窒化膜１６の全域に注入されるのではなく、ドレイン
接続領域上の特定領域のみに注入され、シリコン窒化膜
の残りの領域はフレッシュな状態に維持される。そし
て、この特定領域への電子・ホールの注入が選択トラン
ジスタとしての機能を維持することを可能としている。
【０００６】すなわち、もし消去時にシリコン窒化膜全
域にホールが捕獲されてしまうと、過剰にホールが注入
された場合（製造時の特性バラツキにより起こり得
る）、ゲート電極が無バイアス状態でもドレイン電流が
常に流れてしまい、複数のＭＯＮＯＳ素子でＥＰＲＯＭ
を構成した場合に選択トランジスタとして機能しなくな
るからである。
域にホールが捕獲されてしまうと、過剰にホールが注入
された場合（製造時の特性バラツキにより起こり得
る）、ゲート電極が無バイアス状態でもドレイン電流が
常に流れてしまい、複数のＭＯＮＯＳ素子でＥＰＲＯＭ
を構成した場合に選択トランジスタとして機能しなくな
るからである。
【０００７】
【発明が解決しようとする課題】このように、シリコン
窒化膜のソース領域近傍には電子やホールが捕獲されな
いことがＥＰＲＯＭとして機能するためには必要である
が、従来装置では電子やホールはドレイン近傍から大き
なエネルギをもって注入されるため、わずかな確率でソ
ース方向に電子やホールの移動が生じ捕獲されてしまう
問題があった。
窒化膜のソース領域近傍には電子やホールが捕獲されな
いことがＥＰＲＯＭとして機能するためには必要である
が、従来装置では電子やホールはドレイン近傍から大き
なエネルギをもって注入されるため、わずかな確率でソ
ース方向に電子やホールの移動が生じ捕獲されてしまう
問題があった。
【０００８】もちろん、ゲートのチャネル長を大きくす
れば電子やホールが捕獲されない領域が形成できるもの
の、素子の微細化に反してしまう問題があった。
れば電子やホールが捕獲されない領域が形成できるもの
の、素子の微細化に反してしまう問題があった。
【０００９】本発明は上記従来技術の有する課題に鑑み
なされたものであり、その目的はソース近傍のシリコン
窒化膜にキャリアを捕獲することなく、選択トランジス
タとして確実に動作させることが可能な不揮発性記憶装
置及びその製造方法を提供することにある。
なされたものであり、その目的はソース近傍のシリコン
窒化膜にキャリアを捕獲することなく、選択トランジス
タとして確実に動作させることが可能な不揮発性記憶装
置及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の不揮発性記憶装置は、ソース領域及
びドレイン領域が形成された半導体基板と、この半導体
基板のゲート領域上に形成されたシリコン酸化膜と、こ
のシリコン酸化膜上に形成されたシリコン窒化膜と、こ
のシリコン窒化膜上に形成された電極とを有する不揮発
性記憶装置において、前記シリコン窒化膜のソース領域
側に所定濃度の不純物を混入してなることを特徴とす
る。
に、請求項１記載の不揮発性記憶装置は、ソース領域及
びドレイン領域が形成された半導体基板と、この半導体
基板のゲート領域上に形成されたシリコン酸化膜と、こ
のシリコン酸化膜上に形成されたシリコン窒化膜と、こ
のシリコン窒化膜上に形成された電極とを有する不揮発
性記憶装置において、前記シリコン窒化膜のソース領域
側に所定濃度の不純物を混入してなることを特徴とす
る。
【００１１】また、上記目的を達成するために、請求項
２記載の不揮発性記憶装置の製造方法は、半導体基板上
にシリコン酸化膜を形成する酸化膜形成ステップと、こ
のシリコン酸化膜上にシリコン窒化膜を形成する窒化膜
形成ステップと、このシリコン窒化膜の所定領域に開口
部を有するレジストを形成するレジスト形成ステップ
と、この開口部に不純物イオンを注入して前記シリコン
窒化膜に不純物イオンを混入する不純物注入ステップ
と、所定温度で加熱するアニールステップと、前記シリ
コン窒化膜上に金属膜を形成する電極形成ステップと、
前記半導体基板の前記シリコン窒化膜の前記不純物が混
入された所定領域側にソース領域を形成し、他側にドレ
イン領域を形成するソース／ドレイン形成ステップとを
有することを特徴とする。
２記載の不揮発性記憶装置の製造方法は、半導体基板上
にシリコン酸化膜を形成する酸化膜形成ステップと、こ
のシリコン酸化膜上にシリコン窒化膜を形成する窒化膜
形成ステップと、このシリコン窒化膜の所定領域に開口
部を有するレジストを形成するレジスト形成ステップ
と、この開口部に不純物イオンを注入して前記シリコン
窒化膜に不純物イオンを混入する不純物注入ステップ
と、所定温度で加熱するアニールステップと、前記シリ
コン窒化膜上に金属膜を形成する電極形成ステップと、
前記半導体基板の前記シリコン窒化膜の前記不純物が混
入された所定領域側にソース領域を形成し、他側にドレ
イン領域を形成するソース／ドレイン形成ステップとを
有することを特徴とする。
【００１２】
【作用】このように本発明の不揮発性記憶装置はシリコ
ン窒化膜のソース領域側に不純物が混入されて構成され
る。この不純物はシリコン窒化膜のシリコンのダングリ
ングボンドと結合し、半導体基板から注入された電子や
ホールなどのキャリアがダングリングボンドと結合して
捕獲されるのを防ぎ、過剰なキャリアが注入されてもシ
リコン窒化膜のソース領域側を常にフレッシュ状態に維
持する。
ン窒化膜のソース領域側に不純物が混入されて構成され
る。この不純物はシリコン窒化膜のシリコンのダングリ
ングボンドと結合し、半導体基板から注入された電子や
ホールなどのキャリアがダングリングボンドと結合して
捕獲されるのを防ぎ、過剰なキャリアが注入されてもシ
リコン窒化膜のソース領域側を常にフレッシュ状態に維
持する。
【００１３】
【実施例】以下、図面を用いながら本発明に係る不揮発
性記憶装置およびその製造方法の一実施例を説明する。
性記憶装置およびその製造方法の一実施例を説明する。
【００１４】図１には本実施例の不揮発性記憶装置の断
面図が示されている。従来のＭＯＮＯＳメモリと同様
に、ソース電極及びドレイン電極が形成されたシリコン
基板１０上にシリコン酸化膜１２、シリコン窒化膜１
４、シリコン酸化膜１６、ポリシリコン電極１８が順次
積層される構成である。
面図が示されている。従来のＭＯＮＯＳメモリと同様
に、ソース電極及びドレイン電極が形成されたシリコン
基板１０上にシリコン酸化膜１２、シリコン窒化膜１
４、シリコン酸化膜１６、ポリシリコン電極１８が順次
積層される構成である。
【００１５】ここで、本実施例において特徴的なこと
は、シリコン窒化膜１４のソース領域側に水素イオンや
酸素イオン等の不純物１５が混入されていることであ
る。この混入不純物１５はシリコン窒化膜１４内のシリ
コンが形成するダングリングボンドと結合し、電子やホ
ールがこのダングリングボンドと結合するのを抑制する
と考えられる。
は、シリコン窒化膜１４のソース領域側に水素イオンや
酸素イオン等の不純物１５が混入されていることであ
る。この混入不純物１５はシリコン窒化膜１４内のシリ
コンが形成するダングリングボンドと結合し、電子やホ
ールがこのダングリングボンドと結合するのを抑制する
と考えられる。
【００１６】従って、本実施例の不揮発性記憶装置にデ
ータを書込む際、ゲート電極１８にＶｇ＝１０Ｖ、ソー
ス電極にＶｓ＝０Ｖ、ドレイン電極にＶｄ＝９Ｖを印加
すると電子はシリコン基板１０から注入されてシリコン
窒化膜１４に捕獲されるが、この捕獲された電子はソー
ス領域側に移動してもそこでは捕獲されることがなく、
シリコン窒化膜１４のソース領域側はフレッシュ状態に
保たれる。
ータを書込む際、ゲート電極１８にＶｇ＝１０Ｖ、ソー
ス電極にＶｓ＝０Ｖ、ドレイン電極にＶｄ＝９Ｖを印加
すると電子はシリコン基板１０から注入されてシリコン
窒化膜１４に捕獲されるが、この捕獲された電子はソー
ス領域側に移動してもそこでは捕獲されることがなく、
シリコン窒化膜１４のソース領域側はフレッシュ状態に
保たれる。
【００１７】またデータを消去する際にゲート電極１８
にＶｇ＝−６Ｖ、ソース電極にＶｓ＝０Ｖ、ドレイン電
極にＶｄ＝９Ｖを印加しても、注入されたホールがソー
ス領域側で捕獲されることはなく、同様にシリコン窒化
膜１４のソース領域側はフレッシュ状態に保たれる。
にＶｇ＝−６Ｖ、ソース電極にＶｓ＝０Ｖ、ドレイン電
極にＶｄ＝９Ｖを印加しても、注入されたホールがソー
ス領域側で捕獲されることはなく、同様にシリコン窒化
膜１４のソース領域側はフレッシュ状態に保たれる。
【００１８】さらに、小さい確率ではあるがシリコン基
板１０のソース接続側からキャリアがシリコン窒化膜１
４に注入されるが、この場合でもシリコン窒化膜１４内
の不純物のためキャリアは捕獲されることがない。
板１０のソース接続側からキャリアがシリコン窒化膜１
４に注入されるが、この場合でもシリコン窒化膜１４内
の不純物のためキャリアは捕獲されることがない。
【００１９】このように、本実施例の不揮発性記憶装置
では、シリコン窒化膜のソース領域側にはキャリアが捕
獲されないため、例えば消去時に過剰なホールがドレイ
ン領域側に注入されてもシリコン窒化膜１４のソース領
域側が絶縁膜として機能し、スイッチングを行って選択
トランジスタとして機能することができる。
では、シリコン窒化膜のソース領域側にはキャリアが捕
獲されないため、例えば消去時に過剰なホールがドレイ
ン領域側に注入されてもシリコン窒化膜１４のソース領
域側が絶縁膜として機能し、スイッチングを行って選択
トランジスタとして機能することができる。
【００２０】図２には本実施例の不揮発性記憶装置の製
造方法が示されている。従来のＭＯＮＯＳメモリの製造
方法と同様に、シリコン基板１０上にＬＯＣＯＳ（Loca
l Oxidation of Silicon）法によりシリコン酸化膜１２を
形成し、さらにシリコン窒化膜１４及びシリコン酸化膜
１６をスパッタ法やＣＶＤ法などにより順次形成する。
造方法が示されている。従来のＭＯＮＯＳメモリの製造
方法と同様に、シリコン基板１０上にＬＯＣＯＳ（Loca
l Oxidation of Silicon）法によりシリコン酸化膜１２を
形成し、さらにシリコン窒化膜１４及びシリコン酸化膜
１６をスパッタ法やＣＶＤ法などにより順次形成する。
【００２１】次に、ホトレジストを塗布し、ソース領域
が形成される領域側に開口部１７ａを有するレジストパ
ターン１７を形成する。そして、このレジストパターン
１７をマスクとして水素イオンあるいは酸素イオン等の
不純物１５をシリコン窒化膜１４中に注入する。不純物
イオンを注入した後、この素子を９００℃でアニール
し、不純物を熱拡散させてシリコンのダングリングボン
ドとの結合を促進させる。
が形成される領域側に開口部１７ａを有するレジストパ
ターン１７を形成する。そして、このレジストパターン
１７をマスクとして水素イオンあるいは酸素イオン等の
不純物１５をシリコン窒化膜１４中に注入する。不純物
イオンを注入した後、この素子を９００℃でアニール
し、不純物を熱拡散させてシリコンのダングリングボン
ドとの結合を促進させる。
【００２２】シリコン窒化膜１４に不純物を混入させた
後、ポリシリコン電極１８をシリコン酸化膜１６上に積
層し、最後に図３（Ｂ）に示すようにセルフアライメン
トプロセスによりソース領域及びドレイン領域を形成
し、図１に示された不揮発性記憶装置が製造される。こ
こで、ソース領域は不純物が混入された領域側に形成さ
れる。
後、ポリシリコン電極１８をシリコン酸化膜１６上に積
層し、最後に図３（Ｂ）に示すようにセルフアライメン
トプロセスによりソース領域及びドレイン領域を形成
し、図１に示された不揮発性記憶装置が製造される。こ
こで、ソース領域は不純物が混入された領域側に形成さ
れる。
【００２３】なお、本実施例ではイオンインプランテー
ション法によりシリコン窒化膜に不純物を混入する例を
示したが、不純物雰囲気中でのアニール処理や不純物塗
布後の熱拡散処理、さらにはプラズマ処理等を組み合わ
せて不純物を混入させてもよい。
ション法によりシリコン窒化膜に不純物を混入する例を
示したが、不純物雰囲気中でのアニール処理や不純物塗
布後の熱拡散処理、さらにはプラズマ処理等を組み合わ
せて不純物を混入させてもよい。
【００２４】
【発明の効果】以上説明したように、本発明に係る不揮
発性記憶装置及びその製造方法によれば、シリコン窒化
膜のソース領域側に不純物を混入させてソース領域側で
のキャリアの捕獲を抑制したので、選択トランジスタの
機能を維持し、多数回の書換えを行うことが可能とな
る。
発性記憶装置及びその製造方法によれば、シリコン窒化
膜のソース領域側に不純物を混入させてソース領域側で
のキャリアの捕獲を抑制したので、選択トランジスタの
機能を維持し、多数回の書換えを行うことが可能とな
る。
【００２５】また、不純物混入によりキャリア移動によ
るソース領域側の捕獲を抑制することができるので、ゲ
ート長を短縮し、より微細化を図ることが可能となる。
るソース領域側の捕獲を抑制することができるので、ゲ
ート長を短縮し、より微細化を図ることが可能となる。
【図１】本発明の一実施例の不揮発性記憶装置の断面図
である。
である。
【図２】同実施例の不揮発性記憶装置の製造方法を示す
断面図である。
断面図である。
【図３】従来装置の断面図である。
【符号の説明】 １０ シリコン基板 １２ シリコン酸化膜 １４ シリコン窒化膜 １５ 不純物 １６ シリコン酸化膜 １８ ポリシリコン電極
Claims (2)
- 【請求項１】 ソース領域及びドレイン領域が形成され
た半導体基板と、 この半導体基板のゲート領域上に形成されたシリコン酸
化膜と、 このシリコン酸化膜上に形成されたシリコン窒化膜と、 このシリコン窒化膜上に形成された電極と、 を有する不揮発性記憶装置において、 前記シリコン窒化膜のソース領域側に所定濃度の不純物
を混入してなることを特徴とする不揮発性記憶装置。 - 【請求項２】 半導体基板上にシリコン酸化膜を形成す
る酸化膜形成ステップと、 このシリコン酸化膜上にシリコン窒化膜を形成する窒化
膜形成ステップと、 このシリコン窒化膜の所定領域に開口部を有するレジス
トを形成するレジスト形成ステップと、 この開口部に不純物イオンを注入して前記シリコン窒化
膜に不純物イオンを混入する不純物注入ステップと、 所定温度で加熱するアニールステップと、 前記シリコン窒化膜上に金属膜を形成する電極形成ステ
ップと、 前記半導体基板の前記シリコン窒化膜の前記不純物が混
入された所定領域側にソース領域を形成し、他側にドレ
イン領域を形成するソース／ドレイン形成ステップと、 を有することを特徴とする不揮発性記憶装置の製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3227575A JPH0567789A (ja) | 1991-09-09 | 1991-09-09 | 不揮発性記憶装置及びその製造方法 |
| US07/885,684 US5291048A (en) | 1991-09-09 | 1992-05-19 | Non-volatile storage device with impurities in nitride toward source side |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3227575A JPH0567789A (ja) | 1991-09-09 | 1991-09-09 | 不揮発性記憶装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567789A true JPH0567789A (ja) | 1993-03-19 |
Family
ID=16863067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3227575A Pending JPH0567789A (ja) | 1991-09-09 | 1991-09-09 | 不揮発性記憶装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5291048A (ja) |
| JP (1) | JPH0567789A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009252874A (ja) * | 2008-04-03 | 2009-10-29 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP2009260071A (ja) * | 2008-04-17 | 2009-11-05 | Toshiba Corp | 半導体装置及びその製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2871530B2 (ja) * | 1995-05-10 | 1999-03-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5830575A (en) * | 1996-09-16 | 1998-11-03 | Sandia National Laboratories | Memory device using movement of protons |
| FR2770328B1 (fr) * | 1997-10-29 | 2001-11-23 | Sgs Thomson Microelectronics | Point memoire remanent |
| DE10004392A1 (de) * | 2000-02-02 | 2001-08-16 | Infineon Technologies Ag | Feldeffekttransistor und Verfahren zum Herstellen eines mit Ladungsträgern injizierten Feldeffekttransistors |
| JP2002190535A (ja) * | 2000-12-21 | 2002-07-05 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6436768B1 (en) * | 2001-06-27 | 2002-08-20 | Advanced Micro Devices, Inc. | Source drain implant during ONO formation for improved isolation of SONOS devices |
| US20050258467A1 (en) * | 2004-05-21 | 2005-11-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Nano-crystal non-volatile memory device employing oxidation inhibiting and charge storage enhancing layer |
| KR100827450B1 (ko) * | 2007-05-18 | 2008-05-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| CN102683398B (zh) * | 2012-05-28 | 2015-03-18 | 上海华力微电子有限公司 | Sonos栅极结构及其制备方法、以及半导体器件 |
| TWI685085B (zh) * | 2019-02-26 | 2020-02-11 | 華邦電子股份有限公司 | 記憶元件及其製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4173791A (en) * | 1977-09-16 | 1979-11-06 | Fairchild Camera And Instrument Corporation | Insulated gate field-effect transistor read-only memory array |
| US4481527A (en) * | 1981-05-21 | 1984-11-06 | Mcdonnell Douglas Corporation | High density MNOS transistor with ion implant into nitride layer adjacent gate electrode |
| US4870470A (en) * | 1987-10-16 | 1989-09-26 | International Business Machines Corporation | Non-volatile memory cell having Si rich silicon nitride charge trapping layer |
-
1991
- 1991-09-09 JP JP3227575A patent/JPH0567789A/ja active Pending
-
1992
- 1992-05-19 US US07/885,684 patent/US5291048A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009252874A (ja) * | 2008-04-03 | 2009-10-29 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP2009260071A (ja) * | 2008-04-17 | 2009-11-05 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5291048A (en) | 1994-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5132024B2 (ja) | 不揮発性半導体メモリ装置を形成する方法 | |
| US7087955B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP4885420B2 (ja) | Ｓｏｎｏｓ型装置の分離を改善するためのｏｎｏ形成中のソース・ドレイン注入 | |
| KR0136932B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US6468865B1 (en) | Method of simultaneous formation of bitline isolation and periphery oxide | |
| JPH08316347A (ja) | リセスチャンネル構造を有する半導体素子及びその製造方法 | |
| US20050285184A1 (en) | Flash memory device and method for programming/erasing the same | |
| JPH07169861A (ja) | 不揮発性半導体記憶装置 | |
| US6330187B1 (en) | Nonvolatile memory device and method for manufacturing the same | |
| KR100471165B1 (ko) | 평탄하지 않은 게이트 절연막을 구비하는 비휘발성 메모리장치 및 그 제조 방법 | |
| US6597047B2 (en) | Method for fabricating a nonvolatile semiconductor device | |
| JPH0567789A (ja) | 不揮発性記憶装置及びその製造方法 | |
| US7994012B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP5161494B2 (ja) | 半導体記憶装置 | |
| JP2000077546A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| US6025229A (en) | Method of fabricating split-gate source side injection flash memory array | |
| US20060094257A1 (en) | Low thermal budget dielectric stack for SONOS nonvolatile memories | |
| JPH06291330A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JP2007142450A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH02295169A (ja) | 不揮発性半導体記憶装置 | |
| JPS6037778A (ja) | Ｍｏｓ不輝発性メモリセル | |
| KR20090068016A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법 | |
| KR100186507B1 (ko) | 플래쉬 메모리 소자의 구조 및 제조방법 | |
| JP2001338997A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR19990055792A (ko) | 반도체 소자의 제조방법 |