DE10004392A1 - Feldeffekttransistor und Verfahren zum Herstellen eines mit Ladungsträgern injizierten Feldeffekttransistors - Google Patents

Feldeffekttransistor und Verfahren zum Herstellen eines mit Ladungsträgern injizierten Feldeffekttransistors

Info

Publication number
DE10004392A1
DE10004392A1 DE2000104392 DE10004392A DE10004392A1 DE 10004392 A1 DE10004392 A1 DE 10004392A1 DE 2000104392 DE2000104392 DE 2000104392 DE 10004392 A DE10004392 A DE 10004392A DE 10004392 A1 DE10004392 A1 DE 10004392A1
Authority
DE
Germany
Prior art keywords
effect transistor
field effect
area
charge carriers
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2000104392
Other languages
English (en)
Inventor
Hans Reisinger
Gernot Steinlesberger
Thomas Haneder
Harald Bachhofer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2000104392 priority Critical patent/DE10004392A1/de
Priority to PCT/DE2001/000338 priority patent/WO2001057931A1/de
Publication of DE10004392A1 publication Critical patent/DE10004392A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Abstract

Während der Injektion von Ladungsträgern in den Kanalbereich des Feldeffekttransistors wird eine Source-/Drain-Spannung an den Feldeffekttransistor angelegt, so dass eine inhomogene Verteilung der Ladungsträger in dem Kanalbereich erzielt wird.

Description

Die Erfindung betrifft einen Feldeffekttransistor sowie ein Verfahren zum Herstellen eines mit Ladungsträgern injizierten Feldeffekttransistors.
Ein solches Verfahren sowie ein mittels eines solchen Verfah­ ren hergestellten Feldeffekttransistors sind aus [1] bekannt.
Aus [1] ist bekannt, Ladungsträger in einen Kanalbereich des Feldeffekttransistors homogen entlang des gesamten Gates des Feldeffekttransistors zu injizieren. Der Feldeffekttransistor weist einen Gate-Bereich, einen Source-Bereich, einen Drain- Bereich sowie zwischen dem Source-Bereich und dem Drain- Bereich einen Kanalbereich auf. In dem Kanalbereich baut sich im leitenden Zustand des Feldeffekttransistors eine Raumla­ dungszone auf, durch die der Stromfluss durch den Feldeffekt­ transistor erfolgt.
Für eine Anwendung in einer Analogschaltung sind insbesondere folgende Parameter eines Feldeffekttransistors von Bedeutung:
  • - die Einsatzspannung des Feldeffekttransistors,
  • - die Steilheit des Feldeffekttransistors,
  • - die Source-Drain-Durchbruchsspannung, und
  • - der Ausgangswiderstand des Feldeffekttransistors.
Bei einer Schaltung mit gepaarten MOS-Feldeffekttransistoren (Metal Oxide Semiconductor Field-Effect Transistor, MOSFET) ist es unter Umständen erforderlich, dass die Einsatzspannung und die Steilheit des MOS-Feldeffekttransistors übereinstim­ men.
Durch eine homogene Injektion der Ladungsträger, d. h. durch eine homogene Besetzung der sogenannten Traps in dem Kanalbereich zwischen Source und Drain wird die Einsatzspannung des MOS-Feldeffekttransistors verschoben. Alle weiteren Transi­ storparameter, insbesondere die weiteren oben beschriebenen Transistorparameter, die für eine Analogschaltung mit einem Feldeffekttransistor von besonderer Bedeutung, sind bleiben unverändert. Es ist häufig wünschenswert, dass die Steilheit des MOS-Feldeffekttransistors und der Ausgangswiderstand des MOS-Feldeffekttransistors möglichst hoch sind.
Dies wird jedoch durch das bekannte Verfahren nicht erreicht, da gemäß diesem Verfahren lediglich die Einsatzspannung des MOS-Feldeffekttransistors verschoben wird.
Weiterhin ist aus [2] ein Verfahren zur Herstellung eines MOS-Feldeffekttransistors bekannt.
Somit liegt der Erfindung das Problem zugrunde, einen Feldef­ fekttransistor sowie ein Verfahren zum Herstellen eines mit Ladungsträgern injizierten Feldeffekttransistors bereitzu­ stellen, bei dem der Feldeffekttransistor einen gegenüber dem aus [1] bekannten Feldeffekttransistor erhöhten Ausgangswi­ derstand aufweist.
Das Problem wird durch den Feldeffekttransistor sowie durch das Verfahren zum Herstellen eines mit Ladungsträgern inji­ zierten Feldeffekttransistors mit den Merkmalen gemäß den un­ abhängigen Patentansprüchen gelöst.
Ein Feldeffekttransistor weist einen Gate-Bereich, einen Source-Bereich sowie einen Drain-Bereich auf. Zwischen dem Source-Bereich und dem Drain-Bereich ist ein Kanalbereich vorgesehen, entlang dem ein Strom zwischen dem Source-Bereich und dem Drain-Bereich fließt, wenn der Feldeffekttransistor sich in einem leitenden Zustand befindet. Der Kanalbereich zwischen dem Source-Bereich und dem Drain-Bereich weist inho­ mogen injizierte Ladungsträger auf.
Bei einem Verfahren zum Herstellen eines mit Ladungsträgern injizierten Feldeffekttransistors werden die Ladungsträger in den Kanalbereich zwischen dem Source-Bereich und dem Drain- Bereich des Feldeffekttransistors entlang des Kanalbereichs inhomogen injiziert.
Im Rahmen der Beschreibung ist unter einer inhomogenen Injek­ tion der Ladungsträger in den Kanalbereich in diesem Zusam­ menhang nicht die bei der homogenen Injektion der Ladungsträ­ ger kaum zu vermeidende Ungleichmäßigkeit der Verteilung der Ladungsträger in einem engen Toleranzbereich zu verstehen. Es ist darunter vielmehr eine inhomogene Injektion zu verstehen, die beispielsweise mittels Anlegen einer Source-Drain- Spannung während der Injektion der Ladungsträger erfolgt und die zu einer deutlichen ungleichmäßigen, d. h. inhomogenen Verteilung der Ladungsträger entlang des Kanalbereichs führt, die quantitativ erheblich über der Unregelmäßigkeit bei einer homogenen Ladungsträgerinjektion liegt.
Durch die Erfindung wird eine dauerhafte Veränderung der Ei­ genschaften des Feldeffekttransistors erreicht. Insbesondere ist es möglich, den Ausgangswiderstand des Feldeffekttransi­ stors sowie die Source-/Drain-Durchbruchsspannung des Feldef­ fekttransistors zu erhöhen.
Weiterhin ist durch die Erfindung eine Verbesserung der An­ passung der Feldeffekttransistor-Einsatzspannung möglich.
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Als Feldeffekttransistor kann ein MOS-Feldeffekttransistor eingesetzt werden.
Die Injektion der Ladungsträger in den Kanalbereich erfolgt vorzugsweise durch das Gate des Feldeffekttransistors.
Die Injektion erfolgt gemäß einer Weiterbildung der Erfindung derart, dass die Einsatzspannung in der Nähe des Source- Bereichs des Feldeffekttransistors stärker erhöht wird als in der Nähe des Drain-Bereichs des Feldeffekttransistors.
Auf diese Weise wird eine weitere Erhöhung des Ausgangswider­ stands des Feldeffekttransistors erreicht. Während der Injek­ tion der Ladungsträger kann eine Source-Drain-Spannung an den Feldeffekttransistor angelegt werden, wodurch bei ausreichend hoher Source-Drain-Spannung energiereiche Ladungsträger, die auch als "heiße" Ladungsträger bezeichnet werden in den Ka­ nalbereich getrieben werden, da ihr Energieniveau ausreichend hoch ist, um die Energieschwelle, die durch das Gate gebildet wird, zu überwinden.
Zur Injektion der Ladungsträger können diese auch mittels des Prinzip des Tunnelns von Ladungsträgern in den Kanalbereich getrieben werden. Gemäß dieser Ausgestaltung wird vorzugswei­ se das Prinzip des Fowler-Nordheim-Tunnelns eingesetzt.
Der erfindungsgemäße Feldeffekttransistor eignet sich insbe­ sondere für den Einsatz in einer Analogschaltung, d. h. für den Einsatz in einer elektrischen Schaltung mit mindestens einem analogen Bauelement.
Ausführungsbeispiele der Erfindung sind in den Figuren darge­ stellt und werden im weiteren näher erläutert.
Es zeigen
Fig. 1 ein Ablaufdiagramm, in dem die einzelnen Verfahrens­ schritte des Herstellungsverfahrens gemäß einem er­ sten Ausführungsbeispiel dargestellt sind;
Fig. 2 eine Skizze eines Feldeffekttransistors gemäß dem er­ sten Ausführungsbeispiel;
Fig. 3 ein Ausgangskennlinienfeld eines 0.4 µm n-Kanal- Kurzkanaltransistors gemäß eines weiteren Ausfüh­ rungsbeispiels.
Fig. 2 zeigt einen MOS-Feldeffekttransistor 200.
Der MOS-Feldeffekttransistor 200 wird auf folgende Weise in einem ersten Verfahrensschritt (Schritt 100, vgl. Fig. 1) her­ gestellt:
Die Herstellung des MOS-Feldeffekttransistors 200 erfolgt ge­ mäß dem in [2] beschriebenen Verfahren.
Zum einfacheren Verständnis werden im weiteren einige Verfah­ rensschritte zur Herstellung des MOS-Feldeffekttransistors 200 geschildert.
Auf einer p-dotierten Siliziumscheibe, welche als Substrat 201 dient, wird mittels eines Gasabscheideverfahrens (Chemi­ cal Vapour Deposition-Verfahren, CVD) eine Schicht Siliziu­ moxid abgeschieden.
Auf der Siliziumoxidschicht wird eine weitere Schicht poly­ kristallinen Siliziums abgeschieden, ebenfalls mittels des CVD-Verfahrens.
Auf der Schicht polykristallinen Siliziums wird eine Photore­ sistschicht abgeschieden und mittels einer Lichtmaske wird Licht auf die Photoresistschicht aufgestrahlt. Nach erfolgtem Rückätzen der entwickelten Bereiche der Photoresistschicht und der Bereiche des polykristallinen Siliziums, die nicht mit dem Photoresist bedeckt sind, werden die freigelegten Be­ reiche der Siliziumoxidschicht mittels Phosphoratomen n- dotiert, so dass ein erster, n+-dotierter Bereich 202, der im weiteren als Source bezeichnet wird, sowie ein zweiter n+- dotierter Bereich 203, der im weiteren als Drain bezeichnet wird, gebildet werden.
Nach Entfernen der restlichen Photoresistschicht wird eine weitere Siliziumoxidschicht mittels des CVD-Verfahrens abge­ schieden. Auf diese Weise wird ein dritter Bereich, der im weiteren als Gate 205 des MOS-Feldeffekttransistors 200 be­ zeichnet wird, gebildet. Zwischen Gate 205, Source 202 und Drain 203 und dem Substrat 201 befindet sich eine Siliziu­ moxidschicht als Isolationsschicht 204.
An den einzelnen Komponenten des MOS-Feldeffekttransistors 200 sind jeweils elektrische Anschlüsse angebracht.
Somit sind bei dem MOS-Feldeffekttransistor 200 vorgesehen:
  • - ein Substrat-Anschluss 206 an dem Substrat 201,
  • - ein Source-Anschluss 207 an der Source 202,
  • - ein Drain-Anschluss 208 an dem Drain 203,
  • - ein Gate-Anschluss 209 an dem Gate 205.
Weiterhin weist der MOS-Feldeffekttransistor 200 zur Isolati­ on des MOS-Feldeffekttransistors 200 zu anderen elektrischen Bauelementen, die auf dem Substrat 201 gebildet werden, noch Feldoxidschichten 210, 211 auf.
Der auf die oben beschriebene Weise hergestellte MOS- Feldeffekttransistor 200 wird einer Injektion von Ladungsträ­ gern unterzogen (Schritt 102).
Da es sich im vorliegenden Ausführungsbeispiel um einen n- Kanal-MOS-Feldeffekttransistor handelt, werden Elektronen durch das Gate 205 und die Isolationsschicht 204 in einen Ka­ nalbereich 212 injiziert. Der Kanalbereich 212 weist eine Weite 215 auf, mit der der Abstand zwischen den beiden n+p- Übergängen, die zwischen Source 202 und dem Substrat 201 so­ wie zwischen Drain 203 und dem Substrat 201 gebildet werden, bezeichnet wird.
Gleichzeitig mit dem Beginn der Ladungsträgerinjektion, die mittels Eintreiben energiereicher Elektronen in den Kanalbe­ reich 212 erfolgt (Eintreiben von "heißen" Elektronen), wird eine elektrische Spannung zwischen Source 202 und Drain 203 angelegt, d. h. der Drain-Anschluss 208 weist während der La­ dungsträgerinjektion ein elektrisches Potential VD von VD = 10 V auf, ebenso wie der Gate-Anschluss 209 (Potential des Ga­ te-Anschlusses VG = 10 V). An dem Source-Anschluss 207 und an dem Substrat-Anschluss 206 des MOS-Feldeffekttransistors 200 liegen jeweils ein elektrisches Potential von 0 V an (VS = VBS = 0 V).
Durch Anlegen der Source-/Drain-Spannung an den MOS- Feldeffekttransistor 200 während der Injektion der Ladungs­ träger in den Kanalbereich 212 wird ein inhomogenes elektri­ sches Feld erzeugt, das zu einer inhomogenen Verteilung 213 der zugeführten Ladungsträger 214 führt.
Die inhomogene Injektion der Ladungsträger erfolgt anschau­ lich in einer Weise, dass die Einsatzspannung des MOS- Feldeffekttransistors 200 in der Nähe der Source 202 stärker erhöht wird als in der Nähe des Drain 203.
Die Art der Verteilung 214 der injizierten Ladungsträger 214 in den Kanalbereich 212 hängt von der Dosis und dem Profil der Ladungsträgerinjektion ab und ist dauerhaft, wenn die Dicke des sich auf dem Substrat befindenden Siliziumoxids ausreichend groß ist. Gemäß dem Ausführungsbeispiel weist die Siliziumoxidschicht eine Dicke von ungefähr 4 nm auf. Allge­ mein sollte die Dicke der Siliziumoxidschicht ausreichend groß sein, so dass eine große Tunnelzeitkonstante gewährlei­ stet ist (im Ausführungsbeispiel ist durch die Dicke der Si­ liziumschicht von 4 nm eine Tunnelzeitkonstante von mehr als 100 Jahren erreicht). Die Ladungsträgerinjektion kann anwen­ dungsabhängig heuristisch den gewünschten Anforderungen ange­ passt werden. Die weitere Siliziumoxidschicht weist gemäß diesem Ausführungsbeispiel eine Dicke von ungefähr 3 nm bis 4 nm auf.
Nachdem die gewünschte Anzahl von Ladungsträgern in der ge­ wünschten Weise in den Kanalbereich 212 injiziert worden ist, wird die Injektion der Ladungsträger beendet (Schritt 103).
Fig. 3 zeigt das Ausgangskennlinienfeld 300 für einen MOS- Feldeffekttransistor gemäß einem weiteren Ausführungsbei­ spiel, nämlich gemäß einem 0,4 µm n-Kanal-Kurzkanaltransistor mit einem ONO-Gate (Oxid/Nitrid/Oxid), das in seinen Eigen­ schaften einer Siliziumoxidschicht der Dicke 10 nm als Gate entspricht.
Jeweils mit dem Bezugzeichen 301 ist eine Kennlinie des Drainstroms ID des MOS-Feldeffekttransistors abhängig von der Drainspannung VD vor der Ladungsträgerinjektion bezeichnet.
Mit dem Bezugszeichen 302 ist jeweils eine Kennlinie des Drainstroms ID des MOS-Feldeffekttransistors abhängig von der Drainspannung VD nach der inhomogenen Ladungsträgerinjektion bezeichnet.
Wie dem Ausgangkennlinienfeld 300 zu entnehmen ist, ist der Drainstrom ID durch den MOS-Feldeffekttransistor mittels der Ladungsträgerinjektion verringert worden, d. h. der Ausgangs­ widerstand des MOS-Feldeffekttransistors ist erhöht worden.
Weiterhin ist Fig. 3 zu entnehmen, dass die Source-/Drain- Durchbruchsspannung durch die inhomogene Ladungsträgerinjek­ tion in den Kanalbereich erhöht worden ist.
Alternativ zu den oben beschriebenen Ausführungsbeispielen kann die Injektion der Ladungsträger mittels Anwendung des Prinzip des Tunnelns der Ladungsträger in den Kanalbereich 212 erfolgen, beispielweise gemäß dem Fowler-Nordheim- Tunneln.
Auch wenn die oben beschriebenen Ausführungsbeispiele sich auf einem n-Kanal-MOS-Feldeffekttransistor beziehen, so kann die inhomogene Ladungsträgerinjektion selbstverständlich ohne weiteres auch auf einen p-Kanal-MOS-Feldeffekttransistor an­ gewendet werden, wobei in diesem Fall die Polarität der Po­ tentiale invertiert werden muss.
Auch kann die inhomogene Injektion der Ladungsträger in den Kanalbereich auch bei einem Feldeffekttransistor eines ande­ ren Typs, beispielsweise bei einem MIS-Feldeffekttransistor, angewendet werden.
Es ist anzumerken, dass der MOS-Feldeffekttransistor ohne in­ jizierte Ladungsträger grundsätzlich in einem getrennten Pro­ zess auf eine beliebige Weise hergestellt werden kann.
In diesem Dokument sind folgende Veröffentlichungen zitiert:
[1] F. R. Libsch und M. H. White, Charge transport and stor­ age of low programming voltage SONOS/MONOS memory de­ vices, Solid state electronics (UK), Vol. 33, Nr. 1, S. 105-126
[2] D. Widmann et al, Technologie hochintegrierter Schaltun­ gen, Springer Verlag, 2. Auflage, ISBN 3-540-59357-8, Seite 3-12, 1996.

Claims (10)

1. Feldeffekttransistor mit
  • - einem Gate-Bereich,
  • - einem Source-Bereich,
  • - einem Drain-Bereich,
  • - einem Kanalbereich zwischen dem Source-Bereich und dem Drain-Bereich,
  • - wobei der Kanalbereich zwischen dem Source-Bereich und dem Drain-Bereich inhomogen injizierte Ladungsträger aufweist.
2. Feldeffekttransistor nach Anspruch 1, bei dem der Feldeffekttransistor ein MOS-Feldeffekttransistor ist.
3. Verfahren zum Herstellen eines mit Ladungsträgern inji­ zierten Feldeffekttransistors, bei dem die Ladungsträger in den Kanalbereich zwischen dem Source-Bereich und dem Drain-Bereich des Feldeffekttransi­ stors entlang des Kanalbereichs inhomogen injiziert werden.
4. Verfahren nach Anspruch 3, bei dem als Feldeffekttransistor ein MOS-Feldeffekttransistor verwendet wird.
5. Verfahren nach Anspruch 3 oder 4, bei dem die Injektion der Ladungsträger in den Kanalbereich durch das Gate des Feldeffekttransistors erfolgt.
6. Verfahren nach einem der Ansprüche 3 bis 5, bei dem die Injektion derart erfolgt, dass die Einsatzspan­ nung in der Nähe des Source-Bereichs des Feldeffekttransi­ stors stärker erhöht wird als in der Nähe des Drain-Bereichs des Feldeffekttransistors.
7. Verfahren nach einem der Ansprüche 3 bis 6, bei dem während der Injektion der Ladungsträger eine Source- Drain-Spannung an den Feldeffekttransistor angelegt wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem zur Injektion der Ladungsträger energiereiche Elek­ tronen erzeugt werden, deren Energie ausreichend groß ist, um in dem Kanalbereich zu gelangen.
9. Verfahren nach einem der Ansprüche 1 bis 7, bei dem zur Injektion der Ladungsträger die Ladungsträger mittels Tunneln in den Kanalbereich getrieben werden.
10. Elektronische Schaltung mit mindestens einem analogen elektronischen Bauelement und mit mindestens einem Feldef­ fekttransistor nach Anspruch 1 oder 2.
DE2000104392 2000-02-02 2000-02-02 Feldeffekttransistor und Verfahren zum Herstellen eines mit Ladungsträgern injizierten Feldeffekttransistors Withdrawn DE10004392A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2000104392 DE10004392A1 (de) 2000-02-02 2000-02-02 Feldeffekttransistor und Verfahren zum Herstellen eines mit Ladungsträgern injizierten Feldeffekttransistors
PCT/DE2001/000338 WO2001057931A1 (de) 2000-02-02 2001-01-29 Feldeffekttransistor und verfahren zum herstellen eines mit ladungsträgern injizierten feldeffekttransistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000104392 DE10004392A1 (de) 2000-02-02 2000-02-02 Feldeffekttransistor und Verfahren zum Herstellen eines mit Ladungsträgern injizierten Feldeffekttransistors

Publications (1)

Publication Number Publication Date
DE10004392A1 true DE10004392A1 (de) 2001-08-16

Family

ID=7629478

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000104392 Withdrawn DE10004392A1 (de) 2000-02-02 2000-02-02 Feldeffekttransistor und Verfahren zum Herstellen eines mit Ladungsträgern injizierten Feldeffekttransistors

Country Status (2)

Country Link
DE (1) DE10004392A1 (de)
WO (1) WO2001057931A1 (de)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313178A (en) * 1979-09-28 1982-01-26 Massachusetts Institute Of Technology Analog solid state memory
JPH0567789A (ja) * 1991-09-09 1993-03-19 Rohm Co Ltd 不揮発性記憶装置及びその製造方法
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Jpn.J.Appl.Phys., Vol. 39 (2000) pp. 1597-1603 *
Phys.Rev. 38 (197), p. 3719 *
Power MOSFETS, Wiley a. Sons., 1969, pp. 28-37 *

Also Published As

Publication number Publication date
WO2001057931A1 (de) 2001-08-09

Similar Documents

Publication Publication Date Title
DE4229574C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE60213889T2 (de) Halbleiteranordnung
DE102007018631B4 (de) Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE102013003283B4 (de) Tunneltransistor und Verfahren
DE2619663A1 (de) Feldeffekttransistor mit oberflaechenkanal
DE19752434A1 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit einer Gateelektrode mit schwebendem Potential
DE2707652A1 (de) Verfahren zur bildung von kanalsperren entgegengesetzter leitungstypen im zwischenbereich zwischen zwei mos-bauelementen zugeordneten zonen eines siliziumsubstrats
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102012100767A1 (de) Drain-erweiterte Feldeffekttransistoren und Verfahren zu deren Herstellung
DE69938381T2 (de) Herstellung einer LDD Struktur für eine Schutzschaltung gegen elektrostatische Entladungen (ESD)
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE19818779A1 (de) Halbleitervorrichtung
DE19620032C2 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE2739586A1 (de) Statischer inverter mit isolierschicht-feldeffekttransistoren und verfahren zur herstellung
DE10256575B4 (de) Lateraler MOSFET mit hoher Durchbruchspannung und damit ausgestattete Vorrichtung
DE10249009A1 (de) Halbleitervorrichtung
EP1772906A1 (de) Hochvolt-Feldeffekttransistor und Verfahren zur Herstellung eines Hochvolt-Feldeffekttransistors
DE2724165A1 (de) Oberflaechen-feldeffekttransistorvorrichtung
DE19824242A1 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE102020123254A1 (de) Halbleitervorrichtung
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE4111519C2 (de) Halbleitereinrichtung und Herstellungsverfahren hierfür
DE102007007096B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10004392A1 (de) Feldeffekttransistor und Verfahren zum Herstellen eines mit Ladungsträgern injizierten Feldeffekttransistors
DE10023116B4 (de) Feldeffekttransistor-Struktur mit isoliertem Gate

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal