JPH06291330A - 半導体不揮発性記憶素子とその製造方法 - Google Patents
半導体不揮発性記憶素子とその製造方法Info
- Publication number
- JPH06291330A JPH06291330A JP5097296A JP9729693A JPH06291330A JP H06291330 A JPH06291330 A JP H06291330A JP 5097296 A JP5097296 A JP 5097296A JP 9729693 A JP9729693 A JP 9729693A JP H06291330 A JPH06291330 A JP H06291330A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tunnel
- oxide film
- memory element
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 半導体基板１１の表面領域に、第１の絶縁膜
として、トンネルシリコン窒化酸化膜１２とこのトンネ
ルシリコン窒化酸化膜上に設けたトンネルシリコン酸化
膜１３とからなる電荷注入可能なトンネル絶縁膜、第２
の絶縁膜としてシリコン窒化膜１４、第３の絶縁膜とし
てシリコン酸化膜１５を順次積層したゲート絶縁膜とこ
のゲート絶縁膜上に設けたゲート電極１６とからなる半
導体不揮発性記憶素子とその製造方法。 【効果】 従来に比較して、書き込みデータの保持能力
を低下することなく、書き込み時間を短くすることが可
能となる。さらに、この発明の半導体不揮発性記憶素子
の製造方法によれば、製造工程が簡略であることから製
造工程における収率を増大することが可能となる。
として、トンネルシリコン窒化酸化膜１２とこのトンネ
ルシリコン窒化酸化膜上に設けたトンネルシリコン酸化
膜１３とからなる電荷注入可能なトンネル絶縁膜、第２
の絶縁膜としてシリコン窒化膜１４、第３の絶縁膜とし
てシリコン酸化膜１５を順次積層したゲート絶縁膜とこ
のゲート絶縁膜上に設けたゲート電極１６とからなる半
導体不揮発性記憶素子とその製造方法。 【効果】 従来に比較して、書き込みデータの保持能力
を低下することなく、書き込み時間を短くすることが可
能となる。さらに、この発明の半導体不揮発性記憶素子
の製造方法によれば、製造工程が簡略であることから製
造工程における収率を増大することが可能となる。
Description
【０００１】
【産業上の利用分野】この発明は電気的に書き換え可能
な半導体不揮発性記憶素子とその製造方法とに関し、と
くに半導体不揮発性記憶素子の記憶保持性および書き込
み時間の改善に関するものである。
な半導体不揮発性記憶素子とその製造方法とに関し、と
くに半導体不揮発性記憶素子の記憶保持性および書き込
み時間の改善に関するものである。
【０００２】
【従来の技術】電気的に書き換え可能な半導体不揮発性
記憶素子としては、従来は、ＭＮＯＳ（Ｍｅｔａｌ−Ｎ
ｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）型の半導体不揮発性記憶素子や、たとえば特開平２
−１０３９６６号公報に記載されている、ＭＯＮＯＳ
（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄ
ｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の半導体不揮発性
記憶素子が知られている。
記憶素子としては、従来は、ＭＮＯＳ（Ｍｅｔａｌ−Ｎ
ｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）型の半導体不揮発性記憶素子や、たとえば特開平２
−１０３９６６号公報に記載されている、ＭＯＮＯＳ
（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄ
ｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の半導体不揮発性
記憶素子が知られている。
【０００３】このＭＯＮＯＳ型の半導体不揮発性記憶素
子は、ＭＮＯＳ型の半導体不揮発性記憶素子の第２層の
ゲート絶縁膜であるシリコン窒化膜の上に、ゲート電極
からのキャリアの注入を防ぐのに充分なバリア高さを持
つ第３層のゲート絶縁膜であるシリコン酸化膜を有す
る。
子は、ＭＮＯＳ型の半導体不揮発性記憶素子の第２層の
ゲート絶縁膜であるシリコン窒化膜の上に、ゲート電極
からのキャリアの注入を防ぐのに充分なバリア高さを持
つ第３層のゲート絶縁膜であるシリコン酸化膜を有す
る。
【０００４】ＭＯＮＯＳ型の半導体不揮発性記憶素子の
データの書き込みは、ゲート電極に正電圧を印加するこ
とにより、負極性のキャリアである電子を、半導体基板
から第１層のゲート絶縁膜であるトンネル絶縁膜を通し
てシリコン窒化膜中のキャリアを捕獲するトラップへ注
入することにより行なう。
データの書き込みは、ゲート電極に正電圧を印加するこ
とにより、負極性のキャリアである電子を、半導体基板
から第１層のゲート絶縁膜であるトンネル絶縁膜を通し
てシリコン窒化膜中のキャリアを捕獲するトラップへ注
入することにより行なう。
【０００５】なお、シリコン窒化膜上にシリコン酸化膜
を有するため、半導体不揮発性記憶素子を劣化させる正
極性のキャリアである正孔のゲート電極からの注入を防
ぐことができ、ＭＮＯＳ型の半導体不揮発性記憶素子よ
り書き込み可能回数を増大することができる。
を有するため、半導体不揮発性記憶素子を劣化させる正
極性のキャリアである正孔のゲート電極からの注入を防
ぐことができ、ＭＮＯＳ型の半導体不揮発性記憶素子よ
り書き込み可能回数を増大することができる。
【０００６】また、半導体基板から注入したキャリアに
対してシリコン酸化膜が障壁となるため、シリコン窒化
膜の膜厚を薄くすることができ、書き込み電圧を低くす
ることができる。
対してシリコン酸化膜が障壁となるため、シリコン窒化
膜の膜厚を薄くすることができ、書き込み電圧を低くす
ることができる。
【０００７】従来のＭＯＮＯＳ型の半導体不揮発性記憶
素子のトンネル絶縁膜には、半導体基板の熱酸化により
形成する酸化膜、すなわちトンネル酸化膜を用いる。ト
ンネル酸化膜を用いることにより、データの書き込みの
ためにシリコン窒化膜中に蓄積したキャリアの放出を抑
制することができ、記憶保持性を向上させることができ
る。
素子のトンネル絶縁膜には、半導体基板の熱酸化により
形成する酸化膜、すなわちトンネル酸化膜を用いる。ト
ンネル酸化膜を用いることにより、データの書き込みの
ためにシリコン窒化膜中に蓄積したキャリアの放出を抑
制することができ、記憶保持性を向上させることができ
る。
【０００８】しかしながら、トンネル絶縁膜にトンネル
酸化膜を用いると、記憶保持性が向上する反面、書き込
み時間が長くなる欠点がある。これは、トンネル酸化膜
は、シリコン窒化膜から半導体基板へのキャリア放出に
対するバリア高さが高いが、逆に半導体基板からシリコ
ン窒化膜へのキャリア注入に対するバリア高さも高くキ
ャリアが注入しにくいため、書き込みに長時間かけなけ
ればシリコン窒化膜への充分なキャリアの注入ができな
いからである。
酸化膜を用いると、記憶保持性が向上する反面、書き込
み時間が長くなる欠点がある。これは、トンネル酸化膜
は、シリコン窒化膜から半導体基板へのキャリア放出に
対するバリア高さが高いが、逆に半導体基板からシリコ
ン窒化膜へのキャリア注入に対するバリア高さも高くキ
ャリアが注入しにくいため、書き込みに長時間かけなけ
ればシリコン窒化膜への充分なキャリアの注入ができな
いからである。
【０００９】なお、記憶保持性とは、半導体不揮発性記
憶素子の書き込みデータの保持能力であり、記憶保持性
が向上すると書き込みデータの記憶寿命が長くなる。
憶素子の書き込みデータの保持能力であり、記憶保持性
が向上すると書き込みデータの記憶寿命が長くなる。
【００１０】半導体不揮発性記憶素子の書き込み時間を
短縮する手段として、たとえば、特公昭６３−５７９４
５号公報に記載されているように、トンネル絶縁膜にト
ンネル窒化酸化膜を用いることが知られている。
短縮する手段として、たとえば、特公昭６３−５７９４
５号公報に記載されているように、トンネル絶縁膜にト
ンネル窒化酸化膜を用いることが知られている。
【００１１】トンネル窒化酸化膜はトンネル酸化膜と比
較して、半導体基板からシリコン窒化膜へのキャリア注
入に対するバリア高さが低くキャリアの注入が容易なた
め、短時間の書き込みでもシリコン窒化膜への充分なキ
ャリアの注入ができる。
較して、半導体基板からシリコン窒化膜へのキャリア注
入に対するバリア高さが低くキャリアの注入が容易なた
め、短時間の書き込みでもシリコン窒化膜への充分なキ
ャリアの注入ができる。
【００１２】
【発明が解決しようとする課題】従来のトンネル絶縁膜
にトンネル酸化膜を用いたＭＯＮＯＳ型の半導体不揮発
性記憶素子は、記憶保持性に優れているが、書き込み時
間が長い。
にトンネル酸化膜を用いたＭＯＮＯＳ型の半導体不揮発
性記憶素子は、記憶保持性に優れているが、書き込み時
間が長い。
【００１３】従来のトンネル絶縁膜にトンネル窒化酸化
膜を用いた半導体不揮発性記憶素子は、書き込み時間が
速い。しかし、シリコン窒化膜から半導体基板へのキャ
リア放出に対するバリア高さが低くキャリアの放出が容
易なため、記憶保持性が劣る欠点を有している。
膜を用いた半導体不揮発性記憶素子は、書き込み時間が
速い。しかし、シリコン窒化膜から半導体基板へのキャ
リア放出に対するバリア高さが低くキャリアの放出が容
易なため、記憶保持性が劣る欠点を有している。
【００１４】すなわち、従来の半導体不揮発性記憶素子
では、高速書き込みと、記憶保持性の向上とを、ともに
達成することは困難である。
では、高速書き込みと、記憶保持性の向上とを、ともに
達成することは困難である。
【００１５】この発明の目的は、かかる課題を除去し、
書き込み時間が短く、さらに記憶保持性に優れた半導体
不揮発性記憶素子の構造、およびその製造方法を提供す
るものである。
書き込み時間が短く、さらに記憶保持性に優れた半導体
不揮発性記憶素子の構造、およびその製造方法を提供す
るものである。
【００１６】
【課題を解決するための手段】この発明では、上記の目
的を達成するために次のような半導体不揮発性記憶素子
の構造、およびその製造方法を採用する。
的を達成するために次のような半導体不揮発性記憶素子
の構造、およびその製造方法を採用する。
【００１７】この発明の半導体不揮発性記憶素子は、半
導体基板の表面領域に、第１の絶縁膜として、トンネル
シリコン窒化酸化膜とこのトンネルシリコン窒化酸化膜
上に設けたトンネルシリコン酸化膜とからなる電荷注入
可能なトンネル絶縁膜、第２の絶縁膜としてシリコン窒
化膜、第３の絶縁膜としてシリコン酸化膜を順次積層し
たゲート絶縁膜とこのゲート絶縁膜上に設けたゲート電
極とからなる。
導体基板の表面領域に、第１の絶縁膜として、トンネル
シリコン窒化酸化膜とこのトンネルシリコン窒化酸化膜
上に設けたトンネルシリコン酸化膜とからなる電荷注入
可能なトンネル絶縁膜、第２の絶縁膜としてシリコン窒
化膜、第３の絶縁膜としてシリコン酸化膜を順次積層し
たゲート絶縁膜とこのゲート絶縁膜上に設けたゲート電
極とからなる。
【００１８】この発明の半導体不揮発性記憶素子の製造
方法は、半導体基板の表面領域に、半導体基板を熱酸化
してトンネルシリコン酸化膜を形成する工程と、トンネ
ルシリコン酸化膜の下部を窒化して半導体基板上にトン
ネルシリコン窒化酸化膜を形成する工程と、トンネルシ
リコン酸化膜上に化学的気相成長法によりシリコン窒化
膜を形成する工程と、シリコン窒化膜上にシリコン酸化
膜を形成する工程と、シリコン酸化膜上に導電性のゲー
ト電極材料を形成する工程と、ホトエッチングによりゲ
ート電極を形成する工程とを備える。
方法は、半導体基板の表面領域に、半導体基板を熱酸化
してトンネルシリコン酸化膜を形成する工程と、トンネ
ルシリコン酸化膜の下部を窒化して半導体基板上にトン
ネルシリコン窒化酸化膜を形成する工程と、トンネルシ
リコン酸化膜上に化学的気相成長法によりシリコン窒化
膜を形成する工程と、シリコン窒化膜上にシリコン酸化
膜を形成する工程と、シリコン酸化膜上に導電性のゲー
ト電極材料を形成する工程と、ホトエッチングによりゲ
ート電極を形成する工程とを備える。
【００１９】
【作用】この発明における半導体不揮発性記憶素子は、
トンネルシリコン窒化酸化膜上にトンネルシリコン酸化
膜を設けている。このことにより、半導体基板からシリ
コン窒化膜へのキャリア注入に対するバリア高さが低く
なり、かつシリコン窒化膜から半導体基板へのキャリア
放出に対するバリア高さが高くなるため、記憶保持性お
よび書き込み時間を改善できるようにしている。
トンネルシリコン窒化酸化膜上にトンネルシリコン酸化
膜を設けている。このことにより、半導体基板からシリ
コン窒化膜へのキャリア注入に対するバリア高さが低く
なり、かつシリコン窒化膜から半導体基板へのキャリア
放出に対するバリア高さが高くなるため、記憶保持性お
よび書き込み時間を改善できるようにしている。
【００２０】
【実施例】以下図面を用いてこの発明の実施例を説明す
る。図１はこの発明の実施例における半導体不揮発性記
憶素子の構造を示す断面図である。まずこの図１を用い
て半導体不揮発性記憶素子の構造を説明する。
る。図１はこの発明の実施例における半導体不揮発性記
憶素子の構造を示す断面図である。まずこの図１を用い
て半導体不揮発性記憶素子の構造を説明する。
【００２１】図１に示すように、この発明の半導体不揮
発性記憶素子は半導体基板１１の表面に、トンネルシリ
コン窒化酸化膜１２、トンネルシリコン酸化膜１３、シ
リコン窒化膜１４、シリコン酸化膜１５、およびゲート
電極１６をこの順で積層した構造である。
発性記憶素子は半導体基板１１の表面に、トンネルシリ
コン窒化酸化膜１２、トンネルシリコン酸化膜１３、シ
リコン窒化膜１４、シリコン酸化膜１５、およびゲート
電極１６をこの順で積層した構造である。
【００２２】半導体不揮発性記憶素子の集積化は、この
半導体不揮発性記憶素子と、アドレス選択用のＭＯＳ
（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）素子と、ソース電極と、ドレイン電極とからなるメ
モリセルを、複数個マトリクス状に配列することにより
行なう。
半導体不揮発性記憶素子と、アドレス選択用のＭＯＳ
（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）素子と、ソース電極と、ドレイン電極とからなるメ
モリセルを、複数個マトリクス状に配列することにより
行なう。
【００２３】次に、図２〜図１０を用いてこの発明にお
ける半導体不揮発性記憶素子の製造方法を説明する。図
２〜図１０はこの発明の実施例における半導体不揮発性
記憶素子の製造方法を工程順に示す断面図である。
ける半導体不揮発性記憶素子の製造方法を説明する。図
２〜図１０はこの発明の実施例における半導体不揮発性
記憶素子の製造方法を工程順に示す断面図である。
【００２４】まず、図２に示すように、半導体不揮発性
記憶素子の形成領域以外の半導体基板１１の表面に、Ｌ
ＯＣＯＳ法によりフィールド酸化膜１７を形成する。半
導体基板１１は単結晶シリコン基板を用いる。
記憶素子の形成領域以外の半導体基板１１の表面に、Ｌ
ＯＣＯＳ法によりフィールド酸化膜１７を形成する。半
導体基板１１は単結晶シリコン基板を用いる。
【００２５】次に図３に示すように、温度９５０℃の窒
素希釈酸素雰囲気で半導体基板１１を熱酸化することに
より、トンネルシリコン酸化膜１３を厚さ２ｎｍ〜３ｎ
ｍ形成する。
素希釈酸素雰囲気で半導体基板１１を熱酸化することに
より、トンネルシリコン酸化膜１３を厚さ２ｎｍ〜３ｎ
ｍ形成する。
【００２６】次に図４に示すように、温度１０００℃の
アンモニア雰囲気または窒素希釈アンモニア雰囲気で、
トンネルシリコン酸化膜１３の下部を窒化することによ
り、半導体基板１１上にトンネルシリコン窒化酸化膜１
２を厚さ１ｎｍ形成する。
アンモニア雰囲気または窒素希釈アンモニア雰囲気で、
トンネルシリコン酸化膜１３の下部を窒化することによ
り、半導体基板１１上にトンネルシリコン窒化酸化膜１
２を厚さ１ｎｍ形成する。
【００２７】なお、この窒化処理により、トンネルシリ
コン酸化膜１３の膜厚は０．５ｎｍ減少する。したがっ
て、トンネルシリコン酸化膜１３は、この減少する膜厚
分だけ見込んで厚く形成しておく。
コン酸化膜１３の膜厚は０．５ｎｍ減少する。したがっ
て、トンネルシリコン酸化膜１３は、この減少する膜厚
分だけ見込んで厚く形成しておく。
【００２８】なお、窒化処理する時間を長くするとトン
ネルシリコン酸化膜１３が全て窒化されるため、データ
書き込みでシリコン窒化膜１４に蓄積したキャリアの放
出が起こりやすくなり、記憶保持性が低下する。また、
窒化する時間を短くしすぎるとトンネルシリコン酸化膜
１３の上部だけしか窒化されない。したがって、窒化す
る時間は１０分〜３０分とする。
ネルシリコン酸化膜１３が全て窒化されるため、データ
書き込みでシリコン窒化膜１４に蓄積したキャリアの放
出が起こりやすくなり、記憶保持性が低下する。また、
窒化する時間を短くしすぎるとトンネルシリコン酸化膜
１３の上部だけしか窒化されない。したがって、窒化す
る時間は１０分〜３０分とする。
【００２９】このように、この発明の半導体不揮発性記
憶素子の製造方法によれば、窒化する時間を制御するこ
とにより容易にトンネルシリコン酸化膜１３の下部にト
ンネルシリコン窒化酸化膜１２を形成することができる
ため、製造工程が簡単となり製造工程の収率が増大す
る。さらに、トンネルシリコン酸化膜１３とトンネルシ
リコン窒化酸化膜１２との形成は、雰囲気ガスを変える
ことにより連続的に形成することができるため、製造工
程を短縮することができる。
憶素子の製造方法によれば、窒化する時間を制御するこ
とにより容易にトンネルシリコン酸化膜１３の下部にト
ンネルシリコン窒化酸化膜１２を形成することができる
ため、製造工程が簡単となり製造工程の収率が増大す
る。さらに、トンネルシリコン酸化膜１３とトンネルシ
リコン窒化酸化膜１２との形成は、雰囲気ガスを変える
ことにより連続的に形成することができるため、製造工
程を短縮することができる。
【００３０】また、トンネルシリコン窒化酸化膜１２
は、酸素を含む化学組成である。窒化時間を長くする
と、酸素を含まない化学組成のトンネルシリコン窒化酸
化膜１２を形成することができるが、前述のように、ト
ンネルシリコン酸化膜１３が全て窒化され記憶保持性が
低下する。
は、酸素を含む化学組成である。窒化時間を長くする
と、酸素を含まない化学組成のトンネルシリコン窒化酸
化膜１２を形成することができるが、前述のように、ト
ンネルシリコン酸化膜１３が全て窒化され記憶保持性が
低下する。
【００３１】次に図５に示すように、温度７５０℃で、
反応ガスとしてアンモニアとジクロルシランとを用いた
化学的気相成長法により、トンネルシリコン酸化膜１３
上にシリコン窒化膜１４を厚さ８ｎｍ形成する。
反応ガスとしてアンモニアとジクロルシランとを用いた
化学的気相成長法により、トンネルシリコン酸化膜１３
上にシリコン窒化膜１４を厚さ８ｎｍ形成する。
【００３２】次に図６に示すように、温度９５０℃の酸
素雰囲気または水蒸気雰囲気でシリコン窒化膜１４を熱
酸化することにより、シリコン窒化膜１４上にシリコン
酸化膜１５を厚さ３ｎｍ〜５ｎｍ形成する。
素雰囲気または水蒸気雰囲気でシリコン窒化膜１４を熱
酸化することにより、シリコン窒化膜１４上にシリコン
酸化膜１５を厚さ３ｎｍ〜５ｎｍ形成する。
【００３３】次に図７に示すように、温度６００℃で、
反応ガスとしてモノシランを用いた化学的気相成長法に
より、シリコン酸化膜１５上に導電性のゲート電極材料
１８となるポリシリコン膜を形成する。
反応ガスとしてモノシランを用いた化学的気相成長法に
より、シリコン酸化膜１５上に導電性のゲート電極材料
１８となるポリシリコン膜を形成する。
【００３４】次に図８に示すように、ホトエッチング処
理を行うことにより、ゲート電極材料１８からなるゲー
ト電極１６、およびそれぞれのゲート絶縁膜を所定のパ
ターンにエッチングする。
理を行うことにより、ゲート電極材料１８からなるゲー
ト電極１６、およびそれぞれのゲート絶縁膜を所定のパ
ターンにエッチングする。
【００３５】次に図９に示すように、半導体基板１１と
逆導電型の不純物イオンを注入拡散し、半導体不揮発性
記憶素子の両側にソース領域１９とドレイン領域２０と
を形成する。半導体基板１１がＮ型シリコン基板の場合
は、Ｐ型不純物イオンとしてボロンイオン、半導体基板
１１がＰ型シリコン基板の場合は、Ｎ型不純物イオンと
してリンイオンまたは砒素イオンを用いる。
逆導電型の不純物イオンを注入拡散し、半導体不揮発性
記憶素子の両側にソース領域１９とドレイン領域２０と
を形成する。半導体基板１１がＮ型シリコン基板の場合
は、Ｐ型不純物イオンとしてボロンイオン、半導体基板
１１がＰ型シリコン基板の場合は、Ｎ型不純物イオンと
してリンイオンまたは砒素イオンを用いる。
【００３６】次に図１０に示すように、化学的気相成長
法により層間絶縁膜２１を形成し、ホトエッチング技術
により所定の部分の層間絶縁膜２１を除去してコンタク
トホールを形成し、アルミニウムからなるソース電極２
２とドレイン電極２３とをパターン形成して、それぞれ
ソース領域１９とドレイン領域２０と接続する。
法により層間絶縁膜２１を形成し、ホトエッチング技術
により所定の部分の層間絶縁膜２１を除去してコンタク
トホールを形成し、アルミニウムからなるソース電極２
２とドレイン電極２３とをパターン形成して、それぞれ
ソース領域１９とドレイン領域２０と接続する。
【００３７】上記実施例より、この発明によれば、トン
ネルシリコン窒化酸化膜１２上にトンネルシリコン酸化
膜１３を設けることにより、トンネル絶縁膜にトンネル
窒化酸化膜を用いた半導体不揮発性記憶素子の書き込み
時間が短い特徴を損ねることなく、記憶保持性を向上す
ることができる。すなわち、半導体不揮発性記憶素子の
高速書き込みと、記憶保持性の向上とを、ともに達成す
ることができる。
ネルシリコン窒化酸化膜１２上にトンネルシリコン酸化
膜１３を設けることにより、トンネル絶縁膜にトンネル
窒化酸化膜を用いた半導体不揮発性記憶素子の書き込み
時間が短い特徴を損ねることなく、記憶保持性を向上す
ることができる。すなわち、半導体不揮発性記憶素子の
高速書き込みと、記憶保持性の向上とを、ともに達成す
ることができる。
【００３８】なお上記実施例では、半導体基板として単
結晶シリコン基板を用いた場合について説明したが、半
導体基板として絶縁膜上のシリコン薄膜などの半導体薄
膜を用いて実施しても、同様の効果があることは以上の
説明から明かである。
結晶シリコン基板を用いた場合について説明したが、半
導体基板として絶縁膜上のシリコン薄膜などの半導体薄
膜を用いて実施しても、同様の効果があることは以上の
説明から明かである。
【００３９】
【発明の効果】以上の説明から明かなように、この発明
の半導体不揮発性記憶素子は従来に比較して、書き込み
データの保持能力を低下することなく、書き込み時間を
短くすることが可能となる。さらに、この発明の半導体
不揮発性記憶素子の製造方法によれば、製造工程が簡略
であることから製造工程における収率を増大することが
可能となる。
の半導体不揮発性記憶素子は従来に比較して、書き込み
データの保持能力を低下することなく、書き込み時間を
短くすることが可能となる。さらに、この発明の半導体
不揮発性記憶素子の製造方法によれば、製造工程が簡略
であることから製造工程における収率を増大することが
可能となる。
【図１】この発明の一実施例における半導体不揮発性素
子の構成を示す断面図である。
子の構成を示す断面図である。
【図２】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。
憶素子の製造方法を示す断面図である。
【図３】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。
憶素子の製造方法を示す断面図である。
【図４】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。
憶素子の製造方法を示す断面図である。
【図５】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。
憶素子の製造方法を示す断面図である。
【図６】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。
憶素子の製造方法を示す断面図である。
【図７】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。
憶素子の製造方法を示す断面図である。
【図８】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。
憶素子の製造方法を示す断面図である。
【図９】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。
憶素子の製造方法を示す断面図である。
【図１０】この発明の一実施例における半導体不揮発性
記憶素子の製造方法を示す断面図である。
記憶素子の製造方法を示す断面図である。
１１ 半導体基板 １２ トンネルシリコン窒化酸化膜 １３ トンネルシリコン酸化膜 １４ シリコン窒化膜 １５ シリコン酸化膜 １６ ゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/115
Claims (2)
- 【請求項１】 一導電型の半導体基板の表面領域に、第
１の絶縁膜として電荷注入可能なトンネル絶縁膜、第２
の絶縁膜としてシリコン窒化膜、第３の絶縁膜としてシ
リコン酸化膜を順次積層したゲート絶縁膜と、このゲー
ト絶縁膜上に設けたゲート電極とからなる半導体不揮発
性記憶素子にあって、トンネル絶縁膜はトンネルシリコ
ン窒化酸化膜と、このトンネルシリコン窒化酸化膜上に
設けたトンネルシリコン酸化膜とからなることを特徴と
する半導体不揮発性記憶素子。 - 【請求項２】 一導電型の半導体基板の表面領域に、半
導体基板を熱酸化してトンネルシリコン酸化膜を形成す
る工程と、トンネルシリコン酸化膜の下部を窒化して半
導体基板上にトンネルシリコン窒化酸化膜を形成する工
程と、トンネルシリコン酸化膜上に化学的気相成長法に
よってシリコン窒化膜を形成する工程と、シリコン窒化
膜上にシリコン酸化膜を形成する工程と、シリコン酸化
膜上に導電性のゲート電極材料を形成する工程と、ホト
エッチングによりゲート電極を形成する工程とを備える
ことを特徴とする半導体不揮発性記憶素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5097296A JPH06291330A (ja) | 1993-03-31 | 1993-03-31 | 半導体不揮発性記憶素子とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5097296A JPH06291330A (ja) | 1993-03-31 | 1993-03-31 | 半導体不揮発性記憶素子とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291330A true JPH06291330A (ja) | 1994-10-18 |
Family
ID=14188540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5097296A Pending JPH06291330A (ja) | 1993-03-31 | 1993-03-31 | 半導体不揮発性記憶素子とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291330A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002037550A1 (en) * | 2000-10-30 | 2002-05-10 | Advanced Micro Devices, Inc. | Non-volatile memory with source side boron implantation |
| WO2002037551A1 (en) * | 2000-10-30 | 2002-05-10 | Advanced Micro Devices, Inc. | Non-volatile memory with source side boron implantation |
| WO2002045157A1 (en) * | 2000-11-28 | 2002-06-06 | Fasl Llc | Simultaneous formation of charge storage and bitline to worldline isolation |
| WO2002045171A1 (en) * | 2000-11-28 | 2002-06-06 | Advanced Micro Devices, Inc. | Planar structure and methods of fabricating non-volatile memory devices |
| US6753568B1 (en) | 1996-11-15 | 2004-06-22 | Hitachi, Ltd. | Memory device |
| JP2008053266A (ja) * | 2006-08-22 | 2008-03-06 | Sony Corp | 不揮発性半導体メモリデバイスおよびその製造方法 |
| US8053826B2 (en) | 2007-09-10 | 2011-11-08 | Renesas Electronics Corporation | Non-volatile semiconductor memory device and method of manufacturing the same |
| US8084315B2 (en) | 2008-11-20 | 2011-12-27 | Hitachi Kokusai Electric Inc. | Method of fabricating non-volatile semiconductor memory device by using plasma film-forming method and plasma nitridation |
-
1993
- 1993-03-31 JP JP5097296A patent/JPH06291330A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6753568B1 (en) | 1996-11-15 | 2004-06-22 | Hitachi, Ltd. | Memory device |
| WO2002037550A1 (en) * | 2000-10-30 | 2002-05-10 | Advanced Micro Devices, Inc. | Non-volatile memory with source side boron implantation |
| WO2002037551A1 (en) * | 2000-10-30 | 2002-05-10 | Advanced Micro Devices, Inc. | Non-volatile memory with source side boron implantation |
| KR100838382B1 (ko) * | 2000-10-30 | 2008-06-13 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 소스측 붕소 주입에 의한 비휘발성 메모리 |
| US6653189B1 (en) | 2000-10-30 | 2003-11-25 | Advanced Micro Devices, Inc. | Source side boron implant and drain side MDD implant for deep sub 0.18 micron flash memory |
| US6524914B1 (en) | 2000-10-30 | 2003-02-25 | Advanced Micro Devices, Inc. | Source side boron implanting and diffusing device architecture for deep sub 0.18 micron flash memory |
| US6555436B2 (en) | 2000-11-28 | 2003-04-29 | Advanced Micro Devices, Inc. | Simultaneous formation of charge storage and bitline to wordline isolation |
| US6465306B1 (en) | 2000-11-28 | 2002-10-15 | Advanced Micro Devices, Inc. | Simultaneous formation of charge storage and bitline to wordline isolation |
| WO2002045171A1 (en) * | 2000-11-28 | 2002-06-06 | Advanced Micro Devices, Inc. | Planar structure and methods of fabricating non-volatile memory devices |
| WO2002045157A1 (en) * | 2000-11-28 | 2002-06-06 | Fasl Llc | Simultaneous formation of charge storage and bitline to worldline isolation |
| JP2008053266A (ja) * | 2006-08-22 | 2008-03-06 | Sony Corp | 不揮発性半導体メモリデバイスおよびその製造方法 |
| US8053826B2 (en) | 2007-09-10 | 2011-11-08 | Renesas Electronics Corporation | Non-volatile semiconductor memory device and method of manufacturing the same |
| US8084315B2 (en) | 2008-11-20 | 2011-12-27 | Hitachi Kokusai Electric Inc. | Method of fabricating non-volatile semiconductor memory device by using plasma film-forming method and plasma nitridation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5338954A (en) | Semiconductor memory device having an insulating film and a trap film joined in a channel region | |
| JP3958899B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPH06291330A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JPH08255878A (ja) | フローティングゲートトランジスタ及びその製造方法 | |
| KR930001888B1 (ko) | 불휘발성 반도체 기억장치 | |
| US4305086A (en) | MNOS Memory device and method of manufacture | |
| JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JPH05129630A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPS6184868A (ja) | 不揮発性半導体記憶装置 | |
| JP2829012B2 (ja) | 半導体不揮発性記憶装置とその製造方法 | |
| JP3272007B2 (ja) | 電荷トラップ膜の製造方法 | |
| JPH02295169A (ja) | 不揮発性半導体記憶装置 | |
| JPH05343694A (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JPS62266872A (ja) | 半導体記憶装置 | |
| JPH0888286A (ja) | 半導体記憶装置の製造方法 | |
| JP2649511B2 (ja) | 半導体記憶装置 | |
| JP3016607B2 (ja) | 不揮発性メモリの製造方法 | |
| JPH02277269A (ja) | 不揮発性メモリ装置の製造方法 | |
| JPH06296028A (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JP2861025B2 (ja) | 半導体記憶装置およびその製造方法 | |
| KR19990055792A (ko) | 반도체 소자의 제조방법 | |
| JPH065875A (ja) | 不揮発性メモリ装置 | |
| JPH10223783A (ja) | 半導体装置及びその製造方法 | |
| JPH098154A (ja) | 半導体メモリ装置及びその製造方法 | |
| JP3283269B2 (ja) | 半導体記憶装置の製造方法 |