JPS62266872A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、記憶特性の秀れたフローティングゲート型の
電界効果トランジスタからなる半導体記憶装置に関する
ものである。

従来の技術 従来、電気的に書き込み消去が可能なＲＯＭ（ＫＦ：Ｆ
ＲＯＭＢＥｌｅｃｔｒｉｃａｌｌｙ　Ｋｒｚｓｚｂｌａ
　ａｎｄＰｒｏｇｒａｍａｂｌｅ　ＲＯＭ　　）の１つ
として、トンネリング注入により書き込み消去を行うフ
ローティングゲート構造の半導体記憶装置が知られてい
る。このフローティング型半導体記憶装置は、半導体基
板側から薄い絶縁膜を介して電荷をトンネリングさせ、
絶縁膜上のフローティングゲート電極に電荷を蓄積し、
トランジスタのしきい値電圧を変化させて情報を記憶さ
せることを原理としている。

第３図に従来のフローティングゲート型の半導体記憶装
置の一例の断面図を示す。１はＰ型シリコン基板、２及
び３はＮ型の拡散領域、４は酸化／リコン膜、１０はト
ンネリング媒体となりうる薄い酸化７リコン膜、７はフ
ローティングゲート電極、８は酸化シリコン膜、９はコ
ントロールゲート電極である。

近年、第３図に示すごとき半導体記憶装置において、プ
ログラム電圧の低電圧化を実現するために、トンネリン
グ媒体となりうる薄い酸化シリコン膜１ｏの代わりに、
窒化シリコン膜を用い、トンネリング注入効率を増加さ
せた構造がよく知られている。

発明が解決しようとする問題点 しかしながら、トンネリング絶縁膜として、酸化シリコ
ン膜より電気伝導性の高い窒化シリコン膜を用いた構造
だと、フローティングゲート電極に蓄積された電荷の放
出効率も増大してしまい、記憶保持特性が悪化するとい
った欠点を有していた。すなわち、プログラム電圧の低
電圧化と記憶保持特性の確保は相反する関係にあり、記
憶保持特性を確保した上でのプログラム電圧の低電圧化
は極めて困難であり、実用上の問題点となっていた。

本発明の目的はかかる問題点に鑑み、フローティングゲ
ート型半導体記憶装置において、記憶保持特性を劣化さ
せることなくプログラム電圧の低電圧化をはかることが
できる新規な構造を提供することにある。

問題点を解決するだめの手段 前記目的を達成するために、本発明はソース及びドレイ
ンの拡散領域を有する一導電型の半導体基板上の所定の
領域に、第１の窒化シリコン膜と第２の窒化シリコン膜
の少くとも２種の被膜を順次積層してなるトンネリング
媒体となり得る絶縁膜とを備え、前記絶縁膜上にフロー
ティングゲート電極を備え、前記フローティングゲート
電極上に絶縁膜を介して制御電極を備えた事を特徴とす
る半導体装置を提供する。

作用 本発明のごとき構造によれば、シリコン基板側に電気伝
導性の高い窒化シリコン膜を備えているため、シリコン
基板側からのトンネリング注入効率を増大させることが
可能となり、一方フローティングゲート電極側に電気伝
導性の低い窒化シリコン膜を備えているため、フローテ
ィングゲート電極に蓄積された電荷の放出効率は減少し
、優れた記憶保持特性を確保することができる。

実施例 本発明の具体的な実施例を図面を用いて説明する。

第１図は本発明の一実施例である半導体記憶装置の断面
構造図である。図において１はＰ型シリコン基板、２及
び３はＮ型の拡散領域、４は酸化シリコン膜、６は高電
気伝導性の第１の窒化シリコン膜、６は低電気伝導性の
第２の窒化シリコン膜、７はフローティングゲート電極
、８は酸化シリコン膜、９はコントロールゲート電極で
ある。

また、第１図に示すごとき本発明の構造を実現する製造
方法の一実施例を第２図Ａ〜第２図Ｃに示す。

まず、第２図人に示すように、Ｐ型シリコン基板１上に
、公知の選択拡散技術によりＮ型の拡散領域２．３を形
成し、その後酸化シリコン膜４を熱酸化法により形成す
る。酸化シリコン膜４の厚さは、基板からのトンネリン
グが起こらないように厚くする必要があり、本実施例で
は約５ｏｏ人としだ。

次に、トンネリング領域となる所定の部分の酸化シリコ
ン膜４をエツチング除去した後、高電気伝導性の第１の
窒化シリコン膜６、低電気伝導性の第２の窒化シリコン
膜６を順次形成する。高電気伝導性の第１の窒化シリコ
ン膜６と低電気伝導性の第２の窒化シリコン膜６は、ト
ンネリング効果を有効に利用するために、両方の膜厚の
合計を７Ｑ〜１５０人程度にする必要があり、本実施例
では高電気伝導性の第１の窒化シリコン膜６ｏ入、低電
気伝導性の第２の窒化シリコン膜６０人とした。また、
窒化シリコン膜の電気伝導性の制御は、例えばシラン（
５ｉＨ４）とアンモニア（ＮＨ３）の化学反応に基づく
気相成長法におけるＮＨ，／　ＳｉＨ４流量比によりコ
ントロール可能であり、一般にＮＨ，／　Ｓ工Ｈ４流晋
比が大きい程、電気伝導度は低くなる。そこで、本実施
例では、高電気伝導性を有する第１の窒化シリコン膜６
は、ＮＨ３／ＳｉＨ４（流量比）＝１０．８ｏＱ℃の条
件下の気相成長法により形成し、低電気伝導性を有する
第２の窒化シリコ７膜６は、ＮＨ，／　ＳｉＨ４（流量
比）＝５００゜８０Ｑ℃の条件下の気相成長法により形
成した。

次に第２図Ｂに示すごとく、第２の窒化シリコン膜θ上
に、導電性のポリシリコン膜を約６０００人形成させ、
その後、公知のフォトエツチング技術によりポリシリコ
ン膜よりなるフローティングゲート電極子を形成する。

次いで、第３図Ｃに示すごとく、通常の熱酸化法により
、酸化７リコ／膜８をフローティングゲート電極７上で
約１０００人となるように形成する。その後、導電性の
ポリシリコン膜を約４０００人形成させ、次いで公知の
フォトエツチング技術により、ポリシリコン膜からなる
コントロールゲート電極９を形成し、第２図Ｃに示すご
とき本発明の構造を実現することができる。

第２図Ｃに示すごとき本発明の半導体記憶装置の記憶保
持特性の一例を第４図（直線１１）に示す。また、トン
ネリング絶縁膜として、高電気伝導性の窒化シリコン膜
のみを用いた場合（一点鎖線１２）と、低電気伝導性の
窒化シリコン膜のみを用いた場合（点線１３）の記憶保
持特性を比較のために第４図に併せて示す。

この図よりわかるように、低電気伝導性の窒化シリコン
膜のみを用いた場合（一点鎖線１２）の記憶保持特性は
、非常に優れた特性を示すが、メモリ窓幅（書き込みモ
ードと消去モードとのしきい値電圧の差）が小さく、低
電圧での書き込み消去には不利となる。また、高電気伝
導性の窒化ンリコン膜のみを用いた場合（点線１３）は
メモリ窓幅は十分大きくなり、低電圧の書き込み消去に
は有利であるが、記憶保持特性に劣っている。

一方、本発明のごとき構造の半導体記憶装置の記憶保持
特性（直線１１）は、メモリ窓幅が十分大きい上に、記
憶保持特性も非常に優れており、記憶保持特性を劣化さ
せることなくプログラム電圧の低電圧化を実現すること
ができる。

なお、以上の説明では窒化シリコン膜を２層とした場合
について例示したが、これが電気伝導度の異なる３層以
上の窒化シリコン膜を用いても同様の効果が期待できる
。

発明の詳細 な説明したところから明らかなように、本発明のごとき
構造によれば、記憶保持特性を劣化させることなくプロ
グラム電圧の低電圧化が実現でき、フローティングゲー
ト型の半導体記憶装置の高性能化に大きく寄与するもの
である。

【図面の簡単な説明】 第１図は本発明の一実施例を説明するだめの断面図、第
２図は本発明の構造を実現するだめの製造方法の一実施
例を説明するための工程断面図、第３図は従来のフロー
ティングゲート型半導体記憶装置の構造断面図、第４図
は本発明の詳細な説明するだめの記憶保持特性図である
。 １・・・・・Ｐ型シリコン基板、２，３・・・・・・Ｎ
型拡散領域、４・・・・・酸化シリコン膜、６・・・・
・・高電気伝導性の第１の窒化シリコン膜、６・・・・
・低電気伝導性の第２の窒化シリコン膜、７・・・・・
フローティングゲート１甑、８・・・・・酸化シリコン
膜、９・・・・・コントロール電極。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名２・
３゛−−〜霊拓玖舛所 斗、８−１タイリシリコン狭 １−−−Ｐタン１１コ〉蟇本炙 ２．３・・−ヤ譬ｉｓ敷預威 ４８−一一シ筐化シｌｌ］ン樽

Claims (3)

【特許請求の範囲】
1. （１）ソース及びドレインの拡散領域を有する一導電型
   の半導体基板上の所定の領域に、第１の窒化シリコン膜
   と第２の窒化シリコン膜の少くとも２種の被膜を順次積
   層してなるトンネリング媒体となり得る絶縁膜を備え、
   前記絶縁膜上にフローティングゲート電極を備え、前記
   フローティングゲート電極上に絶縁膜を介して制御電極
   を備えた事を特徴とする半導体記憶装置。
2. （２）第１の窒化シリコン膜が高電気伝導性を有する窒
   化シリコン膜であり、第２の窒化シリコン膜が低電気伝
   導性の窒化シリコン膜である特許請求範囲第１項記載の
   半導体記憶装置。
3. （３）フローティングゲート電極が導電性ポリシリコン
   膜から構成されている特許請求範囲第１項または第２項
   記載の半導体記憶装置。