JPH05343694A - 半導体不揮発性記憶素子の製造方法 - Google Patents
半導体不揮発性記憶素子の製造方法Info
- Publication number
- JPH05343694A JPH05343694A JP17178192A JP17178192A JPH05343694A JP H05343694 A JPH05343694 A JP H05343694A JP 17178192 A JP17178192 A JP 17178192A JP 17178192 A JP17178192 A JP 17178192A JP H05343694 A JPH05343694 A JP H05343694A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- film
- nitride film
- silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【構成】 半導体基板１１の表面にトンネル絶縁膜１２
を形成する工程と、第１のシリコン窒化膜１３を形成す
る工程と、第１のシリコン窒化膜よりシリコン含有量が
多い化学組成を有する第２のシリコン窒化膜１４を形成
する工程と、第２のシリコン窒化膜１４を熱酸化してシ
リコン酸化膜１５を形成する工程と、ゲート電極材料１
６を形成する工程とをそなえる。 【効果】 半導体不揮発性記憶素子における記憶データ
の保持能力を低下することなく、半導体不揮発性記憶素
子の書き換え回数を増大することができる。
を形成する工程と、第１のシリコン窒化膜１３を形成す
る工程と、第１のシリコン窒化膜よりシリコン含有量が
多い化学組成を有する第２のシリコン窒化膜１４を形成
する工程と、第２のシリコン窒化膜１４を熱酸化してシ
リコン酸化膜１５を形成する工程と、ゲート電極材料１
６を形成する工程とをそなえる。 【効果】 半導体不揮発性記憶素子における記憶データ
の保持能力を低下することなく、半導体不揮発性記憶素
子の書き換え回数を増大することができる。
Description
【０００１】
【産業上の利用分野】本発明は電気的に書き換え可能な
半導体不揮発性記憶素子の製造方法に関し、とくに半導
体不揮発性記憶素子の書き換え回数の改善に関するもの
である。
半導体不揮発性記憶素子の製造方法に関し、とくに半導
体不揮発性記憶素子の書き換え回数の改善に関するもの
である。
【０００２】
【従来の技術】電気的に書き換え可能な半導体不揮発性
記憶素子として、従来は、ＭＮＯＳ（Ｍｅｔａｌ−Ｎｉ
ｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）型の半導体不揮発性記憶素子や、例えば、特開平２
−１０３９６６号公報に記載されているＭＯＮＯＳ（Ｍ
ｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の半導体不揮発性記憶
素子が知られている。
記憶素子として、従来は、ＭＮＯＳ（Ｍｅｔａｌ−Ｎｉ
ｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）型の半導体不揮発性記憶素子や、例えば、特開平２
−１０３９６６号公報に記載されているＭＯＮＯＳ（Ｍ
ｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の半導体不揮発性記憶
素子が知られている。
【０００３】このＭＯＮＯＳ型の半導体不揮発性記憶素
子は、ＭＮＯＳ型の半導体不揮発性記憶素子の第２層の
ゲート絶縁膜であるシリコン窒化膜の上に、ゲート電極
からのキャリアの注入を防ぐのに充分なバリア高さを持
つ第３層のゲート絶縁膜であるシリコン酸化膜を有す
る。
子は、ＭＮＯＳ型の半導体不揮発性記憶素子の第２層の
ゲート絶縁膜であるシリコン窒化膜の上に、ゲート電極
からのキャリアの注入を防ぐのに充分なバリア高さを持
つ第３層のゲート絶縁膜であるシリコン酸化膜を有す
る。
【０００４】従来のＭＯＮＯＳ型の半導体不揮発性記憶
素子の製造方法を、図２を用いて説明する。図２（ａ）
〜（ｅ）は、従来例におけるＭＯＮＯＳ型の半導体不揮
発性記憶素子の製造方法を工程順に示す断面図である。
素子の製造方法を、図２を用いて説明する。図２（ａ）
〜（ｅ）は、従来例におけるＭＯＮＯＳ型の半導体不揮
発性記憶素子の製造方法を工程順に示す断面図である。
【０００５】まず、図２（ａ）に示すように、シリコン
基板２１を熱酸化することにより、第１層のゲート絶縁
膜であるトンネル絶縁膜２２を形成する。
基板２１を熱酸化することにより、第１層のゲート絶縁
膜であるトンネル絶縁膜２２を形成する。
【０００６】次に図２（ｂ）に示すように、化学的気相
成長法により、トンネル絶縁膜２２上に第２層のゲート
絶縁膜であるシリコン窒化膜２３を形成する。
成長法により、トンネル絶縁膜２２上に第２層のゲート
絶縁膜であるシリコン窒化膜２３を形成する。
【０００７】次に図２（ｃ）に示すように、シリコン窒
化膜２３を熱酸化することにより、シリコン窒化膜２３
上に第３層のゲート絶縁膜であるシリコン酸化膜２４を
形成する。
化膜２３を熱酸化することにより、シリコン窒化膜２３
上に第３層のゲート絶縁膜であるシリコン酸化膜２４を
形成する。
【０００８】次に図２（ｄ）に示すように、化学的気相
成長法により、シリコン酸化膜２４上に導電性のゲート
電極材料であるポリシリコン膜２５を形成する。
成長法により、シリコン酸化膜２４上に導電性のゲート
電極材料であるポリシリコン膜２５を形成する。
【０００９】次に図２（ｅ）に示すように、ホトエッチ
ングにより、ポリシリコン膜２５、およびそれぞれのゲ
ート絶縁膜を所定のパターンにエッチングし、ＭＯＮＯ
Ｓ型の半導体不揮発性記憶素子を形成する。
ングにより、ポリシリコン膜２５、およびそれぞれのゲ
ート絶縁膜を所定のパターンにエッチングし、ＭＯＮＯ
Ｓ型の半導体不揮発性記憶素子を形成する。
【００１０】第２層のゲート絶縁膜であるシリコン窒化
膜２４は、反応ガスとしてアンモニアとジクロルシラン
とを用いた化学的気相成長法により形成する。従来は、
アンモニアとジクロルシランの流量比は、１０対１で形
成している。この場合、シリコン窒化膜２４のシリコン
と窒素との化学組成は化学量論比になる。
膜２４は、反応ガスとしてアンモニアとジクロルシラン
とを用いた化学的気相成長法により形成する。従来は、
アンモニアとジクロルシランの流量比は、１０対１で形
成している。この場合、シリコン窒化膜２４のシリコン
と窒素との化学組成は化学量論比になる。
【００１１】アンモニアの流量比を少なくすると、シリ
コン窒化膜のシリコン含有量は化学量論比より多くな
り、シリコン窒化膜の電気伝導度が大きくなる。この結
果、半導体不揮発性記憶素子のデータ記憶のために蓄積
したキャリアの放出が容易となり、半導体不揮発性記憶
素子の記憶データの保持能力が悪くなる。
コン窒化膜のシリコン含有量は化学量論比より多くな
り、シリコン窒化膜の電気伝導度が大きくなる。この結
果、半導体不揮発性記憶素子のデータ記憶のために蓄積
したキャリアの放出が容易となり、半導体不揮発性記憶
素子の記憶データの保持能力が悪くなる。
【００１２】このため、シリコン窒化膜２４のシリコン
と窒素との化学組成は、化学量論比で形成する。
と窒素との化学組成は、化学量論比で形成する。
【００１３】従来は、第３層のゲート絶縁膜であるシリ
コン酸化膜２４は、シリコン窒化膜２３の熱酸化により
形成している。このため、シリコン窒化膜２３の膜厚が
他よりも薄い部分や、ピンホールが生じた部分がシリコ
ン酸化膜２４で埋まり、製造工程の収率が増加する効果
がある。
コン酸化膜２４は、シリコン窒化膜２３の熱酸化により
形成している。このため、シリコン窒化膜２３の膜厚が
他よりも薄い部分や、ピンホールが生じた部分がシリコ
ン酸化膜２４で埋まり、製造工程の収率が増加する効果
がある。
【００１４】
【発明が解決しようとする課題】しかし、シリコン酸化
膜２４は、シリコン窒化膜２３の熱酸化により形成する
ため、シリコン酸化膜２４は、シリコン窒化膜２３の窒
素が膜中に取り込まれ、シリコンと酸素と窒素とからな
るシリコン酸化窒化膜の化学組成となる。
膜２４は、シリコン窒化膜２３の熱酸化により形成する
ため、シリコン酸化膜２４は、シリコン窒化膜２３の窒
素が膜中に取り込まれ、シリコンと酸素と窒素とからな
るシリコン酸化窒化膜の化学組成となる。
【００１５】このシリコン酸化窒化膜は、シリコン酸化
膜よりキャリアの注入に対するバリア高さが低い。
膜よりキャリアの注入に対するバリア高さが低い。
【００１６】このため、第３層のゲート絶縁膜がシリコ
ン酸化窒化膜になると、ＭＯＮＯＳ型の半導体不揮発性
記憶素子を劣化させるゲート電極からのキャリアの注入
が容易となり、ＭＯＮＯＳ型の半導体不揮発性記憶素子
の書き換え回数が減少する。
ン酸化窒化膜になると、ＭＯＮＯＳ型の半導体不揮発性
記憶素子を劣化させるゲート電極からのキャリアの注入
が容易となり、ＭＯＮＯＳ型の半導体不揮発性記憶素子
の書き換え回数が減少する。
【００１７】本発明の目的は、かかる課題を除去し、書
き換え回数が多い半導体不揮発性記憶素子の製造方法を
提供するものである。
き換え回数が多い半導体不揮発性記憶素子の製造方法を
提供するものである。
【００１８】
【課題を解決するための手段】本発明では、上記の目的
を達成するために次のような半導体不揮発性記憶素子の
製造方法を採用する。
を達成するために次のような半導体不揮発性記憶素子の
製造方法を採用する。
【００１９】本発明の半導体不揮発性記憶素子の製造方
法は、半導体基板の表面に、電荷注入可能なトンネル絶
縁膜を形成する工程と、このトンネル絶縁膜上に第１の
シリコン窒化膜を形成する工程と、この第１のシリコン
窒化膜上にシリコン含有量が多い化学組成を有する第２
のシリコン窒化膜を形成する工程と、この第２のシリコ
ン窒化膜上に第２のシリコン窒化膜または第２のシリコ
ン窒化膜と第１のシリコン窒化膜の一部とを熱酸化して
シリコン酸化膜を形成する工程と、このシリコン酸化膜
上に導電性のゲート電極材料を形成する工程と、ホトエ
ッチングによりゲート電極を形成する工程とをそなえ
る。
法は、半導体基板の表面に、電荷注入可能なトンネル絶
縁膜を形成する工程と、このトンネル絶縁膜上に第１の
シリコン窒化膜を形成する工程と、この第１のシリコン
窒化膜上にシリコン含有量が多い化学組成を有する第２
のシリコン窒化膜を形成する工程と、この第２のシリコ
ン窒化膜上に第２のシリコン窒化膜または第２のシリコ
ン窒化膜と第１のシリコン窒化膜の一部とを熱酸化して
シリコン酸化膜を形成する工程と、このシリコン酸化膜
上に導電性のゲート電極材料を形成する工程と、ホトエ
ッチングによりゲート電極を形成する工程とをそなえ
る。
【００２０】また本発明の半導体不揮発性記憶素子の製
造方法は、半導体基板の表面に、電荷注入可能なトンネ
ル絶縁膜を形成する工程と、このトンネル絶縁膜上に厚
さ方向で上部になるに従いシリコン含有量が多い化学組
成を有するシリコン窒化膜を形成する工程と、このシリ
コン窒化膜を熱酸化してシリコン酸化膜を形成する工程
と、このシリコン酸化膜上に導電性のゲート電極材料を
形成する工程と、ホトエッチングによりゲート電極を形
成する工程とをそなえる。
造方法は、半導体基板の表面に、電荷注入可能なトンネ
ル絶縁膜を形成する工程と、このトンネル絶縁膜上に厚
さ方向で上部になるに従いシリコン含有量が多い化学組
成を有するシリコン窒化膜を形成する工程と、このシリ
コン窒化膜を熱酸化してシリコン酸化膜を形成する工程
と、このシリコン酸化膜上に導電性のゲート電極材料を
形成する工程と、ホトエッチングによりゲート電極を形
成する工程とをそなえる。
【００２１】
【作用】本発明における半導体不揮発性記憶素子の製造
方法は、ＭＯＮＯＳ型の半導体不揮発性記憶素子の第２
層のゲート絶縁膜であるシリコン窒化膜を厚さ方向で上
部がシリコン含有量が多い化学組成にすることにより、
第３層のゲート絶縁膜であるシリコン酸化膜の窒素含有
量を少なくし、書き換え回数が増大できるようにしてい
る。
方法は、ＭＯＮＯＳ型の半導体不揮発性記憶素子の第２
層のゲート絶縁膜であるシリコン窒化膜を厚さ方向で上
部がシリコン含有量が多い化学組成にすることにより、
第３層のゲート絶縁膜であるシリコン酸化膜の窒素含有
量を少なくし、書き換え回数が増大できるようにしてい
る。
【００２２】
【実施例】以下図面を用いて本発明の実施例を説明す
る。図１（ａ）〜（ｆ）は本発明における半導体不揮発
性記憶素子の製造方法を工程順に示す断面図の一例であ
る。
る。図１（ａ）〜（ｆ）は本発明における半導体不揮発
性記憶素子の製造方法を工程順に示す断面図の一例であ
る。
【００２３】まず、図１（ａ）に示すように、温度９５
０℃の窒素希釈酸素雰囲気で半導体基板１１を熱酸化す
ることにより、第１層のゲート絶縁膜であるトンネル絶
縁膜１２を厚さ２ｎｍ形成する。
０℃の窒素希釈酸素雰囲気で半導体基板１１を熱酸化す
ることにより、第１層のゲート絶縁膜であるトンネル絶
縁膜１２を厚さ２ｎｍ形成する。
【００２４】次に図１（ｂ）に示すように、温度７５０
℃で、反応ガスとしてアンモニアとジクロルシランとを
用いた化学的気相成長法により、トンネル絶縁膜１２上
に第２層のゲート絶縁膜である第１のシリコン窒化膜１
３を、厚さ８ｎｍ形成する。
℃で、反応ガスとしてアンモニアとジクロルシランとを
用いた化学的気相成長法により、トンネル絶縁膜１２上
に第２層のゲート絶縁膜である第１のシリコン窒化膜１
３を、厚さ８ｎｍ形成する。
【００２５】なお、この第１のシリコン窒化膜１３を形
成するときのアンモニアとジクロルシランの流量比は１
０対１にする。このことにより、第１のシリコン窒化膜
１３のシリコンと窒素の化学組成は、化学量論比にな
る。
成するときのアンモニアとジクロルシランの流量比は１
０対１にする。このことにより、第１のシリコン窒化膜
１３のシリコンと窒素の化学組成は、化学量論比にな
る。
【００２６】次に図１（ｃ）に示すように、化学的気相
成長法により、第１のシリコン窒化膜１３上に第２のシ
リコン窒化膜１４を、厚さ３ｎｍ形成する。この場合、
アンモニアとジクロルシランの流量比は１０対１よりア
ンモニアの割合を少なく、たとえば１対５にする。この
ことにより、第２のシリコン窒化膜１４は、第１のシリ
コン窒化膜１３よりシリコン含有量が多い化学組成にな
る。
成長法により、第１のシリコン窒化膜１３上に第２のシ
リコン窒化膜１４を、厚さ３ｎｍ形成する。この場合、
アンモニアとジクロルシランの流量比は１０対１よりア
ンモニアの割合を少なく、たとえば１対５にする。この
ことにより、第２のシリコン窒化膜１４は、第１のシリ
コン窒化膜１３よりシリコン含有量が多い化学組成にな
る。
【００２７】ここで第１のシリコン窒化膜１３と第２の
シリコン窒化膜１４との形成方法の相違は、反応ガスの
流量比が異なるだけのため、第１のシリコン窒化膜１３
と第２のシリコン窒化膜１４とを連続的に形成すること
もできる。
シリコン窒化膜１４との形成方法の相違は、反応ガスの
流量比が異なるだけのため、第１のシリコン窒化膜１３
と第２のシリコン窒化膜１４とを連続的に形成すること
もできる。
【００２８】次に図１（ｄ）に示すように、第２のシリ
コン窒化膜１４、または第２のシリコン窒化膜１４と第
１のシリコン窒化膜１３の一部とを、熱酸化する。この
熱酸化は、温度９５０℃の水蒸気雰囲気で行うことによ
り、第３層のゲート絶縁膜であるシリコン酸化膜１５を
厚さ５ｎｍ形成する。
コン窒化膜１４、または第２のシリコン窒化膜１４と第
１のシリコン窒化膜１３の一部とを、熱酸化する。この
熱酸化は、温度９５０℃の水蒸気雰囲気で行うことによ
り、第３層のゲート絶縁膜であるシリコン酸化膜１５を
厚さ５ｎｍ形成する。
【００２９】この場合、第２のシリコン窒化膜１４は、
すべてシリコン酸化膜１５に変換する。これは、シリコ
ン酸化膜１５の形成後に第２のシリコン窒化膜１４が残
っていると、シリコン窒化膜の電気伝導度が大きくな
り、半導体不揮発性記憶素子のデータ記憶のために蓄積
したキャリアの放出が容易となり半導体不揮発性記憶素
子の記憶データの保持能力が悪くなるためである。
すべてシリコン酸化膜１５に変換する。これは、シリコ
ン酸化膜１５の形成後に第２のシリコン窒化膜１４が残
っていると、シリコン窒化膜の電気伝導度が大きくな
り、半導体不揮発性記憶素子のデータ記憶のために蓄積
したキャリアの放出が容易となり半導体不揮発性記憶素
子の記憶データの保持能力が悪くなるためである。
【００３０】次に図１（ｅ）に示すように、温度６００
℃で、反応ガスとしてモノシランを用いた化学的気相成
長法により、シリコン酸化膜１５上に導電性のゲート電
極材料１６となるポリシリコン膜を形成する。
℃で、反応ガスとしてモノシランを用いた化学的気相成
長法により、シリコン酸化膜１５上に導電性のゲート電
極材料１６となるポリシリコン膜を形成する。
【００３１】次に図１（ｆ）に示すように、ホトエッチ
ング処理を行うことにより、ゲート電極材料１６、およ
びそれぞれのゲート絶縁膜を所定のパターンにエッチン
グする。この結果、ゲート電極材料１６からなるゲート
電極１７、およびトンネル絶縁膜１２と第１の窒化シリ
コン膜１３とシリコン酸化膜１５とからなるゲート絶縁
膜を有するＭＯＮＯＳ型の半導体不揮発性記憶素子を形
成する。
ング処理を行うことにより、ゲート電極材料１６、およ
びそれぞれのゲート絶縁膜を所定のパターンにエッチン
グする。この結果、ゲート電極材料１６からなるゲート
電極１７、およびトンネル絶縁膜１２と第１の窒化シリ
コン膜１３とシリコン酸化膜１５とからなるゲート絶縁
膜を有するＭＯＮＯＳ型の半導体不揮発性記憶素子を形
成する。
【００３２】上記の実施例において、シリコン酸化膜１
５は、シリコン含有量が多い化学組成、すなわち相対的
に窒素含有量が少ない化学組成を有する第２のシリコン
窒化膜１４を熱酸化して形成するため、シリコン酸化膜
１５は従来より窒素含有量が減少する。
５は、シリコン含有量が多い化学組成、すなわち相対的
に窒素含有量が少ない化学組成を有する第２のシリコン
窒化膜１４を熱酸化して形成するため、シリコン酸化膜
１５は従来より窒素含有量が減少する。
【００３３】したがって、本発明においては、従来より
キャリアの注入に対するバリア高さが高くなり、ＭＯＮ
ＯＳ型の半導体不揮発性記憶素子を劣化させるゲート電
極からのキャリアの注入を抑制できるため、ＭＯＮＯＳ
型の半導体不揮発性記憶素子の書き換え回数が増大す
る。
キャリアの注入に対するバリア高さが高くなり、ＭＯＮ
ＯＳ型の半導体不揮発性記憶素子を劣化させるゲート電
極からのキャリアの注入を抑制できるため、ＭＯＮＯＳ
型の半導体不揮発性記憶素子の書き換え回数が増大す
る。
【００３４】なお、本発明の半導体不揮発性記憶素子の
製造方法によれば、ＭＯＮＯＳ型の半導体不揮発性記憶
素子の第２層ゲート絶縁膜であるシリコン窒化膜は、従
来と同じ化学量論比の化学組成のため、ＭＯＮＯＳ型の
半導体不揮発性記憶素子の記憶データの保持能力は従来
と同じである。
製造方法によれば、ＭＯＮＯＳ型の半導体不揮発性記憶
素子の第２層ゲート絶縁膜であるシリコン窒化膜は、従
来と同じ化学量論比の化学組成のため、ＭＯＮＯＳ型の
半導体不揮発性記憶素子の記憶データの保持能力は従来
と同じである。
【００３５】すなわち、従来と同じ記憶データの保持能
力を有し、書き換え回数が多い半導体不揮発性記憶素子
を実現できる。
力を有し、書き換え回数が多い半導体不揮発性記憶素子
を実現できる。
【００３６】図１を用いて説明した上記実施例では、第
２層のゲート絶縁膜であるシリコン窒化膜は、第１のシ
リコン窒化膜１３と第２のシリコン窒化膜１４とを形成
している。しかし、第２層のゲート絶縁膜として化学組
成の異なる窒化シリコン膜を積層するのではなく、シリ
コン窒化膜形成において、反応ガスであるアンモニアと
ジクロルシランとの流量比を、１０対１から連続的にア
ンモニア流量比を減少し、厚さ方向で上部になるに従い
シリコン含有量が多い化学組成を有するシリコン窒化膜
を形成しても、同様の効果がある。
２層のゲート絶縁膜であるシリコン窒化膜は、第１のシ
リコン窒化膜１３と第２のシリコン窒化膜１４とを形成
している。しかし、第２層のゲート絶縁膜として化学組
成の異なる窒化シリコン膜を積層するのではなく、シリ
コン窒化膜形成において、反応ガスであるアンモニアと
ジクロルシランとの流量比を、１０対１から連続的にア
ンモニア流量比を減少し、厚さ方向で上部になるに従い
シリコン含有量が多い化学組成を有するシリコン窒化膜
を形成しても、同様の効果がある。
【００３７】シリコン窒化膜の酸化速度は、その化学組
成がシリコン含有量が多くなるほど速くなる。
成がシリコン含有量が多くなるほど速くなる。
【００３８】したがって、本発明の半導体不揮発性記憶
素子の製造方法によれば、シリコン窒化膜の熱酸化速度
は従来より速くなるため、シリコン酸化膜１５の形成時
間、すなわち製造工程における処理時間が短くなる。
素子の製造方法によれば、シリコン窒化膜の熱酸化速度
は従来より速くなるため、シリコン酸化膜１５の形成時
間、すなわち製造工程における処理時間が短くなる。
【００３９】そのうえさらに、熱酸化による半導体基板
表面の不純物濃度の変化が少なくなり、半導体不揮発性
記憶素子の特性変化が減少し、製造工程における収率が
増大する利点もある。
表面の不純物濃度の変化が少なくなり、半導体不揮発性
記憶素子の特性変化が減少し、製造工程における収率が
増大する利点もある。
【００４０】上記実施例では、反応ガスとしてアンモニ
アとジクロルシランとを用いて第２層のゲート絶縁膜で
あるシリコン窒化膜を形成しているが、反応ガスとして
アンモニアとモノシランを用いてシリコン窒化膜を形成
しても同様の効果がある。
アとジクロルシランとを用いて第２層のゲート絶縁膜で
あるシリコン窒化膜を形成しているが、反応ガスとして
アンモニアとモノシランを用いてシリコン窒化膜を形成
しても同様の効果がある。
【００４１】
【発明の効果】以上の説明で明らかなように、本発明の
製造方法により従来に比較して半導体不揮発性記憶素子
の記憶データの保持能力を低下することなく、半導体不
揮発性記憶素子の書き換え回数を増大することが可能と
なる。さらに、本発明の製造方法により、半導体不揮発
性記憶素子の製造工程における製造時間の短縮と製造収
率の増大とを、はかることも可能となる
製造方法により従来に比較して半導体不揮発性記憶素子
の記憶データの保持能力を低下することなく、半導体不
揮発性記憶素子の書き換え回数を増大することが可能と
なる。さらに、本発明の製造方法により、半導体不揮発
性記憶素子の製造工程における製造時間の短縮と製造収
率の増大とを、はかることも可能となる
【図１】本発明の実施例における半導体不揮発性記憶素
子の製造方法を示す断面図である。
子の製造方法を示す断面図である。
【図２】従来例における半導体不揮発性記憶素子の製造
方法を示す断面図である。
方法を示す断面図である。
１１ 半導体基板 １２ トンネル絶縁膜 １３ 第１のシリコン窒化膜 １４ 第２のシリコン窒化膜 １５ シリコン酸化膜 １６ ゲート電極材料
Claims (2)
- 【請求項１】 一導電型の半導体基板の表面に、電荷注
入可能なトンネル絶縁膜を形成する工程と、トンネル絶
縁膜上に第１のシリコン窒化膜を形成する工程と、第１
のシリコン窒化膜上に第１のシリコン窒化膜よりシリコ
ン含有量が多い化学組成を有する第２のシリコン窒化膜
を形成する工程と、第２のシリコン窒化膜上に第２のシ
リコン窒化膜あるいは第２のシリコン窒化膜と第１のシ
リコン窒化膜の一部とを熱酸化してシリコン酸化膜を形
成する工程と、シリコン酸化膜上に導電性のゲート電極
材料を形成する工程と、ホトエッチングによりゲート電
極を形成する工程とをそなえることを特徴とする半導体
不揮発性記憶素子の製造方法。 - 【請求項２】 一導電型の半導体基板の表面に、電荷注
入可能なトンネル絶縁膜を形成する工程と、トンネル絶
縁膜上に厚さ方向で上部になるに従いシリコン含有量が
多い化学組成を有するシリコン窒化膜を形成する工程
と、シリコン窒化膜上にシリコン窒化膜を熱酸化してシ
リコン酸化膜を形成する工程と、シリコン酸化膜上に導
電性のゲート電極材料を形成する工程と、ホトエッチン
グによりゲート電極を形成する工程とをそなえることを
特徴とする半導体不揮発性記憶素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17178192A JPH05343694A (ja) | 1992-06-05 | 1992-06-05 | 半導体不揮発性記憶素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17178192A JPH05343694A (ja) | 1992-06-05 | 1992-06-05 | 半導体不揮発性記憶素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343694A true JPH05343694A (ja) | 1993-12-24 |
Family
ID=15929568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17178192A Pending JPH05343694A (ja) | 1992-06-05 | 1992-06-05 | 半導体不揮発性記憶素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343694A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508532A (en) * | 1994-06-16 | 1996-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with braded silicon nitride |
| KR19980055948A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 반도체 소자의 게이트 산화막 형성 방법 |
| WO2002035610A1 (fr) * | 2000-10-26 | 2002-05-02 | Sony Corporation | Memoire non volatile semi-conductrice et procede de fabrication |
| KR100415094B1 (ko) * | 1996-11-27 | 2004-03-30 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| US8125012B2 (en) | 2006-01-23 | 2012-02-28 | Renesas Electronics Corporation | Non-volatile memory device with a silicon nitride charge holding film having an excess of silicon |
-
1992
- 1992-06-05 JP JP17178192A patent/JPH05343694A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508532A (en) * | 1994-06-16 | 1996-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with braded silicon nitride |
| US5773325A (en) * | 1994-06-16 | 1998-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a variable concentration SiON gate insulating film |
| KR100415094B1 (ko) * | 1996-11-27 | 2004-03-30 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| KR19980055948A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 반도체 소자의 게이트 산화막 형성 방법 |
| WO2002035610A1 (fr) * | 2000-10-26 | 2002-05-02 | Sony Corporation | Memoire non volatile semi-conductrice et procede de fabrication |
| US6906390B2 (en) | 2000-10-26 | 2005-06-14 | Sony Corporation | Nonvolatile semiconductor storage and method for manufacturing the same |
| US7259433B2 (en) * | 2000-10-26 | 2007-08-21 | Sony Corporation | Non-volatile semiconductor memory device and method for producing same |
| US8125012B2 (en) | 2006-01-23 | 2012-02-28 | Renesas Electronics Corporation | Non-volatile memory device with a silicon nitride charge holding film having an excess of silicon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8946021B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| TWI581432B (zh) | 包含具有分離的氮化物記憶體層的ｓｏｎｏｓ堆疊的記憶體元件及相關的製造製程 | |
| US6380033B1 (en) | Process to improve read disturb for NAND flash memory devices | |
| US5208174A (en) | Method for manufacturing a nonvolatile semiconductor memory device | |
| JP2002217317A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR101217260B1 (ko) | 감소된 전하 손실을 갖는 메모리 셀 구조의 제조방법 | |
| JPH05343694A (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JPH0548113A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH06291330A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JPH05129630A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US6284602B1 (en) | Process to reduce post cycling program VT dispersion for NAND flash memory devices | |
| JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JPS62266872A (ja) | 半導体記憶装置 | |
| JPH05129632A (ja) | 電荷トラツプ膜 | |
| JPH022310B2 (ja) | ||
| JPH05145081A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPH06296028A (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JPH1197561A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH05198821A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPH08293563A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JPS60167379A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPS61288471A (ja) | 半導体記憶装置の製造方法 | |
| JPH0817210B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH0629550A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPH06338620A (ja) | 半導体不揮発性記憶装置およびその製造方法 |