JPH08293563A - 半導体不揮発性記憶装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【構成】 素子領域３１に窒化シリコン膜からなるバリ
ア膜１５と、絶縁膜からなるトンネル膜１７と、トンネ
ル膜１７上にメモリナイトライド膜１９と、メモリナイ
トライド膜１９上に二酸化シリコン膜からなるトップ酸
化膜２１とを設ける。このことによりトップ酸化膜２１
とメモリナイトライド膜１９とトンネル膜１７とバリア
膜１５からなるメモリゲート絶縁膜２３を設ける。そし
て、ゲート電極２５を設け、ゲート電極２５に整合した
素子領域に高濃度領域２９を備える半導体不揮発性記憶
装置およびその製造方法。 【効果】 バリア膜を設けることにより、電荷をメモリ
ナイトライド膜中に注入したときに発生するトンネル膜
への電界が弱められバリア効果が高くできる。それによ
り、トンネル膜の薄膜化も可能となる。その結果、プロ
グラム時間の高速化と高いデータ保持特性の両立を達成
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体不揮発性記憶装置
の構造とその製造方法とに関する。

【０００２】

【従来の技術】ゲート電極と、酸化シリコン膜からなる
トップ酸化膜と、窒化シリコンからなるメモリナイトラ
イド膜と、酸化シリコン膜からなるトンネル酸化膜と、
半導体基板からなる、ＭＯＮＯＳ構造を有する半導体不
揮発性記憶装置がある。

【０００３】ＭＯＮＯＳ構造のメモリトランジスタで
は、メモリナイトライド膜中に電子を蓄積した状態を書
き込み状態とし、電子を放出した状態を消去状態とす
る。そして書き込みと消去状態のしきい値電圧の差を利
用して、情報を記憶させている。このＭＯＮＯＳ構造の
半導体不揮発性記憶装置を図８の断面図に示す。

【０００４】図８に示すように、素子分離領域３３であ
る素子分離絶縁膜１３に囲まれた素子領域３１に、トッ
プ酸化膜２１を膜厚５ｎｍとメモリナイトライド膜１９
を膜厚９ｎｍとトンネル酸化膜３９を膜厚２ｎｍからな
るメモリゲート絶縁膜２３を設ける。そしてこのメモリ
ゲート絶縁膜２３上にゲート電極２５を設ける。

【０００５】さらにゲート電極２５の整合した領域の半
導体基板１１にソース領域とドレイン領域となる高濃度
領域２９を設けることにより不揮発性記憶装置を形成す
る。

【０００６】

【発明が解決しようとする課題】図８を用いて説明した
半導体不揮発性記憶装置では、プログラム時間の高速化
と高いデータ保持特性を両立させることができないとい
う問題が発生する。

【０００７】この原因はＭＯＮＯＳ構造を有する半導体
不揮発性記憶装置では、プログラム時間の高速化を行な
う場合、電荷のトンネル確率を高めるために酸化シリコ
ン膜からなるトンネル酸化膜３９を薄膜化しなければな
らない。このトンネル酸化膜３９の薄膜化により、メモ
リナイトライド膜１９中に注入した電荷によって、メモ
リナイトライド膜１９に発生する内部電界に対してバリ
ア効果がなくなる。その結果、注入した電荷が放出さ
れ、書き込んだデータが保持できなくなる。

【０００８】さらにプログラム時間の高速化を行なうた
めの手段として、メモリゲート絶縁膜２３にかかる電界
を高める方法もある。しかし、電界を高めるためにメモ
リナイトライド膜１９の膜厚を薄くすると電荷のトラッ
プサイトが減少して、メモリ特性を示さなくなる。

【０００９】本発明の目的は上記の課題を解決して、プ
ログラム時間の高速化と高いデータ保持特性を有する半
導体不揮発性記憶装置の構造と、この構造を得るための
製造方法を提供することである。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体不揮発性記憶装置の構造とその製造
方法とは、下記記載の手段を採用する。

【００１１】本発明の半導体不揮発性記憶装置は、半導
体基板に設ける素子領域の周囲に素子分離領域を設ける
素子分離絶縁膜と、素子領域に設ける窒化シリコン膜か
らなるバリア膜と、絶縁膜からなるトンネル膜と窒化シ
リコン膜からなるメモリナイトライド膜と、二酸化シリ
コン膜からなるトップ酸化膜からなるメモリゲート絶縁
膜とを有することを特徴とする。

【００１２】本発明の半導体不揮発性記憶装置の製造方
法は、半導体基板の素子領域に形成した耐酸化膜を酸化
防止膜として用いる選択酸化によって素子分離領域に素
子分離絶縁膜を形成する工程と、素子領域にバリア膜と
トンネル膜とメモリナイトライド膜とトップ酸化膜を形
成し、ゲート電極材料を全面に形成し、ゲート電極材料
上に感光性樹脂を形成し、感光性樹脂をエッチングマス
クに用いてゲート電極材料をパターニングしてゲート電
極を形成する工程と、ゲート電極に整合した領域の半導
体基板に不純物を導入して高濃度領域を形成する工程と
を有する。

【００１３】

【作用】本発明の半導体不揮発性装置は、窒化シリコン
膜からなるバリア膜と、絶縁膜からなるトンネル膜と、
窒化シリコン膜からなるメモリナイトライド膜と、酸化
シリコン膜からなるトップ酸化膜を有することによっ
て、バリア膜がデータを書き込んだ際に発生するトンネ
ル膜にかかる電界を緩和し、高いデータ保持特性が得ら
れる。その結果、トンネル膜の薄膜化が可能となり、プ
ログラム時間の高速化も可能となる。

【００１４】

【実施例】以下図面を用いて本発明の実施例を説明す
る。はじめに図５の断面図を用いて本発明の実施例にお
ける半導体不揮発性記憶装置の構造を説明する。

【００１５】図５に示すように、素子領域３１にトンネ
ル膜１７にかかる電界を緩和するための窒化シリコン膜
からなるバリア膜１５を設け、そして絶縁膜からなるト
ンネル膜１７を設ける。そのトンネル膜１７上に窒化シ
リコン膜からなるメモリナイトライド膜１９を設ける。
さらに、メモリナイトライド膜１９上に二酸化シリコン
膜からなるトップ酸化膜２１を設ける。

【００１６】このことによってトップ酸化膜２１とメモ
リナイトライド膜１９とトンネル膜１７とバリア膜１５
からなるメモリゲート絶縁膜２３を設ける。そしてゲー
ト電極２５を設け、ゲート電極２５に整合する素子領域
に高濃度領域２９を設けることにより半導体不揮発性記
憶装置とする。

【００１７】図５に示すように、本発明の不揮発性記憶
装置は、窒化シリコン膜からなるバリア膜１５と、自然
酸化膜かあるいは熱酸化シリコン膜かあるいは窒化酸化
シリコン膜の絶縁膜からなるトンネル膜１７を設ける。

【００１８】このことにより、電荷をメモリナイトライ
ド膜１９中に注入した時に発生する内部電界に対し、バ
リア膜１５を有することによりトンネル膜１７の電界が
弱められバリア効果が高くできる。さらに、バリア膜１
５の組成を化学量論的な膜にし、メモリナイトライド膜
１９をシリコンリッチな膜にすることにより、メモリナ
イトライド膜１９とバリア膜１５との間にエネルギーバ
ンドギャップができ、よりバリア効果が高くなり、高い
データ保持特性が得られる。

【００１９】この結果、トンネル確率を高めるために必
要となるトンネル膜の薄膜化が可能となり、プログラム
時間の高速化が可能となる。その結果、プログラム時間
の高速化と高いデータ保持特性を両立することが可能と
なる。

【００２０】つぎにこの図５に示す半導体不揮発性記憶
装置を形成するための製造方法を、図１から図５の断面
図を用いて説明する。まず図１に示すように、導電型が
Ｐ型の半導体基板１１を酸化処理して、酸化シリコン膜
からなるパッド酸化膜４５を２０ｎｍの膜厚で形成す
る。

【００２１】その後、図２に示すようにジクロルシラン
とアンモニアとを反応ガスとして用いる化学気相成長法
により、膜厚が５０ｎｍの窒化シリコン膜からなる耐酸
化膜４７を形成する。その後、耐酸化膜４７上に感光樹
脂４９を回転塗布法により形成し、所定のフォトマスク
を用いて露光処理と現像処理を行ない、素子領域３１上
に感光樹脂を形成するようにパターニングする。

【００２２】この耐酸化膜４７のエッチングは、反応性
イオンエッチング装置を用いて、エッチングガスとして
六フッ化イオウとヘリウムと三フッ化メタンとの混合ガ
スを用いて行なう。その後、エッチングマスクに用いた
感光性樹脂４９を除去する。

【００２３】その後、図３に示すようにこの耐酸化膜４
７を酸化防止膜に用いる選択酸化処理を行なって、素子
領域３１の周囲の素子分離領域３３に素子分離絶縁膜１
３を７００ｎｍの膜厚で形成する。この素子分離絶縁膜
１３を形成する選択酸化条件は、水蒸気酸化雰囲気中
で、温度１０００℃、時間１６０分の条件で行なう。

【００２４】その後、選択酸化処理の酸化防止膜に用い
た耐酸化膜４７を加熱したリン酸を用いて除去し、パッ
ド酸化膜４５もフッ酸系のエッチング液を用いて除去す
る。

【００２５】つぎに図４に示すように、温度７００℃
で、ジクロルシランとアンモニアとを反応ガスとして用
いる化学気相成長法により、膜厚２ｎｍの窒化シリコン
膜からなるバリア膜１５を形成する。さらに、ジクロル
シランに対するアンモニアの流量比を１から１０と変化
させることにより、シリコンリッチな膜から、化学量論
的な膜まで組成を変化させることが可能であり、これに
よりバリア膜１５の組成を変化させる。

【００２６】バリア膜１５を形成後、大気中放置するこ
とによりで自然酸化膜を形成する。あるいは酸素と窒素
との混合ガス雰囲気中で、９００℃で、時間３０分の酸
化処理して、膜厚１ｎｍの二酸化シリコン膜を形成す
る。あるいは酸素と窒素との混合ガス雰囲気中で、９０
０℃で、時間３０分の酸化処理して、膜厚１ｎｍの二酸
化シリコン膜を形成後、アンモニアと窒素との混合ガス
雰囲気中で、１０００℃で、時間３０分の窒化処理をし
て、窒化酸化膜を形成する。これらの絶縁膜からなるト
ンネル膜１７を形成する。

【００２７】その後、７００℃で、ジクロルシランとア
ンモニアとを反応ガスとして用いる化学気相成長法によ
り、膜厚が７ｎｍの窒化シリコン膜からなるメモリナイ
トライド膜１９を形成する。さらに、ジクロルシランに
対するアンモニアの流量比を１から１０と変化させるこ
とにより、シリコンリッチな膜から、化学量論的な膜ま
で組成を変化させることが可能であり、これによりメモ
リナイトライド膜１９の組成を変化させる。

【００２８】その後、メモリナイトライド膜１９上に酸
素と窒素との混合ガス雰囲気中で、９００℃で、時間３
０分の酸化処理して、膜厚５ｎｍの二酸化シリコン膜か
らなるトップ酸化膜２１を形成する。この結果、バリア
膜１５とトンネル膜１７とメモリナイトライド膜１９と
トップ絶縁膜２１とからなるメモリゲート絶縁膜２３を
形成する。

【００２９】その後、反応ガスとしてモノシランを用い
る化学気相成長法によって、膜厚が４００ｎｍの多結晶
シリコン膜からなるゲート電極材料２７を全面に形成す
る。その後、全面に感光性樹脂（図示せず）を回転塗布
法により形成し、所定のフォトマスクを用いて露光と現
像処理を行ない感光性樹脂をパターニングする。

【００３０】つぎに図５に示すように、感光性樹脂（図
示せず）をエッチングマスクに用いてゲート電極材料２
７をパターニングして、ゲート電極２５を形成する。こ
のゲート電極２５のエッチングは、反応性イオンエッチ
ング装置を用いて、エッチングガスとして六フッ化イオ
ウと酸素との混合ガスを用いて行なう。

【００３１】その後トップ酸化膜２１をフッ酸系のエッ
チング液を用いるウエットエッチングにより行なう。そ
の後、メモリナイトライド膜１９とトンネル膜１７とバ
リア膜１５のエッチングを反応性イオンエッチング装置
を用いて、エッチングガスとして六フッ化イオウとヘリ
ウムと三フッ化メタンとの混合ガスを用いて行なう。

【００３２】つぎにゲート電極２５のパターニングのた
めのエッチングマスクとして用いた感光性樹脂（図示せ
ず）を除去する。その後、ゲート電極２５の整合した領
域の半導体基板１１に、この半導体基板１１と逆導電型
の不純物であるリンを導入して、ソース領域とドレイン
領域となる高濃度領域２９を形成する。

【００３３】このソース領域とドレイン領域の高濃度領
域２９を形成するためのリンのイオン注入量は、３×１
０¹⁵ａｔｏｍｓ／ｃｍ^-2程度の条件で行なう。

【００３４】その後の工程は図示しないが、リンとボロ
ンとを含む酸化シリコン膜からなる層間絶縁膜を化学気
相成長法により形成し、さらに感光性樹脂をエッチング
マスクに用いて層間絶縁膜にコンタクトホールを形成
し、さらにシリコンと銅とを含むアルミニウムからなる
配線材料をスパッタリング法により形成し、感光性樹脂
をエッチングマスクに用いて配線材料を形成して、半導
体不揮発性記憶装置を得ることができる。

【００３５】

【発明の効果】以上の説明から明らかなように、本発明
の半導体不揮発性記憶装置の構造と製造方法において
は、バリア膜を設けることにより絶縁膜からなるトンネ
ル膜の薄膜化が可能となり、薄膜化により電荷のトンネ
ル確率を高めることができる。さらに電荷をメモリナイ
トライド膜中に注入したときに発生する内部電界に対
し、バリア膜を有することによりトンネル膜の電界が弱
められバリア効果が高くできる。またバリア膜の組成を
化学量論的な膜にし、メモリナイトライド膜をシリコン
リッチな膜にすることにより、メモリナイトライド膜と
バリア膜との間にエネルギーバンドギャップができ、よ
りバリア効果を高めることが可能となる。

【００３６】本発明の不揮発性記憶装置と従来の不揮発
性記憶装置の情報プログラム時間としきい値電圧の変化
量の関係を図６のグラフに示す。本発明の特性を実線３
５に示し、従来の特性を破線３７に示す。図６に示すよ
うに、従来と比較して本発明の不揮発性記憶装置は同じ
しきい値電圧の変化量を得るための情報書き込み時間は
１０分の１となり、消去時間は５０分の１程度となる。

【００３７】また図７のグラフに保持時間としきい値電
圧の関係を示す。本発明の特性を実線４１に示し、従来
の特性を破線４３に示す。図７に示すように、従来と本
発明の不揮発性記憶装置のデータ保持特性を閾値の変化
勾配から算出した結果、従来と比較してデータ保持時間
は１０倍程度となる。この結果、従来の不揮発性記憶装
置では達成できないプログラム時間の高速化と高いデー
タ保持特性の両立を達成できる半導体不揮発性記憶装置
を得ることができる。

【図面の簡単な説明】

【図１】本発明の実施例における半導体不揮発性記憶装
置の構造と製造方法を示す断面図である。

【図２】本発明の実施例における半導体不揮発性記憶装
置の構造と製造方法を示す断面図である。

【図３】本発明の実施例における半導体不揮発性記憶装
置の構造と製造方法を示す断面図である。

【図４】本発明の実施例における半導体不揮発性記憶装
置の構造と製造方法を示す断面図である。

【図５】本発明の実施例における半導体不揮発性記憶装
置の構造と製造方法を示す断面図である。

【図６】本発明と従来例における半導体不揮発性記憶装
置のプログラム時間としきい値電圧の変化量との関係を
示すグラフである。

【図７】本発明と従来例における半導体不揮発性記憶装
置のデータ保持時間としきい値電圧の関係を示すグラフ
である。

【図８】従来例における半導体不揮発性記憶装置の構造
とその製造方法とを示す断面図である。

【符号の説明】

１５ バリア膜 １７ トンネル膜 １９ メモリナイトライド膜 ２１ トップ酸化膜 ２３ メモリゲート絶縁膜 ２５ ゲート電極

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に窒化シリコン膜からなる
   バリア膜と、絶縁膜からなるトンネル膜と、窒化シリコ
   ン膜からなるメモリナイトライド膜と、酸化シリコン膜
   からなるトップ酸化膜とからなるメモリゲート絶縁膜と
   を有することを特徴とする半導体不揮発性記憶装置。
2. 【請求項２】 絶縁膜は、自然酸化膜、熱酸化シリコン
   膜、または窒化酸化シリコン膜とすることを特徴とする
   請求項１に記載の半導体不揮発性記憶装置。
3. 【請求項３】 バリア膜とメモリナイトライド膜とは同
   一組成の膜とし、あるいはバリア膜とメモリナイトライ
   ド膜とは組成の異なる膜としバリア膜は化学量論的な膜
   としメモリナイトライド膜はシリコンリッチな膜とする
   ことを特徴とする請求項１に記載の半導体不揮発性記憶
   装置。
4. 【請求項４】 第１導電型の半導体基板に選択酸化を行
   ない素子分離領域に二酸化シリコン膜からなる素子分離
   絶縁膜を形成する工程と、素子領域に窒化シリコン膜か
   らなるバリア膜を形成し、絶縁膜からなるトンネル膜を
   形成し、トンネル膜上に窒化シリコン膜からなるメモリ
   ナイトライド膜を形成し、メモリナイトライド膜上に二
   酸化シリコン膜からなるトップ酸化膜を形成し、ゲート
   電極を形成する工程と、ゲート電極の整合する領域の半
   導体基板に第２導電型のソース領域とドレイン領域とな
   る高濃度領域を形成する工程とを有することを特徴とす
   る半導体不揮発性記憶装置の製造方法。