JPH02218167A - 半導体記憶装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、フローティングゲート型のＦＥＴ（電界効果
トランジスタ）として構成する半導体記憶装置の製造方
法に関する。

（従来の技術） 従来、電気的な消去・書込が可能なＥＥＰＲＯＭ　（Ｅ
ｌｅｃｔｒｉｃａｌｌｙ　Ｅｒａｓａｂｌｅ　ａｎｄ　
Ｐｒｏｇｒａ＋ｍａｂｌｅＲＯＭ）として、トンネリン
グ注入により消去・書込を行うフローティングゲート（
以下、Ｆ・ゲートと記す）構造の半導体記憶装置がある
。

このＦ・ゲート型の半導体記憶装置は、拡散層上に設け
た薄い絶縁膜を介して電荷のトンネリング注入を行い、
上記絶縁膜上のＦ・ゲート電極に電荷を蓄積させて、ト
ランジスタのしきい値電圧を変化させて情報データを記
憶させることができる。

従来、そのようなＦ・ゲート型の半導体記憶装置は、−
導電型の半導体基板の表面に、それとは反対導電型の拡
散層を対応させて離間して形成し。

その拡散層上に比較的厚い酸化シリコン膜を絶縁膜とし
て設け、その所定の一部分を上記拡散層の一つに達する
ように開孔し、その開孔により現われた上記−つの拡散
層の面に、トンネリング媒体となる薄い酸化シリコン膜
を形成し、さらにその表面にＦ・ゲート電極、および他
の酸化シリコン膜を介してコントロールゲート（以下、
Ｃ・ゲートと記す）電極を順次に形成させて製造するの
が通常一般であるにこで、上述の構造において通常使用
する１５Ｖないし２０Ｖのプログラム電圧で十分なトン
ネリング電流を得るためには、トンネリング媒体となる
薄い酸化シリコン膜の膜厚を、１００Å以下に極めて薄
くするとともに、トンネリング領域の面積はフォトエツ
チングの加工限界の１−２に近くの極く小さな面積とす
る必要があった。

（発明が解決しようとする課題） しかしながら、近年の半導体集積回路の高機能化、高性
能化に伴いＥＥＰＲＯＭにおいても高集積化、あるいは
高速化、低電圧書換等の高性能化の要求が高まってきて
おり、それを実現するには。

上記トンネリング領域の面積をサブミクロン以下の極め
て微小な、実現に困難な面積にしなければならない。こ
れをフォトエツチングにより形成しようとしても、フォ
トエツチング技術に限界があり、サブミクロン以下のト
ンネリング領域を有する開孔部の形成は極めて困難な問
題であった。

本発明の目的は上記に鑑み、サブミクロン以下のトンネ
リング領域を容易に確保できる、Ｆ・ゲート型半導体記
憶装置の製造方法の提供にある。

（課題を解決するための手段） 本発明の上記の目的は、−導電型の半導体基板上に、反
対導電型の拡散層を離間して形成させた後、その全面に
絶縁膜を形成する工程と、上記絶縁膜に前記離間して形
成した拡散層の一つに達する開孔部を形成し、その開孔
部の内側面を絶縁膜によりＶ字形状の側面に形成する工
程と、上記開孔部内に面する上記拡散層の領域に、トン
ネリング媒体となる薄い絶縁膜を形成する工程と、その
トンネリング媒体となる薄い絶縁膜上にＦ・ゲート電極
、およびその上にＣ・ゲート電極を形成する工程とを含
む半導体記憶装置の製造方法により達成される。

（作　用） 本発明によれば、トンネリング領域のための開孔部を、
まずフォトエツチングで可能な開孔を行ってから、その
開孔の内側面を酸化シリコン膜により、Ｆ・ゲート電極
側はほぼ元のままで、拡散層側が狭小となる断面Ｖ字形
の開孔部に形成するから、トンネリングに必要なサブミ
クロンオーダの開孔を容易に形成することができ、した
がって。

高性能、高集積化の半導体記憶装置を歩留りよく製造す
ることができる。

（実施例） 以下、本発明を実施例によって説明する６第１図は本発
明の製造方法の一実施例を示す工程断面図である。まず
、Ｐ型シリコン基板１の主表面に絶縁膜として酸化シリ
コン膜２を５００人形成し、さらにその上に窒化シリコ
ン膜３を１０００人程度形成してから、所定部分を素子
分離のためにフォトエツチングする（第１図（ａ））。

次に通常の熱酸化によりフィールド酸化膜４をＩＩＭ程
度形成してから（同図（ｂ））、前記窒化シリコン膜３
、および酸化シリコン膜２を順次エツチングした後１通
常の熱酸化により酸化シリコン膜５を５００人形成し、
ついで、フォトレジスト６、および上記フィールド酸化
膜４をマスクにして。

リン（燐）イオン７を注入することにより、Ｐ型シリコ
ン基板１上に離間し対向するＮ型拡散層８゜９を形成す
る。これを、この例では１００ｋｅＶ。

２Ｘ１０”Ｃ１１−”の条件で注入した（同図（Ｃ））
。

その後フォトレジスト６を除去し、Ｎ型拡散層９上の酸
化シリコン膜５の一部に、１．５Ｘ１．５ｐ”程度の比
較的大きい面積の開孔部Ｍを、フォトエツチングにより
形成した後、その開孔部Ｍを完全に埋め込む形に、Ｓｉ
Ｈ，ＣＯ＠ガスと、Ｎ２０ガスとの化学反応を利用する
気相成長により、酸化シリコン膜１０を形成する０本実
施例では、これをガス量比Ｎ、Ｏ／ＳｉＨ，Ｃ（Ｉｚ＝
２を温度９００℃の条件下で２０００人の厚さに形成し
た（同図（ｄ））。

その後、酸化シリコン膜１０を、その一部を開孔部の内
側壁として７字状に残して、異方性エツチングによって
除去する。本実施例では、その異方性エツチングをフレ
オンガスと酸素ガスとの混合ガスを用いて行い、Ｎ型拡
散層９に面する開孔面積が０．２　Ｘ　０．２ｉＩＷＡ
”となるようにエツチング条件を制御した（同図（ｅ）
）。

次に、熱酸化によりトンネリング媒体となる薄い酸化シ
リコン膜１１を上記開孔部Ｍの底部に形成する。有効な
トンネリング効果を期待するには。

上記酸化シリコン膜１１は、厚さを５０人ないし１５０
人程形成薄くする必要があり、本実施例では９００℃、
アルゴン希釈下のドライ酸化により１００人に形成した
６次に、酸化シリコン膜５．ＩＱ、１１上に、リンを約
３Ｘ１０”ｅｌｌ−’ドープしたポリシリコン膜を気相
成長により５０００人の厚さに形成し、その後通常のフ
ォトエツチングにより上記ポリシリコン膜をＦ・ゲート
電極１２に形成させる。ついでその上に熱酸化によって
、酸化シリコン膜１３を約４００人の厚さに形成した後
、その上にリンを約３×１０１０２６ａ’ドープしたポ
リシリコン膜を約４０００人気相成長させ、それをフォ
トエツチングして上記ポリシリコン膜からなるＣ・ゲー
ト電極１４を形成する（同図（ｆ））。

最後に、酸化シリコン膜１５を全面に気相成長させた後
、それを緻密化するため１０００℃、窒素ガスの雰囲気
中で熱処理したのち、酸化シリコン膜１５をフォトエツ
チングすることによりコンタクト孔Ｈ１，Ｈ，を開孔さ
せ、それにアルミニウム電極１６を形成することによっ
て同図（ｇ）に示すようなＦ・ゲート型の半導体記憶装
置が形成される。

（発明の効果） 以上説明して明らかなように本発明は、サブミクロン以
下のトンネリング領域の形成を極めて容易にした、Ｆ・
ゲート型の半導体記憶装置の製造方法であるから、Ｆ・
ゲート型の半導体記憶装置を高集積してなるＥＥＰＲＯ
Ｍの製造等に用いて、高集積化、高性能化に大いに貢献
する。

【図面の簡単な説明】

第１図（ａ）〜（ｇ）は本発明の製造方法を示す一実施
例の工程断面図である。 １　・・・Ｐ型シリコン基板、２，５，１３゜１５・・
・酸化シリコン膜、　３　・・・窒化シリコン膜、　４
　・・・フィールド酸化膜、　６・・・　フォトレジス
ト、　７　・・・　リン（燐）イオン、　８，９　・・
・Ｎ型拡散層、１０・・・（内側壁の）酸化シリコン膜
、１１・・・（トンネリング媒体の）酸化シリコン膜、
　１２・・・　フローティングゲート電極（Ｆ・ゲート
電極）、１４・・・コントロールゲート電極（Ｃ・ゲー
ト電極）、１６・・・アルミニウム電極１Ｍ・・・開孔
部、Ｈｌ、　Ｈ，・・・コンタクト孔。 第 図 特許出願人　松下電子工業株式会社 第 図 第 図 １５　ｆｆｔ化シリコン脹

Claims (1)

【特許請求の範囲】
1. 一導電型の半導体基板上に、反対導電型の拡散層を離間
   して形成させた後、その全面に絶縁膜を形成する工程と
   、上記絶縁膜に前記離間して形成した拡散層の一つに達
   する開孔部を形成し、その開孔部の内側面を絶縁膜によ
   りＶ字形状の側面に形成する工程と、上記開孔部内に面
   する上記拡散層の領域に、トンネリング媒体となる薄い
   絶縁膜を形成する工程と、そのトンネリング媒体となる
   薄い絶縁膜上にフローティングゲート電極、およびその
   上にコントロールゲート電極を形成する工程とを含むこ
   とを特徴とする半導体記憶装置の製造方法。