JPH03218075A - 半導体記憶装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、書き込み消去回数の向上をはかることのでき
るフローティングゲート型の電界効果トランジスタから
なる半導体記憶装置の製造方法に関するものである。

従来の技術 従来、電気的書き込み消去が可能なＲＯＭ（　Ｅ　Ｅ　
Ｐ　ＲＯＭ　：　Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｅｒａｓ
ａｂｌｅ　ａｎｄＰｒｏｇｒａｍａｂｌｅ　　ＲＯＭ）
の１つとして、トンネリング注入により書き込み消去を
行うフローティングゲート構造の半導体記憶装置がよく
知られている。このフローティングゲート型の半導体記
憶装置は、拡散層上の薄い絶縁膜を介して電荷のトンネ
リングを行ない、絶縁膜上のフローティングゲート電極
に電荷を蓄積させることを原理とするものである。

従来のフローティングゲート型の不揮発性記憶装置を第
２図に示す構造断面図を参照して説明する。第２図に示
すように、Ｐ型のシリコン基板１の中にＮ型の不純物を
含んだソース領域２とドレイン領域３が形成され、前記
ドレイン領域３とソ一Ｋ＠域２にまたがって比較的厚い
酸化シリコシ嘆４が形成されるとともに、この酸化シリ
コン財４の一部分のみを開孔し、この開口部にトンネリ
ング媒体となりうる薄い酸化シリコン膜６が形惑され、
酸化シリコン膜４及び酸化シリコン膜６ｃ上にフローテ
ィングゲート電極７、酸化シリコン＠８及びコントロー
ルゲート電極９が順次積層された構造となっている。ま
た第２図に示すような従来の構造のフローティングゲー
ト型半導体記憎装置においては、通常１５〜２０Ｖ程度
の電圧て書き込み、消去を行なうことができるように、
ドレイン領域３上のトンネル酸化シリコン膜６の膜厚は
ＩＯＯＡ程度と非常に薄くする必要がある。

従来、前述のごときフローティングゲート型の半導体記
憶装置を製造する場合、トンネリング媒体となる薄い酸
化シリコン膜６を形成する開孔部の形成方法として、通
常ドレイン領域３上に比較的厚い酸化シリコン膜４を形
成し、この酸化シリコン膜４の一部分を公知のフォトエ
ッチング技術によりドレイン領域３に達するように開孔
し、その後この開孔部に公知の熱酸化法により厚さ１０
０Ａ程度の薄い酸化シリコン膜６を形成していた。

発明が解決しようとする課題 しかしながら、上述のごとき従来のフォトエッチング技
術により開孔した開孔部の断面形状は、どうしてもかな
り垂直に近い形状となり、１００八程度の非常に薄い酸
化シリコン膜を形成すると、開孔部のシリコン基板上に
接したエッジ部の膜厚が薄くなったり、また酸化時にエ
ッジ部に歪やトラップが発生しやす《なる為、繰り返し
書き換えを行なうと非常に破壊しゃすくなり、信頼性の
確保が非常に難しいといった課題を有していた。

本発明は、上記従来の問題を解決するものであり、フロ
ーティングゲート構造の半導体記憶装置の製造方法にお
いて、繰り返し書き換え回数の増加を容易に実現できる
製造方法を提供することを目的とするものである。

課題を解決するための手段 上記目的を達成するために、本発明は、一導電型半導体
シリコン基板の表面から内部にかけて、前記基板と反対
導電型の拡散層を形成する工程と、前記拡散層表面上の
所定の部分に耐酸化マスク層を局部的に形成した後、酸
化処理を施し、非マスク部分に厚い酸化シリコン膜を形
成し、その後前記耐酸化マスク層を除去し、前記拡散層
に達するような開口部を形成する工程と、前記開口部の
拡散層表面上にトンネリング媒体となりうる絶縁摸を形
成する工程と、前記トンネリング絶縁膜上に７ローティ
ングゲート電極を形成する工程と、前記フローティング
ゲート電極上に絶縁膜を介してコントロールゲート電極
を形成する工程を含むことを特徴とするものである。

作用 本発明者の検討によれば、繰り返し書き換えにより破壊
する箇所のほとんどは開孔部のシリコン基板に接したエ
ッジ部であることを見い出し、又その程度はエッジ部の
形状が太き《関与していることがわかった。

本発明は、上記事実に基づき発明されたちので、本発明
の製造方法により前記開口部に１００Ａ程度の薄い酸化
シリコン膜を熱酸化により形成すると、トンネル酸化膜
端部の直下にある不純物濃度の高い領域で増速酸化が起
こるため、シリコン基板に接したエッジ部の膜厚と厚く
することができ、繰り返し書き換えを行なっても開孔部
のエッジ部で破壊しにく《なり、信頼性の確保が容易と
なるものである。

実施例 本発明の具体的な実施例を図面を用いて説明する。

第１図は、本発明の一実施例を示した工程順断面図であ
る。まず第１図（Ａ）に示すようにＰ型シリコン基板１
上に、公知の選択拡散技術により第１のＮ型拡散層から
なるソース領域２、及びドレイン領域３を形成する。本
実施例では不純物濃度は５Ｘ１０１８一程度となるよう
にコントロールした。次いで第１図（Ｂ）に示すように
所定の部分のみに、公知の選択拡散技術により前記Ｎ型
拡散層よりも不純物濃度の濃い第２のＮ型拡散層５を形
成する。本実施例では第２のＮ型拡散層５の不純物濃度
は、ｌ　Ｘ　１　０２０ｃ＋ｉ−”程度となるようにコ
ントロールした。その後、酸化シリコンＭ４を通常の熱
酸化法により５００Ａ形成する。次に第１図（Ｃ）に示
すように、Ｎ型拡散層５の領域がトンネル開孔部のエッ
ジとなるように酸化シリコン膜４を公知のフォトエッチ
ング技術で開孔する。その後、トンネリング媒体となり
うる薄い酸化シリコン１１１６を開孔部分に形成する。

トンネリング効果を有効に利用するには、酸化シリコン
膜の厚さを５０〜１　５０Ａ程度にする必要があるが、
本実施例では９００℃、水蒸気雰囲気中で酸化して、ド
レイン領域３上でＩＯＯＡとなるように形成させた。こ
の酸化の際にＮ型拡散層５上は、ＩＯＯＡよりも厚く（
〜１　５０Ａ）形成させる。

次に第１図（Ｄ）に示すように酸化シリコン膜４，６の
上にリンをドープしたく約３×１０２０ＣＩＩ１−３程
度）ポリシリコン膜を気相成長法により約５００ＯＡ形
成させ、その後、公知のフォトエッチング技術によりポ
リシリコン膜より成るフローティングゲート電極７を形
成する。次いて、通常の熱酸化法により酸化シリコン膜
８をフローティングゲート電極上で約４００Ａとなるよ
うに形成する。その後、リンをトーブしたく約３　Ｘ　
１　０”ｃｍ’−３程度）ポリシリコン膜を気相成長法
により約４０００Ａ形成させ、次いで公知のフォトエッ
チング技術によりポリシリコン膜よりなるコントロール
ゲート電極９を形成し、第１図（Ｄ）に示すごときフ０
　−ティングゲート型の半導体記憶装置を作成すること
ができる。

発明の効果 以上説明したところから明らかなように、本発明の半導
体記憶装置の製造方法によれば、トンネル絶縁膜を形成
する開孔部にＩＯＯＡ程度の薄い酸化シリコン膜を形成
しても、開孔部のシリコン基板に接したエッジ部の膜厚
が薄くなることがな《なり、繰り返し書き換えを行なっ
てもエッジ部で破壊しにくくなり、信頼性の確保が容易
となり、フローティングゲート型の半導体記憶装置の高
信頼性化に大きく寄与するものである。

【図面の簡単な説明】

第１図は、本発明の半導体記憶装置の製造方法の一実施
例を説明するための工程順断面図、第２図は、従来の製
造方法を説明するための断面図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・・ソー
ス領域、３・・・・・・ドレイン領域、４・・・・・・
酸化シリコン膜、５・・・・・・２，３より高濃度の第
２のＮ型拡散層、６・・・・・・トンネリング媒体とな
りうる薄い酸化シリコン膜、７・・・・・・フローティ
ングゲート電極、８・・・・・・酸化シリコン膜、９・
・・・・・コントロール電極。

Claims (1)

【特許請求の範囲】
1. 一導電型半導体基板中に互いに離れてソース領域及びド
   レイン領域を形成する工程と、前記ソース領域及びドレ
   イン領域上にゲート絶縁膜を形成する工程と、前記ドレ
   イン領域上の一部分にトンネリング媒体となり得る絶縁
   膜を形成する工程と、前記ゲート絶縁膜及びトンネリン
   グ絶縁膜の両絶縁膜上にフローティングゲート電極を形
   成する工程と、前記フローティングゲート電極上に絶縁
   膜を介してコントロールゲート電極を形成する工程を備
   え、上記ドレイン領域を、上記チャネル領域の端部に直
   接接する第１の領域と、前記トンネリング絶縁膜端部の
   直下にあって前記第１の領域よりも不純物濃度の高い第
   ２の領域とで形成することを特徴とする半導体記憶装置
   の製造方法。