JPH07120724B2 - 半導体記憶装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、フローティングゲート型の電界効果トランジ
スタからなる半導体記憶装置の製造方法に関するもので
ある。

従来の技術 従来、電気的書き込み消去が可能なEEPROM（Electrical
ly Erasable and Programable ROM）の１つとして、ト
ンネリング注入により書き込み消去を行なうフローティ
ング構造の半導体記憶装置がよく知られている。このフ
ローティングゲート型の半導体記憶装置は、拡散層上の
薄い絶縁膜を介して電荷のトンネリング注入を行い、絶
縁膜上のフローティングゲート電極に電荷を蓄積させ、
トランジスタのしきい値電圧を変化させて情報を記憶さ
せることを原理としている。

第２図に代表的なフローティングゲート型の半導体記憶
装置の断面構造を示す。第２図に示すように、Ｐ型のシ
リコン基板１の中にＮ型拡散層からなるソース領域２及
びドレイン領域３が形成され、前記ソース領域２、ドレ
イン領域３にまたがって比較的厚い酸化シリコン膜４が
形成されるとともに、この酸化シリコン４の一部分のみ
を開孔し、この開孔部にトンネリング媒体となりうる薄
い酸化シリコン膜５が形成され、酸化シリコン膜4,5の
上にフローティングゲート電極６、酸化シリコン膜７及
びコントロールゲート電極８が順次積層された構造とな
っている。

従来、上述のごときフローティングゲート型の半導体記
憶装置を製造する場合、トンネリング媒体となる薄い酸
化シリコン膜を形成する開孔部の形成方法として、第３
図に示すようにドレイン領域３上に比較的厚い酸化シリ
コン膜４を形成し、この酸化シリコン膜４の一部分を公
知のフォトエッチング技術によりドレイン領域３に達す
るように開孔する方法が通常であった。また、この開孔
部に形成する薄い酸化シリコン膜５は、通常15-20Vのプ
ラグラム電圧で書き込み消去ができるように、100Å程
度になるように非常に薄く形成していた。

発明が解決しようとする課題 しかしながら、上述のごとき従来のフォトエッチング技
術により開孔した開孔部の断面形状は、どうしてもかな
り垂直に近い形状となり、100Å程度の非常に薄い酸化
シリコン膜を形成すると、開孔部のシリコン基板に接し
たエッジ部の膜厚が薄くなったり、また酸化時にエッジ
部に歪やトラップが発生しやすくなる為、繰り返し書換
えを行なうと非常に破壊しやすくなり、信頼性の確保が
難しいといった問題点を有していた。

本発明は上記従来の問題を解決するものであり、フロー
ティングゲート構造の半導体記憶装置の製造方法におい
て、繰り返し書換え回数の増加を容易に実現できる製造
方法を提供することを目的とする。

課題を解決するための手段 上記目的を達成するために、本発明は一導電型半導体シ
リコン基板の表面から内部にかけて、前記基板と反対導
電型の拡散層を形成する工程と、前記拡散層表面上の所
定の部分に耐酸化マスク層を局部的に形成した後、酸化
処理を施し、非マスク部分に厚い酸化シリコン膜を形成
し、その後前記耐酸化マスク層を除去し、前記拡散層に
達するような開孔部を形成する工程と、前記開孔部の拡
散層表面上にトンネリング媒体となりうる絶縁膜を形成
する工程と、前記トンネリング絶縁膜上にフローティン
グゲート電極を形成する工程と、前記フローティングゲ
ート電極上に絶縁膜を介してコントロールゲート電極を
形成する工程を含むことを特徴とするものである。

作用 本発明者の検討によれば、繰り返し書換えにより破壊す
る箇所のほとんどは開孔部のシリコン基板に接したエッ
ジ部であることを見いだし、又その程度はエッジ部の形
状が大きく関与していることがわかった。

本発明は、上記事実に基づき提案されたもので、本発明
の製造方法によりトンネル絶縁膜を形成する開孔部を形
成すると、開孔部の断面形状は、非常になだらかな形状
となり、100Å程度の薄い酸化シリコン膜を形成して
も、開孔部のシリコン基板に接したエッジ部の膜厚が薄
くなったり、又酸化時にエッジ部に歪やトラップが発生
することが少なくなり、繰り返し書換えを行なっても破
壊しにくく、信頼性の確保が容易となる。

実施例 本発明の具体的な実施例を図面を用いて説明する。

第１図は、本発明の一実施例を示した工程順断面図であ
る。

まず、第１図Ａに示すようにＰ型シリコン基板１上に、
公知の選択拡散技術によりＮ型拡散層からなるソース領
域２、及びドレイン領域３を形成し、その後酸化シリコ
ン膜９を通常の熱拡散法により300Å形成する。さらに
その上に窒化シリコン膜10のジクロルシラン（SiH₂C
l₂）とアンモニア（NH₃）との化学反応に基づく気相成
長法により1000Å形成する。

その後、第１図Ｂに示すようにドレイン領域上３のトン
ネリングする所定の部分のみに窒化シリコン膜が残るよ
うに公知のフォトエッチング技術によりエッチングを行
なう。

次いで、第１図Ｃに示すように、通常の熱酸化法により
酸化処理を施し、トンネル領域以外の部分に厚い酸化シ
リコン膜11を1000Å形成する。この酸化処理の際、第１
図Ｃに示すようにトンネリング領域となる窒化シリコン
膜10の下部の端部もある程度酸化される。

次いで、第１図Ｄに示すように、窒化シリコン膜10と、
その下の酸化シリコン膜９を順次エッチング除去する
と、トンネリング絶縁膜を形成する開孔部の断面形状が
非常になだらかな形状となる。

次に、第１図Ｅに示すように、トンネリング媒体となり
うる薄い酸化シリコン膜５を開孔部に形成する。トンネ
リング効果を有効に利用するには、酸化シリコン膜５の
厚さを50-150Å程度にする必要があり、本実施例では90
0℃、アルゴン希釈下のドライ酸化により100Å形成させ
た。次いで、酸化シリコン膜５の上にリンをドープ（約
３×10²⁰cm^-3）したポリシリコン膜を気相成長法により
約5000Å形成させ、その後公知のフォトエッチング技術
により、ポリシリコン膜よりなるフローティングゲート
電極６を形成する。次いで、通常の熱酸化法により、酸
化シリコン膜７をフローティングゲート電極上で約400
Åとなるように形成する。その後、リンをドープ（約３
×10²⁰cm^-3）したポリシリコン膜を気相成長法により約
4000Å形成させ、次いで、公知のフォトエッチング技術
によりポリシリコン膜よりなるコントロールゲート電極
８を形成し、第１図Ｅに示すごときフローティングゲー
ト型の半導体記憶装置を作製することができる。

なお、本実施例では、トンネリング領域を形成する耐酸
化マスク層として窒化シリコン膜を用いた例を示した
が、オキシナイトライド膜等の耐酸化マスク効果を有す
る材料であればどんな材料でもよいことは言うまでもな
い。

発明の効果 以上の説明から明らかなように、本発明の製造方法によ
れば、トンネル絶縁膜を形成する開孔部の断面形状は、
非常になだらかな形状となり、100Å程度の薄い酸化シ
リコン膜を形成しても、開孔部のシリコン基板に接した
エッジ部の膜厚が薄くなったり、又酸化時にエッジ部に
歪やトラップが発生することが少なくなり、繰り返し書
換えを行なっても破壊しにくく、信頼性の確保が容易と
なり、フローティングゲート型の半導体記憶装置の高信
頼性化に大きく寄与するものである。

【図面の簡単な説明】

第１図Ａ〜Ｅは本発明の製造方法の一実施例を説明する
工程順断面図、第２図及び第３図Ａ〜Ｃは従来の製造方
法を説明する断面図である。 １……Ｐ型シリコン基板、２……ソース領域、３……ド
レイン領域、４……酸化シリコン膜、５……トンネリン
グ媒体となりうる薄い酸化シリコン膜、６……フローテ
ィングゲート電極、７……酸化シリコン膜、８……コン
トロールゲート電極、９……酸化シリコン膜、10……窒
化シリコン膜、11……酸化シリコン膜。

Claims (4)

【特許請求の範囲】
1. 【請求項１】一導電型半導体シリコン基板の表面から内
   部にかけて、前記基板と反対導電型の拡散層を形成する
   工程と、前記拡散層表面上の所定の部分に耐酸化マスク
   層を局部的に形成した後、酸化処理を施し、非マスク部
   分に厚い酸化シリコン膜を形成し、その後前記耐酸化マ
   スク層を除去し、前記拡散層に達するような開孔部を形
   成する工程と、前記開孔部の拡散層表面上にトンネリン
   グ媒体となりうる絶縁膜を形成する工程と、前記トンネ
   リング絶縁膜上にフローティングゲート電極を形成する
   工程と、前記フローティングゲート電極上に絶縁膜を介
   してコントロールゲート電極を形成する工程を含む半導
   体記憶装置の製造方法。
2. 【請求項２】耐酸化マスク層が窒化シリコン膜である特
   許請求の範囲第１項記載の半導体記憶装置の製造方法。
3. 【請求項３】耐酸化マスク層が窒化シリコン膜と酸化シ
   リコン膜との積層膜である特許請求の範囲第１項記載の
   半導体記憶装置の製造方法。
4. 【請求項４】耐酸化マスク層がオキシナイトライド膜で
   ある特許請求の範囲第１項記載の半導体記憶装置の製造
   方法。