JPH07142614A - 半導体不揮発性記憶装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【構成】 素子領域に設ける窒化酸化膜からなるトンネ
ル膜１７とメモリナイトライド膜１９と窒化酸化膜から
なるトップ絶縁膜２１からなるメモリゲート絶縁膜２３
と、メモリゲート絶縁膜２３上に設けるゲート電極２５
と、ゲート電極の整合した領域に設ける高濃度領域２９
を備える半導体不揮発性記憶装置およびその製造方法。 【効果】 窒化酸化シリコン膜からなるトンネル膜と窒
化酸化シリコン膜からなるトップ絶縁膜を用いることに
より、情報消去時のメモリゲート絶縁膜の電界を高める
ことが可能となる。その結果、情報消去時間の短縮がで
きる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体不揮発性記憶装置
の構造とその製造方法とに関する。

【０００２】

【従来の技術】従来のゲート電極と、酸化シリコン膜か
らなるトップ酸化膜と、窒化シリコンからなるメモリナ
イトライド膜と、酸化シリコン膜からなるトンネル酸化
膜と、半導体基板構造からなる、いわゆるＭＯＮＯＳ構
造を有する半導体不揮発性記憶装置がある。

【０００３】このＭＯＮＯＳ構造を有するメモリトラン
ジスタにおいては、メモリナイトライド膜中に電子を蓄
積した状態を書き込み状態、電子を放出した状態を消去
状態として、書き込みおよび消去状態のしきい値電圧の
差を利用して、情報を記憶させている。このＭＯＮＯＳ
構造の半導体不揮発性記憶装置を図５に示す。

【０００４】図５に示すように、素子分離領域３３の素
子分離絶縁膜１３に囲まれた素子領域３１に、トップ酸
化膜３５を膜厚５ｎｍと、メモリナイトライド膜１９を
膜厚９ｎｍと、トンネル酸化膜１５を膜厚２ｎｍとから
なるメモリゲート絶縁膜２３を設ける。そしてこのメモ
リゲート絶縁膜２３上にゲート電極２５を設ける。

【０００５】さらにこのゲート電極２５の整合した領域
の半導体基板１１に、ソース領域とドレイン領域となる
高濃度領域２９を設けることにより、不揮発性記憶装置
を形成する。

【０００６】

【発明が解決しようとする課題】この図５を用いて説明
した半導体不揮発性記憶装置においては、情報を消去す
る際必要となる時間が長くなるという問題が発生する。

【０００７】この消去時間が長くなる原因は、従来のＭ
ＯＮＯＳ構造を有する半導体不揮発性記憶装置では、ま
ずトンネル酸化膜１５が二酸化シリコン膜より形成して
いるためシリコン基板１１とのバリアハイトが約３ｅ
Ｖ、メモリナイトライド膜１９とのバリアハイトが約１
ｅＶある。また、トップ酸化膜３５が酸化シリコン膜に
より形成しており、そして、そのトップ酸化膜３５の膜
厚はメモリゲート絶縁膜２３の酸化膜換算の膜厚の約５
割にあたる。

【０００８】このバリアハイトの高さとトップ酸化膜３
５の膜厚が厚いために情報を消去する際、メモリゲート
絶縁膜２３にかかる電界が低くなる。それによって、こ
のバリアハイトを越える電子やホールの量は減る。よっ
て情報の消去に長時間が必要となる。

【０００９】また情報の消去を行なう際、メモリゲート
絶縁膜２３にかかる電界を高めるためにトップ酸化膜３
５の膜厚を薄くするとゲート電極２５から電子が注入さ
れ、消去できないという問題が発生する。

【００１０】本発明の目的は、上記の課題を解決して、
情報の消去を短時間で可能とする半導体不揮発性記憶装
置の構造と、この構造を得るための製造方法を提供する
ことである。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体不揮発性記憶装置の構造とその製造
方法とは、下記記載の手段を採用する。

【００１２】本発明の半導体不揮発性記憶装置は、半導
体基板に設ける素子領域の周囲に素子分離領域を設ける
素子分離絶縁膜と、素子領域に設ける窒化酸化膜からな
るトンネル膜とメモリナイトライド膜と窒化酸化膜から
なるトップ絶縁膜からなるメモリゲート絶縁膜を有する
ことを特徴とする。

【００１３】本発明の半導体不揮発性記憶装置の製造方
法は、半導体基板の素子領域に形成した耐酸化膜を酸化
防止膜として用いる選択酸化によって素子分離領域に素
子分離絶縁膜を形成する工程と、素子領域にトンネル
膜、メモリナイトライド膜、トップ絶縁膜を形成し、ゲ
ート電極材料を全面に形成し、このゲート電極材料上に
感光性樹脂を形成し、感光性樹脂をエッチングマスクに
用いてゲート電極材料をパターニングしてゲート電極を
形成する工程と、ゲート電極に整合した領域の半導体基
板に不純物を導入して高濃度領域を形成する工程とを有
することを特徴とする。

【００１４】

【実施例】以下図面を用いて本発明の実施例を説明す
る。まず図３を用いて本発明の半導体不揮発性記憶装置
の構造を説明する。

【００１５】図３に示すように、素子領域に窒化酸化シ
リコン膜からなるトンネル膜１７を設け、そのトンネル
膜１７上にメモリナイトライド膜１９を設ける。さら
に、メモリナイトライド膜１９上に窒化酸化シリコン膜
からなるトップ絶縁膜２１を設ける。

【００１６】このことによって、トップ絶縁膜２１とメ
モリナイトライド膜１９とトンネル膜１７とからなるメ
モリゲート絶縁膜２３を設ける。

【００１７】そして、このメモリゲート絶縁膜２３上に
ゲート電極２５を設ける。さらに、ゲート電極２５に整
合した素子領域に、ソース領域とドレイン領域となる高
濃度領域２９を設けることにより半導体不揮発性記憶装
置とする。

【００１８】図３に示すように、本発明の不揮発性記憶
装置は、まず、トンネル膜１７に窒化酸化シリコン膜を
用いている。このためシリコン基板１１およびメモリナ
イトライド膜１９のバリアハイトを低くすることが可能
となる。

【００１９】またさらに、トップ絶縁膜２１に窒化酸化
シリコン膜を設けている。このため酸化シリコン膜と比
較して比誘電率を高めることが可能となり、これによっ
て情報消去時のメモリゲート絶縁膜２３にかかる電界を
高くすることができる。その結果、消去時間を短縮する
ことが可能となる。

【００２０】つぎにこの図３に示す半導体不揮発性記憶
装置を形成するための製造方法を、図１から図３の断面
図を用いて説明する。

【００２１】まず図１に示すように、導電型がＰ型の半
導体基板１１を酸化処理して、酸化シリコン膜からなる
パッド酸化膜（図示せず）を２０ｎｍの膜厚で形成す
る。

【００２２】その後、ジクロルシランとアンモニアとを
反応ガスとして用いる化学気相成長法により、膜厚が５
０ｎｍの窒化シリコン膜からなる耐酸化膜（図示せず）
を形成する。

【００２３】その後、耐酸化膜上に感光樹脂（図示せ
ず）を回転塗布法によって全面に形成し、所定のフォト
マスクを用いて感光、現像処理を行ない、素子領域３１
上に感光樹脂を形成するように、パターニングする。

【００２４】この耐酸化膜のエッチングは、反応性イオ
ンエッチング装置を用いて、エッチングガスとして六フ
ッ化イオウとヘリウムと三フッ化メタンとの混合ガスを
用いて行なう。その後、エッチングマスクに用いた感光
性樹脂を除去する。

【００２５】その後、この耐酸化膜を酸化防止膜に用い
る選択酸化処理を行なうことによって、素子領域３１の
周囲の素子分離領域３３に素子分離絶縁膜１３を７００
ｎｍの膜厚で形成する。

【００２６】この素子分離絶縁膜１３を形成する選択酸
化条件は、水蒸気酸化雰囲気中で、温度１０００℃、時
間１６０分の条件で行なう。

【００２７】その後、選択酸化処理の酸化防止膜に用い
た耐酸化膜を加熱したリン酸を用いて除去し、パッド酸
化膜もフッ酸系のエッチング液を用いて除去する。

【００２８】つぎに図２に示すように、半導体基板１１
を酸素と窒素との混合ガス雰囲気中で酸化処理して、酸
化シリコン膜を２ｎｍの膜厚で形成する。

【００２９】この酸化シリコン膜を、アンモニア雰囲気
中で、温度９５０℃、時間２時間の処理を行なうことで
窒化酸化シリコン膜からなるトンネル膜１７を形成す
る。

【００３０】その後、ジクロルシランとアンモニアとを
反応ガスとして用いる化学気相成長法により、膜厚が１
１ｎｍの窒化シリコン膜からなるメモリナイトライド膜
１９を形成する。

【００３１】その後、メモリナイトライド膜１９上に水
蒸気酸化雰囲気中で、１０００℃の温度で、時間６０分
の酸化処理を行ない酸化シリコン膜を形成し、その酸化
シリコン膜をアンモニア雰囲気で、温度１０００℃、時
間２０分の処理を行なうことにより、窒化酸化シリコン
膜からなるトップ絶縁膜２１を膜厚５ｎｍ形成する。

【００３２】この結果、トンネル膜１７とメモリナイト
ライド膜１９とトップ絶縁膜２１とからなるメモリゲー
ト絶縁膜２３を形成する。

【００３３】その後、反応ガスとしてモノシランを用い
る化学気相成長法によって、膜厚が４００ｎｍの多結晶
シリコン膜からなるゲート電極材料２７を全面に形成す
る。

【００３４】その後、全面に感光性樹脂（図示せず）を
回転塗布法により形成し、所定のフォトマスクを用いて
露光、現像処理を行ない感光性樹脂をパターニングす
る。

【００３５】つぎに図３に示すように、感光性樹脂（図
示せず）をエッチングマスクに用いて、ゲート電極材料
２７をパターニングして、ゲート電極２５を形成する。

【００３６】このゲート電極２５のエッチングは、反応
性イオンエッチング装置を用いて、エッチングガスとし
て六フッ化イオウと酸素との混合ガスを用いて行なう。

【００３７】その後、トップ絶縁膜２１をフッ酸系のエ
ッチング液を用いるウエットエッチングにより行なう。

【００３８】その後、メモリナイトライド膜１９のエッ
チングを反応性イオンエッチング装置を用いて、エッチ
ングガスとして六フッ化イオウとヘリウムと三フッ化メ
タンとの混合ガスを用いて行なう。

【００３９】その後、トンネル膜１７をフッ酸系のエッ
チング液を用いるウエットエッチングにより行なう。

【００４０】つぎにゲート電極２５のパターニングのた
めのエッチングマスクとして用いた感光性樹脂（図示せ
ず）を除去する。

【００４１】その後、ゲート電極２５の整合した領域の
半導体基板１１に、この半導体基板１１と逆導電型の不
純物であるリンを導入して、ソース領域とドレイン領域
となる高濃度領域２９を形成する。

【００４２】この高濃度領域２９を形成するための不純
物であるリンのイオン注入量は、３×１０¹⁵ａｔｏｍｓ
／ｃｍ² 程度の条件で行なう。

【００４３】その後の工程は図示しないが、リンとボロ
ンとを含む酸化シリコン膜からなる層間絶縁膜を化学気
相成長法により形成し、さらに感光性樹脂をエッチング
マスクに用いて層間絶縁膜にコンタクトホールを形成
し、さらにシリコンと銅とを含むアルミニウムからなる
配線材料をスパッタリング法により形成し、感光性樹脂
をエッチングマスクに用いて配線材料を形成して、半導
体不揮発性記憶装置を得ることができる。

【００４４】

【発明の効果】以上の説明から明らかなように、本発明
の半導体不揮発性記憶装置の構造と製造方法とにおい
て、窒化酸化シリコン膜からなるトンネル膜と窒化酸化
シリコン膜からなるトップ絶縁膜を用いることにより、
情報の消去時のメモリゲート絶縁膜にかかる電界を高め
ることが可能となる。

【００４５】本発明の不揮発性記憶装置と、従来の不揮
発性記憶装置の情報消去時間としきい値電圧の変化量の
関係を図４に示す。本発明の特性を実線３７に示し、従
来の特性を破線３９に示す。図４に示すように、同じし
きい値電圧の変化量を得るための情報消去時間は、従来
と比較して本発明の不揮発性記憶装置は５０分の１程度
となる。この結果、従来の不揮発性記憶装置より、情報
の記憶時間が短縮された半導体不揮発性記憶装置を得る
ことができる。

【図面の簡単な説明】

【図１】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。

【図２】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。

【図３】本発明の実施例における半導体不揮発性記憶装
置の構造と製造方法を示す断面図である。

【図４】本発明と従来例における半導体不揮発性記憶装
置の情報消去時間としきい値電圧の変化量との関係を示
すグラフである。

【図５】従来例における半導体不揮発性記憶装置の構造
と製造方法とを示す断面図である。

【符号の説明】

１３ 素子分離絶縁膜 １７ トンネル膜 １９ メモリナイトライド膜 ２１ トップ絶縁膜 ２３ メモリゲート絶縁膜 ２５ ゲート電極 ３１ 素子領域 ３３ 素子分離領域

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に窒化酸化シリコン膜から
   なるトンネル膜と、窒化シリコン膜からなるメモリナイ
   トライド膜と、窒化酸化シリコン膜からなるトップ絶縁
   膜とからなるメモリゲート絶縁膜を有することを特徴と
   する半導体不揮発性記憶装置。
2. 【請求項２】 第１導電型の半導体基板に選択酸化を行
   なうことにより素子分離領域に二酸化シリコン膜からな
   る素子分離絶縁膜を形成する工程と、素子領域に二酸化
   シリコン膜を熱窒化することにより形成する窒化酸化シ
   リコン膜からなるトンネル膜を形成する工程と、メモリ
   ゲート絶縁膜上に窒化シリコンからなるメモリナイトラ
   イド膜を形成する工程と、メモリナイトライド膜上に二
   酸化シリコン膜を熱窒化することにより形成する窒化酸
   化シリコン膜からなるトップ絶縁膜を形成する工程と、
   ゲート電極を形成する工程と、ゲート電極の整合した領
   域の半導体基板に第２導電型のソース領域とドレイン領
   域となる高濃度領域を形成する工程とを有することを特
   徴とする半導体不揮発性記憶装置の製造方法。