JP4885420B2 - Ｓｏｎｏｓ型装置の分離を改善するためのｏｎｏ形成中のソース・ドレイン注入 - Google Patents
Ｓｏｎｏｓ型装置の分離を改善するためのｏｎｏ形成中のソース・ドレイン注入 Download PDFInfo
- Publication number
- JP4885420B2 JP4885420B2 JP2003509528A JP2003509528A JP4885420B2 JP 4885420 B2 JP4885420 B2 JP 4885420B2 JP 2003509528 A JP2003509528 A JP 2003509528A JP 2003509528 A JP2003509528 A JP 2003509528A JP 4885420 B2 JP4885420 B2 JP 4885420B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- charge trapping
- dielectric
- forming
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000002513 implantation Methods 0.000 title description 35
- 230000015572 biosynthetic process Effects 0.000 title description 10
- 238000002955 isolation Methods 0.000 title description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 151
- 239000000377 silicon dioxide Substances 0.000 claims description 75
- 235000012239 silicon dioxide Nutrition 0.000 claims description 69
- 239000000758 substrate Substances 0.000 claims description 57
- 239000000463 material Substances 0.000 claims description 36
- 238000002347 injection Methods 0.000 claims description 35
- 239000007924 injection Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 239000007943 implant Substances 0.000 claims description 26
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 11
- 229910052785 arsenic Inorganic materials 0.000 claims description 11
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 11
- 229910052796 boron Inorganic materials 0.000 claims description 11
- 229910052738 indium Inorganic materials 0.000 claims description 11
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 239000011574 phosphorus Substances 0.000 claims description 11
- 229910052787 antimony Inorganic materials 0.000 claims description 10
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 6
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- IATRAKWUXMZMIY-UHFFFAOYSA-N strontium oxide Chemical class [O-2].[Sr+2] IATRAKWUXMZMIY-UHFFFAOYSA-N 0.000 claims description 2
- -1 BF 2 + Chemical compound 0.000 claims 4
- XBYNNYGGLWJASC-UHFFFAOYSA-N barium titanium Chemical compound [Ti].[Ba] XBYNNYGGLWJASC-UHFFFAOYSA-N 0.000 claims 1
- 229910052712 strontium Inorganic materials 0.000 claims 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 149
- 230000003647 oxidation Effects 0.000 description 23
- 238000007254 oxidation reaction Methods 0.000 description 23
- 238000005229 chemical vapour deposition Methods 0.000 description 16
- 238000001802 infusion Methods 0.000 description 16
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 16
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- 238000009279 wet oxidation reaction Methods 0.000 description 11
- 239000003989 dielectric material Substances 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 150000004767 nitrides Chemical group 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 229910015890 BF2 Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005264 electron capture Effects 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Description
（技術分野）
本発明は、一般に、不揮発性メモリ半導体装置の製造方法に関する。本発明は、詳細には、不揮発性メモリ半導体装置のソース／ドレイン領域と電荷捕獲誘電体を作成する改善された方法に関する。
【０００１】
（背景技術）
従来のフローティング・ゲート・フラッシュ・メモリ・タイプのＥＥＰＲＯＭ（電気的消去可能プログラム可能な読み出し専用メモリ）は、トンネル酸化物、トンネル酸化物上の第１のポリシリコン層、第１のポリシリコン層上のＯＮＯ（酸化物−窒化物−酸化物）層間誘電体、及びＯＮＯ層間誘電体上の第２のポリシリコン層の積み重ねを特徴とするメモリ・セルを使用している。
【０００２】
例えば、Gutermanら（IEEE Transactions on Electron Devices, Vol.26, No. 4, p.576, 1979）は、層間酸化物上の制御ゲートと共に、ゲート酸化物と層間酸化物の間に挟まれたフローティング・ゲートからなるフローティング・ゲート不揮発性メモリ・セルについて述べている。
【０００３】
一般的に、フラッシュ・メモリ・セルは、ドレイン領域近くのチャネル部分のなどの基板の一部分からフローティング・ゲートにホットエレクトロン（hot electron）を注入することによりプログラムされる。電子の注入によって、フローティング・ゲートに負電荷が導入される。注入のメカニズムは、ソース領域と基板の大部分とをアースし、制御電極に相対的に高い正電圧を印加して電子求引性電界を作り出し、かつドレイン領域に適度な大きさの正電圧を印加して「ホット」（高エネルギー）な電子を生成することにより行うことができる。
【０００４】
フローティング・ゲートに十分な負電荷が蓄積した後、フローティング・ゲートが負電位になるため、電界効果トランジスタ（ＦＥＴ）のしきい電圧が上昇し、その後の「読み出し」モードでのチャネル領域内の電流の流れが抑制される。フラッシュ・メモリ・セルがプログラムされているかどうかの決定には、読み出し電流の大きさが使用される。
【０００５】
フラッシュ・メモリ・セルのフローティング・ゲートを放電させる操作は、消去機能と呼ばれる。消去機能は、一般に、トランジスタのフローティング・ゲートとソース領域間（ソース消去または負ゲート消去）あるいはフローティング・ゲートと基板間（チャネル消去）のファウラー−ノルトハイム・トンネル効果によって実行される。ソース消去操作は、それぞれのメモリ・セルのドレインを浮動させながらソース領域に高い正電圧を印加しかつ制御ゲートと基板をアースすることによって行われる。
【０００６】
続いて、ＳＯＮＯＳ（シリコン−酸化物−窒化物−酸化物−シリコン）型メモリ装置が紹介された。ChanらによるIEEE Electron Device Letters, Vol.8, No.3, p.93, 1987を参照されたい。ＳＯＮＯＳ型フラッシュ・メモリ・セルは、電荷を捕獲する非導電性誘電体層、一般に窒化シリコン層が、２つの二酸化シリコン層（絶縁層）の間に挟まれて構成されている。非導電性誘電体層は、電荷捕獲媒体として働く。上側の二酸化シリコン層の上に導電ゲート層が配置される。
【０００７】
電荷は、ドレインとして使用されるどちらの側の近くにも局所的に捕獲されるので、この構造は、２トランジスタ・セルまたは２ビット／セルとして説明することができる。多層構造を使用すると、４ビット以上／セルを実現することができる。マルチビット・セルを使用すると、ＳＯＮＯＳ型メモリ装置は、集積回路チップ上で保持／処理される量を増やすという連続的傾向に役立つという点で、他の装置よりも優れた利点を持つことができる。
【０００８】
簡略化するために、ＳＯＮＯＳの２ビット／セルの実施態様について説明する。ＳＯＮＯＳ型メモリ装置の両方のビットは、ホットエレクトロン・プログラミングを使用するような従来の方式でプログラムされるが、各ビットは、比較的低いゲート電圧でプログラムされるものと逆方向に読み出される。例えば、従来、右側のビットは、ソースがアースされているかまたは低電圧のときにゲートとドレインにプログラミング電圧を印加することによってプログラムされる。
【０００９】
ホットエレクトロンは、十分に加速されて、捕獲誘電体層のドレイン近くの領域に注入される。しかしながら、装置は、書き込まれるときの逆方向に読み出され、すなわち、ドレインがアースされるかまたは低電圧のときにゲートとソースに電圧が印加される。同様に、左側のビットは、ソース端子とドレイン端子の機能を置き換えることによってプログラムされ読み出される。ビットのうちの１つをプログラムするとき、その情報を持つ他のビットはそのままにされる。
【００１０】
逆方向の読み出しは、比較的低いゲート電圧が使用されるときに最も有効である。比較的低いゲート電圧を逆方向の読み出しと組み合わせて利用する利点は、捕獲電荷領域の下のチャネル部分の両側の電位降下が大幅に減少することである。電荷捕獲領域の下のチャネル電位降下が小さいので、プログラム領域または電荷捕獲領域を比較的小さくすることができる。
【００１１】
これにより、局所的捕獲領域内に捕獲された電荷の効果が増幅されるので、プログラミング時間が大幅に高速化される。プログラミング時間は短縮されるが、プログラム状態と非プログラム状態の間のしきい電圧の差は、装置が順方向に読み出されているときと同じままである。
【００１２】
ＳＯＮＯＳ型メモリ装置は、さらに他の利点も提供する。特に、メモリ・セルの消去メカニズムは大幅に強化される。右側ビットの場合はゲートとドレインに適切な消去電圧を印加し、左側ビットの場合はゲートとソースに適切な消去電圧を印加することによって、メモリ・セルの両方のビットを消去することができる。
【００１３】
別の利点には、サイクリングによる損耗が小さく、それにより装置の寿命が長くなることがある。逆方向に読み出す効果は、同じ量のプログラミングのしきい電圧をかなり高くできることである。従って、メモリ・セルのプログラム状態と非プログラム状態のしきい電圧の差を十分に大きくするために、セルを順方向に読み出すときよりもセルを逆方向に読み出すときの方が、必要な捕獲電荷領域がかなり小さくなる。
【００１４】
電荷捕獲領域をできるだけ小さくすると、消去メカニズムが強化される。順方向にプログラミングし逆方向に読み出すことにより、電荷捕獲領域の幅をドレイン（右側ビット）またはソース近くの狭い領域に制限することができる。これにより、メモリ・セルの消去効率をかなり高めることができる。
【００１５】
局部電荷捕獲のもう１つの利点は、消去の際に、ドレインの近くだけが消去されるので、ドレインから遠い窒化物領域には深い空乏が生じないことである。消去した後のセルの最終的なしきい値は、装置構造自体によって自動的に制限される。これは、深い空乏の問題が起きることが多い従来の単一トランジスタ・フローティング・ゲート・フラッシュ・メモリ・セルと正反対である。
【００１６】
以上、多くの利点を説明したが、ＳＯＮＯＳ型メモリ装置と関連したいくつかの欠点がある。いくつかの例では、電荷捕獲層をシリコン基板またはゲート酸化物層上に、高精度かつ均一に、高品質（欠陥なしに）に、汚染なしに形成することは困難である。そのような構成は、所定の厚さを有するＯＮＯ各層を正確かつ均一に形成するための問題を提起する。
【００１７】
さらに、適切に形成されたＯＮＯ誘電体は、十分なポリシリコンとソース／ドレイン間の分離を実現する。ＯＮＯ誘電体に間違って取り込まれた汚染物質及びドーパント／注入物は、ポリシリコン−ソース／ドレイン分離を低下させ、それにより、作成されるメモリ装置の信頼性が低下する。これは、特に、ＯＮＯ誘電体を形成した後にソース／ドレインを注入することによりビット線を形成しようとする場合に問題になる。
【００１８】
しかしながら、ＯＮＯ誘電体を形成する前にソース／ドレインを注入すると、注入物の拡散が起こり望ましくない。これは、ＯＮＯ誘電体の作成及びアニールと関連するいくつかの熱サイクルがあるからである。ポリシリコンとソース／ドレイン間の分離が改善されかつ注入物の拡散がほとんどまたは全くないＳＯＮＯＳ型不揮発性メモリ装置の要求がまだ満たされていない。
【００１９】
（発明の開示）
本発明は、不揮発性メモリ装置を製造するための簡素化された方法を提供し、詳細には、不揮発性メモリ装置内の電荷捕獲誘電体及びソース／ドレインを形成する簡素化された方法を提供する。不揮発性メモリ装置は、高密度で頑強な単数または複数の不揮発性メモリ装置の生産効率を高める。
【００２０】
本発明は、一般にコア領域内のＯＮＯ形成と関連する欠陥、汚染及びコストを最小限に抑え、ポリシリコンとソース／ドレイン間の分離を改善し、ソース／ドレイン注入物の過度の拡散を緩和する。本発明は、また、縮小化を改善しながら均一かつ正確な厚さを有する電荷捕獲誘電体の形成を可能にする。
【００２１】
本発明の１つの態様は、半導体基板上に電荷捕獲誘電体の第１層を形成する工程と、半導体基板上に電荷捕獲誘電体の第１層の上に、電荷捕獲誘電体の第２層を形成する工程と、電荷捕獲誘電体上にソース／ドレイン・マスクを形成する工程と、電荷捕獲誘電体を介して半導体基板にソース／ドレイン注入物を注入する工程と、ソース／ドレイン注入物を注入する工程の後、半導体基板上の電荷捕獲誘電体の第２層の上に、電荷捕獲誘電体の第３層を形成する工程とを含む、不揮発性半導体メモリ装置を形成する方法に関する。
【００２２】
（発明を実施するための最良の形態）
本発明の様々な態様を説明する際に、段階的な範囲を使用する。そのような段階的な範囲のうちの高いまたは低い数値の１つの範囲が、別の段階的な範囲のうちの高いまたは低い数字の範囲と共に使用できることを理解されたい。
【００２３】
本発明は、ＳＯＮＯＳ型不揮発性メモリ装置を製造する方法、詳細には、ＳＯＮＯＳ型不揮発性メモリ装置内にソース／ドレイン領域と電荷捕獲誘電体を形成するための改善された方法を含む。その結果、ＳＯＮＯＳ型メモリ・セルにおいて、ポリシリコンとソース／ドレイン間の分離が改善され、ソース／ドレイン注入物の過剰拡散がほとんどまたは全くなくなり、かつ／または電荷捕獲誘電体の厚さが正確で欠陥や汚染があっても最少になる。
【００２４】
ＳＯＮＯＳ型メモリ・セルにおいて、捕獲誘電体は、１つまたは２つのビットを記憶することによって機能する。電荷捕獲誘電体の電荷蓄積機能は、ＳＯＮＯＳ型不揮発性メモリ装置の品質と信頼性に影響を及ぼすため、電荷捕獲誘電体を適切に形成することが重要である。
【００２５】
本発明は、ソース／ドレイン・マスクを使用してソース／ドレイン領域及び電荷捕獲誘電体を形成し、かつ／または少なくとも追加の電荷捕獲誘電体層（通常は、上部酸化物層）を形成することによって、厚さが正確でかつ欠陥が最少の電荷捕獲誘電体を有するＳＯＮＯＳ型メモリ・セルを提供する。
【００２６】
一般に、本発明は、メモリ基板の少なくともコア領域上に電荷捕獲誘電体を形成または部分的に形成する工程を含む。電荷捕獲誘電体を部分的に形成する工程は、ＯＮＯ電荷捕獲誘電体の最上酸化物を不完全に形成するような、最上層を部分的または不完全に形成する工程とを含む。
【００２７】
これと関連して、最上層は、部分的に形成されるかまたは全く形成されないことがある。電荷捕獲誘電体または部分的に形成された電荷捕獲誘電体の最上層がある場合は、その最上層が、必要に応じて除去される。基板のコア領域にソース／ドレイン注入物が注入される。電荷捕獲誘電体または部分的に形成された電荷捕獲誘電体の最上層がある場合は、その最上層が、必要に応じて除去される。
【００２８】
ソース／ドレイン注入コア領域上に電荷捕獲誘電体を設けるために、新規または追加の最上層材料が形成される。その結果、ポリシリコンとソース／ドレイン間の分離が改善され、また一般にソース／ドレイン注入を行った後で電荷捕獲層を形成することによって生じる過度のソース／ドレイン拡散が緩和される。
【００２９】
図１を参照して、ＳＯＮＯＳ型メモリ・セルを示す。シリコン基板３上に電荷捕獲誘電体４が配置され、電荷捕獲誘電体４上にポリシリコン層５が配置される。基板３内のセル２の縁の近くにソース６領域とドレイン７領域が配置される。図示したように、電荷捕獲誘電体４は、３つ層、すなわち第１の二酸化シリコン層、窒化シリコン層、及び第２の二酸化シリコン層（ＯＮＯ電荷捕獲誘電体）を含む。詳細には、ＯＮＯ誘電体の場合は、電子捕獲機構は、窒化シリコン層内にある。
【００３０】
電荷捕獲誘電体は、電子捕獲を可能または容易にする任意の誘電体層でよい。換言すると、電子捕獲を容易にするために、電荷捕獲誘電体は、その電荷誘電体を挟んでいる層よりも低い障壁高さの層を有する（相対的に高い障壁高さを有する２つ層が、相対的に低い障壁高さを備えた層を挟んでいる）。ＯＮＯ三重層誘電体の場合は、酸化物層が、約３．１ｅＶの障壁高さを有するのに対し、窒化物層は、約２．１ｅＶの障壁高さを有する。これと関連して、中間層にはウェルが作成されている。
【００３１】
電荷捕獲誘電体の例には、ＯＮＯ三重層誘電体、酸化物／窒化物二重層誘電体、窒化物／酸化物二重層誘電体、酸化物／酸化タンタル二重層誘電体（Ｓｉ０2／Ｔａ2Ｏ5）、酸化物／酸化タンタル／酸化物三重層誘電体（Ｓｉ０2／Ｔａ2Ｏ5／Ｓｉ０2）、酸化物／チタン酸ストロンチウム二重層誘電体（ＳｉＯ2／ＳｒＴｉＯ3）、酸化物／バリウム・チタン酸ストロンチウム二重層誘電体（ＳｉＯ2／ＢａＳｒＴｉＯ2）、酸化物／チタン酸ストロンチウム／酸化物三重層誘電体（ＳｉＯ2／ＳｒＴｉＯ3／ＳｉＯ2）、酸化物／チタン酸ストロンチウム／バリウム・チタン酸ストロンチウム三重層誘電体（ＳｉＯ2／ＳｒＴｉＯ3／ＢａＳｒＴｉＯ2）、酸化物／酸化ハフニウム／酸化物三重層誘電体などがある（それぞれの例において、示した最初の層が一番下の層であり、示した最後の層が、一番上の層である）。
【００３２】
本明細書において、しばしばＳＯＮＯＳ型不揮発性メモリ装置という語を使用するが、本明細書で使用されるようなＳＯＮＯＳ型不揮発性メモリ装置は、前述の電荷捕獲誘電体のどれを含んでもよいことを理解されたい。換言すると、ＳＯＮＯＳ型不揮発性メモリ装置は、電子捕獲を可能または容易にする任意の誘電体層を含み、ＳＯＮＯＳ型不揮発性メモリ装置は、そのような誘電体が具体的に示されたときだけＯＮＯ電荷捕獲誘電体を含む。
【００３３】
さらに、電荷捕獲誘電体がＯＮＯ誘電体である実施形態において、二酸化シリコン層の一方または両方が、シリコンを多く含む二酸化シリコン層であってもよい。また、二酸化シリコン層の一方または両方が、酸素を多く含む二酸化シリコン層であってもよい。二酸化シリコン層の一方または両方が、熱成長した酸化物または成膜させた酸化物であってもよい。二酸化シリコン層の一方または両方が、窒化酸化物層であってもよい。窒化物は、シリコンを多く含む窒化シリコン層または酸素を含む窒化シリコンであってもよい。また、窒化物は、窒素を多く含む窒化シリコン層であってもよい。
【００３４】
１つの実施形態において、電荷捕獲誘電体１６は、約７５Å〜約３００Åの厚さを有する。もう１つの実施形態において、電荷捕獲誘電体１６は、約１００Å〜約２７５Åの厚さを有する。もう１つの実施形態において、電荷捕獲誘電体１６は、約１１０Å〜２５０Åの厚さを有する。
【００３５】
これと関連して、１つの実施形態において、ＯＮＯ電荷捕獲誘電体において、酸化物層はそれぞれ、約５０Å〜約１５０Åの厚さを有し、窒化物層は、約２０Å〜約１００Åの厚さを有する。もう１つの実施形態において、酸化物層はそれぞれ、約６０Å〜約１４０Åの厚さを有し、窒化物層は、約２５Å〜約９５Åの厚さを有する。さらにもう１つの実施形態において、酸化物層はそれぞれ、約７０Å〜約１３０Åの厚さを有し、窒化物層は、約３０Å〜約９０Åの厚さを有する。
【００３６】
図２〜図４を参照して、本発明の１つの態様を具体的に説明する。特に図２を参照して、半導体構造１０を示す。半導体基板１２は、２つの領域、すなわちメモリ・セルを含むコア領域と、制御ロジックや入出力装置などのチップの残りの部分を含む周辺領域とを含む。コア領域の処理工程は、図２〜図４で焦点が当てられている。
【００３７】
二酸化シリコン層１４が、シリコン基板１２上に形成される。二酸化シリコン層１４は、低圧化学気相成長法（ＬＰＣＶＤ）とプラズマエンハンス型化学気相成長法（ＰＥＣＶＤ）を含む化学気相成長法（ＣＶＤ）、乾式酸化法、湿式酸化法、高速熱酸化法（rapid thermal oxidation）などの任意の適切な手段を使って設けられる。二酸化シリコン層１４の上に窒化シリコン層１６が形成される。窒化シリコン層１６は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤなどの任意の適切な手段を使って形成される。
【００３８】
図３を参照すると、窒化シリコン層１６の上に、ソース／ドレイン・マスク１８が、任意の適切な手段によって形成される。例えば、フォトレジストを使って、コア領域の一部分を覆い、ソース／ドレイン注入物を組み込む基板の領域を露出させることができる。
【００３９】
すなわち、フォトレジストが、基板１２上に成膜され、パターン形成されることでソース／ドレイン・マスク１８が形成される（パターン形成されたフォトレジストからは、後で形成される埋め込みビット線の真上に部分的に形成された電荷捕獲誘電体の領域が露出される）。本発明のこの態様において、基板１２のすべてまたは実質的にすべての周辺領域（図示せず）がマスクされる。
【００４０】
ソース／ドレイン領域の形成を容易にするために、その領域に対応するようにコア領域内のフォトレジストがパターン形成された後で、矢印で示したように基板１２にイオンが注入され、基板１２内のパターン形成したフォトレジストの開口部の真下に注入領域２０が形成される。必要に応じて、注入後に、半導体構造１０は、適切な温度でアニールされる。
【００４１】
１つまたは複数の適切な注入材料を使用することができる。注入材料の選択は、基本的には、例えばｐ型を使用するかｎ型を使用するかなど、必要な装置タイプに依存する。注入材料の例には、ヒ素、ホウ素、ＢＦ2 +、アンチモン、インジウム、及びリンのうちの１つまたは複数がある。１つの実施形態において、注入にｎ型ドーパントを使用する。もう１つの実施形態では、注入にｐ型ドーパントを使用する。注入は、適切な注入量を達成するように行われる。
【００４２】
注入材料は、基板１２内にソース／ドレイン領域を形成するのに適した注入量で注入される。１つの実施形態において、注入材料は、約１×１０14〜約１×１０16 atoms／ｃｍ2の注入量で注入される。もう１つの実施形態において、注入材料は、約５×１０14〜約７×１０15 atoms／ｃｍ2の注入量で注入される。さらにもう１つの実施形態において、注入材料は、約１×１０15〜約５×１０15 atoms／ｃｍ2の注入量で注入される。
【００４３】
注入領域２０は、得られるＳＯＮＯＳ型不揮発性メモリ装置内のメモリ・セルのソース／ドレインとなる。注入領域２０の幅は、少なくとも実質的に、ソース／ドレイン・マスク１８の開口の幅に対応する。１つの実施形態において、注入領域２０（及び、その後で形成されるソース／ドレイン）の幅は、約０．１μｍ〜約１．５μｍである。もう１つの実施形態において、注入領域２０の幅は、約０．１２μｍ〜約１μｍである。さらにもう１つの実施形態において、注入領域２０の幅は、約０．１４μｍ〜約０．７５μｍである。
【００４４】
図４を参照すると、ソース／ドレイン・マスク１８が、構造１０から剥離または除去される。ソース／ドレイン・マスク１８を剥がした後で、必要に応じて、窒化シリコン層１６を清浄にする。次に、窒化シリコン層１６の上に、別の二酸化シリコン層２２を形成する。二酸化シリコン層２２は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化法などの任意の適切な手段を使って形成される。第２の二酸化シリコン層２２は、第１の二酸化シリコン層１４と同じ方法または異なる方式で形成される。
【００４５】
図示していないが、ＳＯＮＯＳ型フラッシュ・メモリ装置の製造を完成させるために、その後の処理が行われる。例えば、構造物の上にポリシリコン・ゲート／ワード線が形成され、周辺ソース／ドレイン領域及びゲートがドープされ、スペーサが形成され、サリサイド化が行われ、ＳＯＮＯＳ型フラッシュ・メモリ・セル、選択ゲート、高電圧ゲート及び低電圧ゲートの形成が完了する。周辺のデコーダと制御回路を使って、プログラミング機能、読み出し機能、または消去機能のために、コア領域内に形成された各メモリ・セルをアドレス指定することができる。
【００４６】
図５〜８を参照して、本発明のもう１つの態様を具体的に説明する。図５を参照して、半導体構造３０を示す。半導体基板３２は、２つの領域、メモリ・セルを含むコア領域と、制御ロジックや入出力装置などのチップの残りを含む周辺領域とを含む。コア領域の処理工程は、図５〜図８に強調されている。
【００４７】
シリコン基板３２の上に二酸化シリコン層３４が形成される。二酸化シリコン層３４は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化法などの任意の適切な手段を使って形成される。二酸化シリコン層３４の上に窒化シリコン層３６が形成される。窒化シリコン層３６は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤなどの任意の適切な手段を使って形成される。窒化シリコン層３６の上にもう１つの二酸化シリコン層３８が形成される。
【００４８】
二酸化シリコン層３８は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化などの任意の適切な手段を使って形成される。第２の二酸化シリコン層３８は、第１の二酸化シリコン層３４と同じ方法または異なる方法で形成される。第２の二酸化シリコン層３８は、全体または部分的に形成される。
【００４９】
図６を参照すると、第２の二酸化シリコン層３８の上に、ソース／ドレイン・マスク４０が、任意の適切な手段によって設けられる。例えば、基板のソース／ドレイン注入物を注入する領域を露出したまま、フォトレジストを使ってコア領域の一部分を覆う。すなわち、フォトレジストが、基板３２上に成膜され、パターン形成されて、ソース／ドレイン・マスク４０が形成される（パターン形成されたフォトレジストからは、後で形成される埋め込みビット線の真上に全体または部分的に形成された電荷捕獲誘電体領域が露出されている）。本発明のこの態様において、基板３２の周辺領域のすべてまたは実質的にすべて（図示せず）がマスクされる。
【００５０】
ソース／ドレイン領域の形成を容易にするために、その領域に対応するようにコア領域にフォトレジストをパターン形成した後で、矢印で示したように、基板３２にイオンを注入して、パターン形成されたフォトレジストの開口の真下の基板３２に注入領域４２を形成する。必要に応じて、注入後に、半導体構造３０を適切な温度でアニールする。
【００５１】
１つまたは複数の適切な注入材料を使用することができる。注入材料の選択は、基本的に、例えばｐ型を使用するかｎ型を使用するかなど、必要な装置タイプに依存する。注入材料の例には、ヒ素、ホウ素、ＢＦ2 +、アンチモン、インジウム及びリンのうちの１つまたは複数がある。１つの実施形態では、注入にｎ型ドーパントが使用される。もう１つの実施形態において、注入にｐ型のドーパントが使用される。注入は、適切な注入量を達成するように行われる。
【００５２】
注入材料は、基板３２内にソース／ドレイン領域を形成するのに適した注入量で注入される。１つの実施形態において、注入材料は、約１×１０14〜約１×１０16 atoms／ｃｍ2の注入量で注入される。もう１つの実施形態において、注入材料は、約５×１０14〜約７×１０15 atoms／ｃｍ2の注入量で注入される。さらにもう１つの実施形態において、注入材料は、約１×１０15〜約５×１０15 atoms／ｃｍ2の注入量で注入される。
【００５３】
注入領域４２は、得られたＳＯＮＯＳ型不揮発性メモリ装置内のメモリ・セルのソース／ドレインとなる。注入領域４２の幅は、少なくとも実質的に、ソース／ドレイン・マスク４０の開口の幅に対応する。１つの実施形態において、注入領域４２（及び後で形成されるソース／ドレイン）の幅は、約０．１μｍ〜約１．５μｍである。もう１つの実施形態において、注入領域４２の幅は、約０．１２μｍ〜約１μｍである。さらにもう１つの実施形態において、注入領域４２の幅は、約０．１４μｍ〜約０．７５μｍである。
【００５４】
図７を参照すると、ソース／ドレイン・マスク４０は、構造３０から剥離または除去される。ソース／ドレイン・マスク４０が剥がされた後で、必要に応じて、第２の二酸化シリコン層３８が清浄にされる。ソース／ドレイン・マスク４０を剥がした後で、構造から第２の二酸化シリコン層３８が、任意の適切な手段によって除去される。構造３０から第２の二酸化シリコン層３８を除去するには、ウェットエッチング、ドライエッチング、プラズマエッチングまたは酸性エッチングを使用することができる。第２の二酸化シリコン層３８を除去した後で、必要に応じて窒化シリコン層３６を清浄にする。
【００５５】
図８を参照すると、窒化シリコン層３６の上に、もう１つの二酸化シリコン層４４を形成する。二酸化シリコン層４４は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化法などの任意の適切な手段を使って形成される。第３の二酸化シリコン層４４は、第１の二酸化シリコン層３４と同じ方法または異なる方法で形成される。
【００５６】
図示していないが、ＳＯＮＯＳ型フラッシュ・メモリ装置の製造を完了するために、さらに他の処理が行われる。例えば、構造の上にポリシリコン・ゲート／ワード線が形成され、周辺ソース／ドレイン領域とゲートがドープされ、スペーサが形成され、サリサイド化され、ＳＯＮＯＳ型フラッシュ・メモリ・セル、選択ゲート、高電圧ゲート、低電圧ゲートが形成される。周辺のデコーダ及び制御回路を使用して、プログラミング機能、読み取り機能、消去機能のために、コア領域内に形成された各メモリ・セルをアドレス指定することができる。
【００５７】
図９〜図１１を参照して、本発明のもう１つの態様について具体的に説明する。図９を参照すると、半導体構造５０が示されている。半導体基板５２は、２つの領域、すなわちメモリ・セルを含むコア領域と、制御ロジックや入出力装置などのチップの残りの部分を含む周辺領域とを含む。図９〜図１１では、コア領域内の処理工程が強調されている。
【００５８】
シリコン基板５２の上に二酸化シリコン層５４が形成される。二酸化シリコン層５４は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化などの任意の適切な手段を使って形成される。二酸化シリコン層５４の上に窒化シリコン層５６が形成される。窒化シリコン層５６は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤなどの任意の適切な手段を使って形成される。窒化シリコン層５６の上に、もう１つの二酸化シリコン層５８が形成される。
【００５９】
二酸化シリコン層５８は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤなどの任意の適切な手段、乾式酸化、湿式酸化法または高速熱酸化を使って形成される。第２の二酸化シリコン層５８は、第１の二酸化シリコン層５４と同じ方法または異なる方式で形成される。第２の二酸化シリコン層５８は、全体または部分的に形成される。
【００６０】
図１０を参照すると、第２の二酸化シリコン層５８の上に、任意の適切な手段によって、ソース／ドレイン・マスク６０が設けられる。例えば、フォトレジストを使って、ソース／ドレイン注入物を注入する基板の領域を露出したままコア領域の一部分を覆う。
【００６１】
すなわち、フォトレジストが基板５２上に成膜され、パターン形成されて、ソース／ドレイン・マスク６０が形成される（フォトレジストからは、後で形成される埋め込みビット線の真上に全体または部分的にパターン形成された電荷捕獲誘電体領域が露出される）。本発明のこの態様において、基板５２の周辺領域（図示せず）のすべてまたは実質的にすべてがマスクされる。
【００６２】
ソース／ドレイン領域の形成を容易にするために、その領域に対応するようにフォトレジストがコア領域にパターン形成された後で、矢印で示したように基板５２にイオンが注入され、パターン形成されたフォトレジストの開口の真下の基板５２に領域６２が形成される。必要に応じて、注入後に、半導体構造５０が適切な温度でアニールされる。
【００６３】
１つまたは複数の適切な注入材料を使用することができる。注入材料の選択は、基本的に、例えばｐ型を使用するかｎ型を使用するかなど、必要とされる装置タイプに依存する。注入材料の例には、ヒ素、ホウ素、ＢＦ2 +、アンチモン、インジウム及びリンのうちの１つまたは複数がある。１つの実施形態において、注入にｎ型ドーパントが使用される。もう１つの実施形態において、注入にｐ型ドーパントが使用される。注入は、適切な注入量を達成するように行われる。
【００６４】
注入材料は、基板５２内にソース／ドレイン領域を形成するのに適した注入量で注入される。１つの実施形態において、注入材料は、約１×１０14〜約１×１０16 atoms／ｃｍ2の注入量で注入される。もう１つの実施形態において、注入材料は、約５×１０14〜約７×１０15 atoms／ｃｍ2の注入量で注入される。さらにもう１つの実施形態において、注入材料は、約１×１０15〜約５×１０15 atoms／ｃｍ2の注入量で注入される。
【００６５】
注入領域６２は、得られるＳＯＮＯＳ型不揮発性メモリ装置内のメモリ・セルのソース／ドレインとなる。注入領域６２の幅は、少なくとも実質的にソース／ドレイン・マスク６０の開口の幅に対応する。１つの実施形態において、注入領域６２（及び、後で形成されるソース／ドレイン）の幅は、約０．１μｍ〜約１．５μｍである。もう１つの実施形態において、注入領域６２の幅は、約０．１２μｍ〜約１μｍである。さらにもう１つの実施形態において、注入領域６２の幅は、約０．１４μｍ〜約０．７５μｍである。
【００６６】
図１１を参照すると、ソース／ドレイン・マスク６０が、構造５０から剥離または除去される。ソース／ドレイン・マスク６０を剥がした後で、必要に応じて第２の二酸化シリコン層が清浄にされる。第２の二酸化シリコン層の上に追加の二酸化シリコン材料が形成され、窒化シリコン層５６の上に二酸化シリコン層６４が設けられる。
【００６７】
二酸化シリコン層６４の形成に使用される追加の二酸化シリコン材料は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化法などの任意の適切な手段を使って設けられる。追加の二酸化シリコン材料は、第１の二酸化シリコン層５４と同じ方法または異なる方法、あるいは第２の二酸化シリコン層５８と同じ方式または異なる方法で設けられる。
【００６８】
図示していないが、ＳＯＮＯＳ型フラッシュ・メモリ装置の製造を完了するために、さらに他の処理が行われる。例えば、構造の上にポリシリコン・ゲート／ワード線が形成され、周辺ソース／ドレイン領域及びゲートがドープされ、スペーサが形成され、サリサイド化が行われ、ＳＯＮＯＳ型フラッシュ・メモリ・セル、選択ゲート、高電圧ゲート及び低電圧ゲートの形成が完了される。周辺のデコーダ及び制御回路を使って、プログラミング機能、読み出し機能、または消去機能のために、コア領域内に形成されたそれぞれのメモリ・セルをアドレス指定することができる。
【００６９】
図１２〜図１５を参照して、本発明のさらにもう１つの態様を具体的に説明する。図１２を参照して、半導体構造７０を示す。半導体基板７２は、２つの領域、すなわちメモリ・セルを含むコア領域と、制御ロジックや入出力装置などのチップの残りの部分を含む周辺領域とを含む。図１２〜図１５において、コア領域内の処理工程が強調されている。
【００７０】
シリコン基板７２の上に二酸化シリコン層７４が形成される。二酸化シリコン層７４は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化法などの任意の適切な手段を使って形成される。二酸化シリコン層７４の上に窒化シリコン層７６が形成される。窒化シリコン層７６は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤなどの任意の適切な手段を使って形成される。窒化シリコン層７６の上に、もう１つの二酸化シリコン層７８が形成される。
【００７１】
二酸化シリコン層７８は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化法などの任意の適切な手段を使用して設けられる。第２の二酸化シリコン層７８は、第１の二酸化シリコン層７４と同じ方法または異なる方法で形成される。第２の二酸化シリコン層７８は、全体または部分的に形成される。
【００７２】
図１３を参照して、全体または部分的に形成された第２の二酸化シリコン層７８が、任意の適切な手段によって構造から剥離または除去される。ウェットエッチング、ドライエッチング、プラズマエッチングまたは酸性エッチングを使用して、構造７０から第２の二酸化シリコン層７８を除去することができる。第２の二酸化シリコン層７８を除去した後で、必要に応じて、窒化シリコン層７６が清浄される。
【００７３】
図１４を参照すると、窒化シリコン層７６の上に、任意の適切な手段によってソース／ドレイン・マスク８０が設けられる。例えば、フォトレジストを使って、ソース／ドレイン注入物を注入する基板の領域を露出させたままコア領域の一部分が覆われる。
【００７４】
すなわち、フォトレジストが、基板７２上に成膜され、パターン形成されて、ソース／ドレイン・マスク８０が形成される（パターン形成されたフォトレジストからは、後で形成される埋め込みビット線の真上の部分的に形成された電荷捕獲誘電体の領域が露出する）。本発明のこの態様において、基板７２の周辺領域（図示せず）のすべてまたは実質的にすべてがマスクされる。
【００７５】
フォトレジストが、ソース／ドレイン領域の形成を容易にするために、その領域に対応するようにコア領域内でパターン形成された後、矢印で示したように、基板７２にイオンが注入され、パターン形成されたフォトレジストの開口の真下の基板７２に注入領域８２が形成される。注入後に、必要に応じて、半導体構造７０が適切な温度でアニールされる。
【００７６】
１つまたは複数の適切な注入材料を使用することができる。注入材料の選択は、基本的に、例えばｐ型を使用するかｎ型を使用するかなど、必要とされる装置タイプに依存する。注入材料の例には、ヒ素、ホウ素、ＢＦ2 +、アンチモン、インジウム及びリンのうちの１つまたは複数がある。１つの実施形態において、注入にｎ型ドーパントが使用される。もう１つの実施形態において、注入にｐ型ドーパントが使用される。注入は、適切な注入量を達成するように行われる。
【００７７】
注入材料は、基板７２内のソース／ドレイン領域を形成するのに適した注入量で注入される。１つの実施形態において、注入材料は、約１×１０14〜約１×１０16 atoms／ｃｍ2の注入量で注入される。もう１つの実施形態において、注入材料は、約５×１０14〜約７×１０15 atoms／ｃｍ2の注入量で注入される。さらにもう１つの実施形態において、注入材料は、約１×１０15〜約５×１０15 atoms／ｃｍ2の注入量で注入される。
【００７８】
注入領域８２は、得られるＳＯＮＯＳ型不揮発性メモリ装置内のメモリ・セルのソース／ドレインとなる。注入領域８２の幅は、少なくとも実質的にソース／ドレイン・マスク８０の開口の幅に対応している。１つの実施形態において、注入領域８２（及びその後で形成されるソース／ドレイン）の幅は、約０．１μｍ〜約１．５μｍである。もう１つの実施形態において、注入領域８２の幅は、約０．１２μｍ〜約１μｍである。さらにもう１つの実施形態において、注入領域８２の幅は、約０．１４μｍ〜約０．７５μｍである。
【００７９】
図１５を参照すると、ソース／ドレイン・マスク８０が、構造７０から剥離または除去される。ソース／ドレイン・マスク８０を剥がした後で、必要に応じて、窒化シリコン層７６が清浄にされる。次に、窒化シリコン層７６の上にもう１つの二酸化シリコン層８４が形成される。二酸化シリコン層８４は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化法などの任意の適切な手段を使って形成される。第２の二酸化シリコン層８４は、第１の二酸化シリコン層７４と同じ方法または異なる方法で形成される。
【００８０】
図示していないが、ＳＯＮＯＳ型フラッシュ・メモリ装置の製造を完了するために、さらに他の処理が行われる。例えば、構造の上にポリシリコン・ゲート／ワード線が形成され、周辺ソース／ドレイン領域及びゲートがドープされ、スペーサが形成され、サリサイド化が行われ、ＳＯＮＯＳ型フラッシュ・メモリ・セル、選択ゲート、高電圧ゲート及び低電圧ゲートの形成が完了される。周辺のデコーダ及び制御回路を使用することにより、プログラミング機能、読み出し機能、消去機能のために、コア領域内に形成された各メモリ・セルをアドレス指定することができる。
【００８１】
本発明をある一定の実施形態に関して示し説明したが、当業者は、この明細書及び添付図面を読み理解することにより、均等範囲の修正及び変更を想起することが明らかであろう。以上説明した構成要素によって実行される様々な機能に関する特定の事柄において、そのような構成要素を説明するために使用される用語は、本発明の本明細書に示した実施例における機能を実行する開示した構造と構造的に均等でない場合でも、特に断らない限り、示した構成要素（すなわち、機能的に均等なもの）の指定の機能を実行する任意の構成要素に対応するように意図されている。
【００８２】
さらに、本発明の特定の機能をいくつかの実施形態のうちの１つだけに関して開示したが、そのような機能は、所定または特定の任意の用途に望ましくまたは有利なような他の実施形態の１つまたは複数の他の機能と組み合わせることができる。
【００８３】
（産業上の利用可能性）
本発明の装置及び方法は、不揮発性半導体メモリ装置及び製造の分野に役立つ。詳細には、本発明の装置及び方法は、ＥＥＰＲＯＭなどの不揮発性フラッシュ・メモリ装置に役立つ。
【図面の簡単な説明】
【図１】 本発明の１つの態様によるＳＯＮＯＳ型メモリ・セルの断面図である。
【図２】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第１の方法の断面図である。
【図３】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第１の方法のもう１つの断面図である。
【図４】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第１の方法のさらにもう１つの断面図である。
【図５】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第２の方法の断面図である。
【図６】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第２の方法のもう１つの断面図である。
【図７】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第２の方法のさらにもう１つの断面図である。
【図８】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第２の方法のさらに別のもう１つの断面図である。
【図９】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第３の方法の断面図である。
【図１０】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第３の方法のもう１つの断面図である。
【図１１】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第３の方法のさらにもう１つの断面図である。
【図１２】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第４の方法の断面図である。
【図１３】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第４の方法のもう１つの断面図である。
【図１４】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第４の方法のさらにもう１つの断面図である。
【図１５】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第４の方法のさらに別のもう１つの断面図である。
本発明は、一般に、不揮発性メモリ半導体装置の製造方法に関する。本発明は、詳細には、不揮発性メモリ半導体装置のソース／ドレイン領域と電荷捕獲誘電体を作成する改善された方法に関する。
【０００１】
（背景技術）
従来のフローティング・ゲート・フラッシュ・メモリ・タイプのＥＥＰＲＯＭ（電気的消去可能プログラム可能な読み出し専用メモリ）は、トンネル酸化物、トンネル酸化物上の第１のポリシリコン層、第１のポリシリコン層上のＯＮＯ（酸化物−窒化物−酸化物）層間誘電体、及びＯＮＯ層間誘電体上の第２のポリシリコン層の積み重ねを特徴とするメモリ・セルを使用している。
【０００２】
例えば、Gutermanら（IEEE Transactions on Electron Devices, Vol.26, No. 4, p.576, 1979）は、層間酸化物上の制御ゲートと共に、ゲート酸化物と層間酸化物の間に挟まれたフローティング・ゲートからなるフローティング・ゲート不揮発性メモリ・セルについて述べている。
【０００３】
一般的に、フラッシュ・メモリ・セルは、ドレイン領域近くのチャネル部分のなどの基板の一部分からフローティング・ゲートにホットエレクトロン（hot electron）を注入することによりプログラムされる。電子の注入によって、フローティング・ゲートに負電荷が導入される。注入のメカニズムは、ソース領域と基板の大部分とをアースし、制御電極に相対的に高い正電圧を印加して電子求引性電界を作り出し、かつドレイン領域に適度な大きさの正電圧を印加して「ホット」（高エネルギー）な電子を生成することにより行うことができる。
【０００４】
フローティング・ゲートに十分な負電荷が蓄積した後、フローティング・ゲートが負電位になるため、電界効果トランジスタ（ＦＥＴ）のしきい電圧が上昇し、その後の「読み出し」モードでのチャネル領域内の電流の流れが抑制される。フラッシュ・メモリ・セルがプログラムされているかどうかの決定には、読み出し電流の大きさが使用される。
【０００５】
フラッシュ・メモリ・セルのフローティング・ゲートを放電させる操作は、消去機能と呼ばれる。消去機能は、一般に、トランジスタのフローティング・ゲートとソース領域間（ソース消去または負ゲート消去）あるいはフローティング・ゲートと基板間（チャネル消去）のファウラー−ノルトハイム・トンネル効果によって実行される。ソース消去操作は、それぞれのメモリ・セルのドレインを浮動させながらソース領域に高い正電圧を印加しかつ制御ゲートと基板をアースすることによって行われる。
【０００６】
続いて、ＳＯＮＯＳ（シリコン−酸化物−窒化物−酸化物−シリコン）型メモリ装置が紹介された。ChanらによるIEEE Electron Device Letters, Vol.8, No.3, p.93, 1987を参照されたい。ＳＯＮＯＳ型フラッシュ・メモリ・セルは、電荷を捕獲する非導電性誘電体層、一般に窒化シリコン層が、２つの二酸化シリコン層（絶縁層）の間に挟まれて構成されている。非導電性誘電体層は、電荷捕獲媒体として働く。上側の二酸化シリコン層の上に導電ゲート層が配置される。
【０００７】
電荷は、ドレインとして使用されるどちらの側の近くにも局所的に捕獲されるので、この構造は、２トランジスタ・セルまたは２ビット／セルとして説明することができる。多層構造を使用すると、４ビット以上／セルを実現することができる。マルチビット・セルを使用すると、ＳＯＮＯＳ型メモリ装置は、集積回路チップ上で保持／処理される量を増やすという連続的傾向に役立つという点で、他の装置よりも優れた利点を持つことができる。
【０００８】
簡略化するために、ＳＯＮＯＳの２ビット／セルの実施態様について説明する。ＳＯＮＯＳ型メモリ装置の両方のビットは、ホットエレクトロン・プログラミングを使用するような従来の方式でプログラムされるが、各ビットは、比較的低いゲート電圧でプログラムされるものと逆方向に読み出される。例えば、従来、右側のビットは、ソースがアースされているかまたは低電圧のときにゲートとドレインにプログラミング電圧を印加することによってプログラムされる。
【０００９】
ホットエレクトロンは、十分に加速されて、捕獲誘電体層のドレイン近くの領域に注入される。しかしながら、装置は、書き込まれるときの逆方向に読み出され、すなわち、ドレインがアースされるかまたは低電圧のときにゲートとソースに電圧が印加される。同様に、左側のビットは、ソース端子とドレイン端子の機能を置き換えることによってプログラムされ読み出される。ビットのうちの１つをプログラムするとき、その情報を持つ他のビットはそのままにされる。
【００１０】
逆方向の読み出しは、比較的低いゲート電圧が使用されるときに最も有効である。比較的低いゲート電圧を逆方向の読み出しと組み合わせて利用する利点は、捕獲電荷領域の下のチャネル部分の両側の電位降下が大幅に減少することである。電荷捕獲領域の下のチャネル電位降下が小さいので、プログラム領域または電荷捕獲領域を比較的小さくすることができる。
【００１１】
これにより、局所的捕獲領域内に捕獲された電荷の効果が増幅されるので、プログラミング時間が大幅に高速化される。プログラミング時間は短縮されるが、プログラム状態と非プログラム状態の間のしきい電圧の差は、装置が順方向に読み出されているときと同じままである。
【００１２】
ＳＯＮＯＳ型メモリ装置は、さらに他の利点も提供する。特に、メモリ・セルの消去メカニズムは大幅に強化される。右側ビットの場合はゲートとドレインに適切な消去電圧を印加し、左側ビットの場合はゲートとソースに適切な消去電圧を印加することによって、メモリ・セルの両方のビットを消去することができる。
【００１３】
別の利点には、サイクリングによる損耗が小さく、それにより装置の寿命が長くなることがある。逆方向に読み出す効果は、同じ量のプログラミングのしきい電圧をかなり高くできることである。従って、メモリ・セルのプログラム状態と非プログラム状態のしきい電圧の差を十分に大きくするために、セルを順方向に読み出すときよりもセルを逆方向に読み出すときの方が、必要な捕獲電荷領域がかなり小さくなる。
【００１４】
電荷捕獲領域をできるだけ小さくすると、消去メカニズムが強化される。順方向にプログラミングし逆方向に読み出すことにより、電荷捕獲領域の幅をドレイン（右側ビット）またはソース近くの狭い領域に制限することができる。これにより、メモリ・セルの消去効率をかなり高めることができる。
【００１５】
局部電荷捕獲のもう１つの利点は、消去の際に、ドレインの近くだけが消去されるので、ドレインから遠い窒化物領域には深い空乏が生じないことである。消去した後のセルの最終的なしきい値は、装置構造自体によって自動的に制限される。これは、深い空乏の問題が起きることが多い従来の単一トランジスタ・フローティング・ゲート・フラッシュ・メモリ・セルと正反対である。
【００１６】
以上、多くの利点を説明したが、ＳＯＮＯＳ型メモリ装置と関連したいくつかの欠点がある。いくつかの例では、電荷捕獲層をシリコン基板またはゲート酸化物層上に、高精度かつ均一に、高品質（欠陥なしに）に、汚染なしに形成することは困難である。そのような構成は、所定の厚さを有するＯＮＯ各層を正確かつ均一に形成するための問題を提起する。
【００１７】
さらに、適切に形成されたＯＮＯ誘電体は、十分なポリシリコンとソース／ドレイン間の分離を実現する。ＯＮＯ誘電体に間違って取り込まれた汚染物質及びドーパント／注入物は、ポリシリコン−ソース／ドレイン分離を低下させ、それにより、作成されるメモリ装置の信頼性が低下する。これは、特に、ＯＮＯ誘電体を形成した後にソース／ドレインを注入することによりビット線を形成しようとする場合に問題になる。
【００１８】
しかしながら、ＯＮＯ誘電体を形成する前にソース／ドレインを注入すると、注入物の拡散が起こり望ましくない。これは、ＯＮＯ誘電体の作成及びアニールと関連するいくつかの熱サイクルがあるからである。ポリシリコンとソース／ドレイン間の分離が改善されかつ注入物の拡散がほとんどまたは全くないＳＯＮＯＳ型不揮発性メモリ装置の要求がまだ満たされていない。
【００１９】
（発明の開示）
本発明は、不揮発性メモリ装置を製造するための簡素化された方法を提供し、詳細には、不揮発性メモリ装置内の電荷捕獲誘電体及びソース／ドレインを形成する簡素化された方法を提供する。不揮発性メモリ装置は、高密度で頑強な単数または複数の不揮発性メモリ装置の生産効率を高める。
【００２０】
本発明は、一般にコア領域内のＯＮＯ形成と関連する欠陥、汚染及びコストを最小限に抑え、ポリシリコンとソース／ドレイン間の分離を改善し、ソース／ドレイン注入物の過度の拡散を緩和する。本発明は、また、縮小化を改善しながら均一かつ正確な厚さを有する電荷捕獲誘電体の形成を可能にする。
【００２１】
本発明の１つの態様は、半導体基板上に電荷捕獲誘電体の第１層を形成する工程と、半導体基板上に電荷捕獲誘電体の第１層の上に、電荷捕獲誘電体の第２層を形成する工程と、電荷捕獲誘電体上にソース／ドレイン・マスクを形成する工程と、電荷捕獲誘電体を介して半導体基板にソース／ドレイン注入物を注入する工程と、ソース／ドレイン注入物を注入する工程の後、半導体基板上の電荷捕獲誘電体の第２層の上に、電荷捕獲誘電体の第３層を形成する工程とを含む、不揮発性半導体メモリ装置を形成する方法に関する。
【００２２】
（発明を実施するための最良の形態）
本発明の様々な態様を説明する際に、段階的な範囲を使用する。そのような段階的な範囲のうちの高いまたは低い数値の１つの範囲が、別の段階的な範囲のうちの高いまたは低い数字の範囲と共に使用できることを理解されたい。
【００２３】
本発明は、ＳＯＮＯＳ型不揮発性メモリ装置を製造する方法、詳細には、ＳＯＮＯＳ型不揮発性メモリ装置内にソース／ドレイン領域と電荷捕獲誘電体を形成するための改善された方法を含む。その結果、ＳＯＮＯＳ型メモリ・セルにおいて、ポリシリコンとソース／ドレイン間の分離が改善され、ソース／ドレイン注入物の過剰拡散がほとんどまたは全くなくなり、かつ／または電荷捕獲誘電体の厚さが正確で欠陥や汚染があっても最少になる。
【００２４】
ＳＯＮＯＳ型メモリ・セルにおいて、捕獲誘電体は、１つまたは２つのビットを記憶することによって機能する。電荷捕獲誘電体の電荷蓄積機能は、ＳＯＮＯＳ型不揮発性メモリ装置の品質と信頼性に影響を及ぼすため、電荷捕獲誘電体を適切に形成することが重要である。
【００２５】
本発明は、ソース／ドレイン・マスクを使用してソース／ドレイン領域及び電荷捕獲誘電体を形成し、かつ／または少なくとも追加の電荷捕獲誘電体層（通常は、上部酸化物層）を形成することによって、厚さが正確でかつ欠陥が最少の電荷捕獲誘電体を有するＳＯＮＯＳ型メモリ・セルを提供する。
【００２６】
一般に、本発明は、メモリ基板の少なくともコア領域上に電荷捕獲誘電体を形成または部分的に形成する工程を含む。電荷捕獲誘電体を部分的に形成する工程は、ＯＮＯ電荷捕獲誘電体の最上酸化物を不完全に形成するような、最上層を部分的または不完全に形成する工程とを含む。
【００２７】
これと関連して、最上層は、部分的に形成されるかまたは全く形成されないことがある。電荷捕獲誘電体または部分的に形成された電荷捕獲誘電体の最上層がある場合は、その最上層が、必要に応じて除去される。基板のコア領域にソース／ドレイン注入物が注入される。電荷捕獲誘電体または部分的に形成された電荷捕獲誘電体の最上層がある場合は、その最上層が、必要に応じて除去される。
【００２８】
ソース／ドレイン注入コア領域上に電荷捕獲誘電体を設けるために、新規または追加の最上層材料が形成される。その結果、ポリシリコンとソース／ドレイン間の分離が改善され、また一般にソース／ドレイン注入を行った後で電荷捕獲層を形成することによって生じる過度のソース／ドレイン拡散が緩和される。
【００２９】
図１を参照して、ＳＯＮＯＳ型メモリ・セルを示す。シリコン基板３上に電荷捕獲誘電体４が配置され、電荷捕獲誘電体４上にポリシリコン層５が配置される。基板３内のセル２の縁の近くにソース６領域とドレイン７領域が配置される。図示したように、電荷捕獲誘電体４は、３つ層、すなわち第１の二酸化シリコン層、窒化シリコン層、及び第２の二酸化シリコン層（ＯＮＯ電荷捕獲誘電体）を含む。詳細には、ＯＮＯ誘電体の場合は、電子捕獲機構は、窒化シリコン層内にある。
【００３０】
電荷捕獲誘電体は、電子捕獲を可能または容易にする任意の誘電体層でよい。換言すると、電子捕獲を容易にするために、電荷捕獲誘電体は、その電荷誘電体を挟んでいる層よりも低い障壁高さの層を有する（相対的に高い障壁高さを有する２つ層が、相対的に低い障壁高さを備えた層を挟んでいる）。ＯＮＯ三重層誘電体の場合は、酸化物層が、約３．１ｅＶの障壁高さを有するのに対し、窒化物層は、約２．１ｅＶの障壁高さを有する。これと関連して、中間層にはウェルが作成されている。
【００３１】
電荷捕獲誘電体の例には、ＯＮＯ三重層誘電体、酸化物／窒化物二重層誘電体、窒化物／酸化物二重層誘電体、酸化物／酸化タンタル二重層誘電体（Ｓｉ０2／Ｔａ2Ｏ5）、酸化物／酸化タンタル／酸化物三重層誘電体（Ｓｉ０2／Ｔａ2Ｏ5／Ｓｉ０2）、酸化物／チタン酸ストロンチウム二重層誘電体（ＳｉＯ2／ＳｒＴｉＯ3）、酸化物／バリウム・チタン酸ストロンチウム二重層誘電体（ＳｉＯ2／ＢａＳｒＴｉＯ2）、酸化物／チタン酸ストロンチウム／酸化物三重層誘電体（ＳｉＯ2／ＳｒＴｉＯ3／ＳｉＯ2）、酸化物／チタン酸ストロンチウム／バリウム・チタン酸ストロンチウム三重層誘電体（ＳｉＯ2／ＳｒＴｉＯ3／ＢａＳｒＴｉＯ2）、酸化物／酸化ハフニウム／酸化物三重層誘電体などがある（それぞれの例において、示した最初の層が一番下の層であり、示した最後の層が、一番上の層である）。
【００３２】
本明細書において、しばしばＳＯＮＯＳ型不揮発性メモリ装置という語を使用するが、本明細書で使用されるようなＳＯＮＯＳ型不揮発性メモリ装置は、前述の電荷捕獲誘電体のどれを含んでもよいことを理解されたい。換言すると、ＳＯＮＯＳ型不揮発性メモリ装置は、電子捕獲を可能または容易にする任意の誘電体層を含み、ＳＯＮＯＳ型不揮発性メモリ装置は、そのような誘電体が具体的に示されたときだけＯＮＯ電荷捕獲誘電体を含む。
【００３３】
さらに、電荷捕獲誘電体がＯＮＯ誘電体である実施形態において、二酸化シリコン層の一方または両方が、シリコンを多く含む二酸化シリコン層であってもよい。また、二酸化シリコン層の一方または両方が、酸素を多く含む二酸化シリコン層であってもよい。二酸化シリコン層の一方または両方が、熱成長した酸化物または成膜させた酸化物であってもよい。二酸化シリコン層の一方または両方が、窒化酸化物層であってもよい。窒化物は、シリコンを多く含む窒化シリコン層または酸素を含む窒化シリコンであってもよい。また、窒化物は、窒素を多く含む窒化シリコン層であってもよい。
【００３４】
１つの実施形態において、電荷捕獲誘電体１６は、約７５Å〜約３００Åの厚さを有する。もう１つの実施形態において、電荷捕獲誘電体１６は、約１００Å〜約２７５Åの厚さを有する。もう１つの実施形態において、電荷捕獲誘電体１６は、約１１０Å〜２５０Åの厚さを有する。
【００３５】
これと関連して、１つの実施形態において、ＯＮＯ電荷捕獲誘電体において、酸化物層はそれぞれ、約５０Å〜約１５０Åの厚さを有し、窒化物層は、約２０Å〜約１００Åの厚さを有する。もう１つの実施形態において、酸化物層はそれぞれ、約６０Å〜約１４０Åの厚さを有し、窒化物層は、約２５Å〜約９５Åの厚さを有する。さらにもう１つの実施形態において、酸化物層はそれぞれ、約７０Å〜約１３０Åの厚さを有し、窒化物層は、約３０Å〜約９０Åの厚さを有する。
【００３６】
図２〜図４を参照して、本発明の１つの態様を具体的に説明する。特に図２を参照して、半導体構造１０を示す。半導体基板１２は、２つの領域、すなわちメモリ・セルを含むコア領域と、制御ロジックや入出力装置などのチップの残りの部分を含む周辺領域とを含む。コア領域の処理工程は、図２〜図４で焦点が当てられている。
【００３７】
二酸化シリコン層１４が、シリコン基板１２上に形成される。二酸化シリコン層１４は、低圧化学気相成長法（ＬＰＣＶＤ）とプラズマエンハンス型化学気相成長法（ＰＥＣＶＤ）を含む化学気相成長法（ＣＶＤ）、乾式酸化法、湿式酸化法、高速熱酸化法（rapid thermal oxidation）などの任意の適切な手段を使って設けられる。二酸化シリコン層１４の上に窒化シリコン層１６が形成される。窒化シリコン層１６は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤなどの任意の適切な手段を使って形成される。
【００３８】
図３を参照すると、窒化シリコン層１６の上に、ソース／ドレイン・マスク１８が、任意の適切な手段によって形成される。例えば、フォトレジストを使って、コア領域の一部分を覆い、ソース／ドレイン注入物を組み込む基板の領域を露出させることができる。
【００３９】
すなわち、フォトレジストが、基板１２上に成膜され、パターン形成されることでソース／ドレイン・マスク１８が形成される（パターン形成されたフォトレジストからは、後で形成される埋め込みビット線の真上に部分的に形成された電荷捕獲誘電体の領域が露出される）。本発明のこの態様において、基板１２のすべてまたは実質的にすべての周辺領域（図示せず）がマスクされる。
【００４０】
ソース／ドレイン領域の形成を容易にするために、その領域に対応するようにコア領域内のフォトレジストがパターン形成された後で、矢印で示したように基板１２にイオンが注入され、基板１２内のパターン形成したフォトレジストの開口部の真下に注入領域２０が形成される。必要に応じて、注入後に、半導体構造１０は、適切な温度でアニールされる。
【００４１】
１つまたは複数の適切な注入材料を使用することができる。注入材料の選択は、基本的には、例えばｐ型を使用するかｎ型を使用するかなど、必要な装置タイプに依存する。注入材料の例には、ヒ素、ホウ素、ＢＦ2 +、アンチモン、インジウム、及びリンのうちの１つまたは複数がある。１つの実施形態において、注入にｎ型ドーパントを使用する。もう１つの実施形態では、注入にｐ型ドーパントを使用する。注入は、適切な注入量を達成するように行われる。
【００４２】
注入材料は、基板１２内にソース／ドレイン領域を形成するのに適した注入量で注入される。１つの実施形態において、注入材料は、約１×１０14〜約１×１０16 atoms／ｃｍ2の注入量で注入される。もう１つの実施形態において、注入材料は、約５×１０14〜約７×１０15 atoms／ｃｍ2の注入量で注入される。さらにもう１つの実施形態において、注入材料は、約１×１０15〜約５×１０15 atoms／ｃｍ2の注入量で注入される。
【００４３】
注入領域２０は、得られるＳＯＮＯＳ型不揮発性メモリ装置内のメモリ・セルのソース／ドレインとなる。注入領域２０の幅は、少なくとも実質的に、ソース／ドレイン・マスク１８の開口の幅に対応する。１つの実施形態において、注入領域２０（及び、その後で形成されるソース／ドレイン）の幅は、約０．１μｍ〜約１．５μｍである。もう１つの実施形態において、注入領域２０の幅は、約０．１２μｍ〜約１μｍである。さらにもう１つの実施形態において、注入領域２０の幅は、約０．１４μｍ〜約０．７５μｍである。
【００４４】
図４を参照すると、ソース／ドレイン・マスク１８が、構造１０から剥離または除去される。ソース／ドレイン・マスク１８を剥がした後で、必要に応じて、窒化シリコン層１６を清浄にする。次に、窒化シリコン層１６の上に、別の二酸化シリコン層２２を形成する。二酸化シリコン層２２は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化法などの任意の適切な手段を使って形成される。第２の二酸化シリコン層２２は、第１の二酸化シリコン層１４と同じ方法または異なる方式で形成される。
【００４５】
図示していないが、ＳＯＮＯＳ型フラッシュ・メモリ装置の製造を完成させるために、その後の処理が行われる。例えば、構造物の上にポリシリコン・ゲート／ワード線が形成され、周辺ソース／ドレイン領域及びゲートがドープされ、スペーサが形成され、サリサイド化が行われ、ＳＯＮＯＳ型フラッシュ・メモリ・セル、選択ゲート、高電圧ゲート及び低電圧ゲートの形成が完了する。周辺のデコーダと制御回路を使って、プログラミング機能、読み出し機能、または消去機能のために、コア領域内に形成された各メモリ・セルをアドレス指定することができる。
【００４６】
図５〜８を参照して、本発明のもう１つの態様を具体的に説明する。図５を参照して、半導体構造３０を示す。半導体基板３２は、２つの領域、メモリ・セルを含むコア領域と、制御ロジックや入出力装置などのチップの残りを含む周辺領域とを含む。コア領域の処理工程は、図５〜図８に強調されている。
【００４７】
シリコン基板３２の上に二酸化シリコン層３４が形成される。二酸化シリコン層３４は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化法などの任意の適切な手段を使って形成される。二酸化シリコン層３４の上に窒化シリコン層３６が形成される。窒化シリコン層３６は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤなどの任意の適切な手段を使って形成される。窒化シリコン層３６の上にもう１つの二酸化シリコン層３８が形成される。
【００４８】
二酸化シリコン層３８は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化などの任意の適切な手段を使って形成される。第２の二酸化シリコン層３８は、第１の二酸化シリコン層３４と同じ方法または異なる方法で形成される。第２の二酸化シリコン層３８は、全体または部分的に形成される。
【００４９】
図６を参照すると、第２の二酸化シリコン層３８の上に、ソース／ドレイン・マスク４０が、任意の適切な手段によって設けられる。例えば、基板のソース／ドレイン注入物を注入する領域を露出したまま、フォトレジストを使ってコア領域の一部分を覆う。すなわち、フォトレジストが、基板３２上に成膜され、パターン形成されて、ソース／ドレイン・マスク４０が形成される（パターン形成されたフォトレジストからは、後で形成される埋め込みビット線の真上に全体または部分的に形成された電荷捕獲誘電体領域が露出されている）。本発明のこの態様において、基板３２の周辺領域のすべてまたは実質的にすべて（図示せず）がマスクされる。
【００５０】
ソース／ドレイン領域の形成を容易にするために、その領域に対応するようにコア領域にフォトレジストをパターン形成した後で、矢印で示したように、基板３２にイオンを注入して、パターン形成されたフォトレジストの開口の真下の基板３２に注入領域４２を形成する。必要に応じて、注入後に、半導体構造３０を適切な温度でアニールする。
【００５１】
１つまたは複数の適切な注入材料を使用することができる。注入材料の選択は、基本的に、例えばｐ型を使用するかｎ型を使用するかなど、必要な装置タイプに依存する。注入材料の例には、ヒ素、ホウ素、ＢＦ2 +、アンチモン、インジウム及びリンのうちの１つまたは複数がある。１つの実施形態では、注入にｎ型ドーパントが使用される。もう１つの実施形態において、注入にｐ型のドーパントが使用される。注入は、適切な注入量を達成するように行われる。
【００５２】
注入材料は、基板３２内にソース／ドレイン領域を形成するのに適した注入量で注入される。１つの実施形態において、注入材料は、約１×１０14〜約１×１０16 atoms／ｃｍ2の注入量で注入される。もう１つの実施形態において、注入材料は、約５×１０14〜約７×１０15 atoms／ｃｍ2の注入量で注入される。さらにもう１つの実施形態において、注入材料は、約１×１０15〜約５×１０15 atoms／ｃｍ2の注入量で注入される。
【００５３】
注入領域４２は、得られたＳＯＮＯＳ型不揮発性メモリ装置内のメモリ・セルのソース／ドレインとなる。注入領域４２の幅は、少なくとも実質的に、ソース／ドレイン・マスク４０の開口の幅に対応する。１つの実施形態において、注入領域４２（及び後で形成されるソース／ドレイン）の幅は、約０．１μｍ〜約１．５μｍである。もう１つの実施形態において、注入領域４２の幅は、約０．１２μｍ〜約１μｍである。さらにもう１つの実施形態において、注入領域４２の幅は、約０．１４μｍ〜約０．７５μｍである。
【００５４】
図７を参照すると、ソース／ドレイン・マスク４０は、構造３０から剥離または除去される。ソース／ドレイン・マスク４０が剥がされた後で、必要に応じて、第２の二酸化シリコン層３８が清浄にされる。ソース／ドレイン・マスク４０を剥がした後で、構造から第２の二酸化シリコン層３８が、任意の適切な手段によって除去される。構造３０から第２の二酸化シリコン層３８を除去するには、ウェットエッチング、ドライエッチング、プラズマエッチングまたは酸性エッチングを使用することができる。第２の二酸化シリコン層３８を除去した後で、必要に応じて窒化シリコン層３６を清浄にする。
【００５５】
図８を参照すると、窒化シリコン層３６の上に、もう１つの二酸化シリコン層４４を形成する。二酸化シリコン層４４は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化法などの任意の適切な手段を使って形成される。第３の二酸化シリコン層４４は、第１の二酸化シリコン層３４と同じ方法または異なる方法で形成される。
【００５６】
図示していないが、ＳＯＮＯＳ型フラッシュ・メモリ装置の製造を完了するために、さらに他の処理が行われる。例えば、構造の上にポリシリコン・ゲート／ワード線が形成され、周辺ソース／ドレイン領域とゲートがドープされ、スペーサが形成され、サリサイド化され、ＳＯＮＯＳ型フラッシュ・メモリ・セル、選択ゲート、高電圧ゲート、低電圧ゲートが形成される。周辺のデコーダ及び制御回路を使用して、プログラミング機能、読み取り機能、消去機能のために、コア領域内に形成された各メモリ・セルをアドレス指定することができる。
【００５７】
図９〜図１１を参照して、本発明のもう１つの態様について具体的に説明する。図９を参照すると、半導体構造５０が示されている。半導体基板５２は、２つの領域、すなわちメモリ・セルを含むコア領域と、制御ロジックや入出力装置などのチップの残りの部分を含む周辺領域とを含む。図９〜図１１では、コア領域内の処理工程が強調されている。
【００５８】
シリコン基板５２の上に二酸化シリコン層５４が形成される。二酸化シリコン層５４は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化などの任意の適切な手段を使って形成される。二酸化シリコン層５４の上に窒化シリコン層５６が形成される。窒化シリコン層５６は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤなどの任意の適切な手段を使って形成される。窒化シリコン層５６の上に、もう１つの二酸化シリコン層５８が形成される。
【００５９】
二酸化シリコン層５８は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤなどの任意の適切な手段、乾式酸化、湿式酸化法または高速熱酸化を使って形成される。第２の二酸化シリコン層５８は、第１の二酸化シリコン層５４と同じ方法または異なる方式で形成される。第２の二酸化シリコン層５８は、全体または部分的に形成される。
【００６０】
図１０を参照すると、第２の二酸化シリコン層５８の上に、任意の適切な手段によって、ソース／ドレイン・マスク６０が設けられる。例えば、フォトレジストを使って、ソース／ドレイン注入物を注入する基板の領域を露出したままコア領域の一部分を覆う。
【００６１】
すなわち、フォトレジストが基板５２上に成膜され、パターン形成されて、ソース／ドレイン・マスク６０が形成される（フォトレジストからは、後で形成される埋め込みビット線の真上に全体または部分的にパターン形成された電荷捕獲誘電体領域が露出される）。本発明のこの態様において、基板５２の周辺領域（図示せず）のすべてまたは実質的にすべてがマスクされる。
【００６２】
ソース／ドレイン領域の形成を容易にするために、その領域に対応するようにフォトレジストがコア領域にパターン形成された後で、矢印で示したように基板５２にイオンが注入され、パターン形成されたフォトレジストの開口の真下の基板５２に領域６２が形成される。必要に応じて、注入後に、半導体構造５０が適切な温度でアニールされる。
【００６３】
１つまたは複数の適切な注入材料を使用することができる。注入材料の選択は、基本的に、例えばｐ型を使用するかｎ型を使用するかなど、必要とされる装置タイプに依存する。注入材料の例には、ヒ素、ホウ素、ＢＦ2 +、アンチモン、インジウム及びリンのうちの１つまたは複数がある。１つの実施形態において、注入にｎ型ドーパントが使用される。もう１つの実施形態において、注入にｐ型ドーパントが使用される。注入は、適切な注入量を達成するように行われる。
【００６４】
注入材料は、基板５２内にソース／ドレイン領域を形成するのに適した注入量で注入される。１つの実施形態において、注入材料は、約１×１０14〜約１×１０16 atoms／ｃｍ2の注入量で注入される。もう１つの実施形態において、注入材料は、約５×１０14〜約７×１０15 atoms／ｃｍ2の注入量で注入される。さらにもう１つの実施形態において、注入材料は、約１×１０15〜約５×１０15 atoms／ｃｍ2の注入量で注入される。
【００６５】
注入領域６２は、得られるＳＯＮＯＳ型不揮発性メモリ装置内のメモリ・セルのソース／ドレインとなる。注入領域６２の幅は、少なくとも実質的にソース／ドレイン・マスク６０の開口の幅に対応する。１つの実施形態において、注入領域６２（及び、後で形成されるソース／ドレイン）の幅は、約０．１μｍ〜約１．５μｍである。もう１つの実施形態において、注入領域６２の幅は、約０．１２μｍ〜約１μｍである。さらにもう１つの実施形態において、注入領域６２の幅は、約０．１４μｍ〜約０．７５μｍである。
【００６６】
図１１を参照すると、ソース／ドレイン・マスク６０が、構造５０から剥離または除去される。ソース／ドレイン・マスク６０を剥がした後で、必要に応じて第２の二酸化シリコン層が清浄にされる。第２の二酸化シリコン層の上に追加の二酸化シリコン材料が形成され、窒化シリコン層５６の上に二酸化シリコン層６４が設けられる。
【００６７】
二酸化シリコン層６４の形成に使用される追加の二酸化シリコン材料は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化法などの任意の適切な手段を使って設けられる。追加の二酸化シリコン材料は、第１の二酸化シリコン層５４と同じ方法または異なる方法、あるいは第２の二酸化シリコン層５８と同じ方式または異なる方法で設けられる。
【００６８】
図示していないが、ＳＯＮＯＳ型フラッシュ・メモリ装置の製造を完了するために、さらに他の処理が行われる。例えば、構造の上にポリシリコン・ゲート／ワード線が形成され、周辺ソース／ドレイン領域及びゲートがドープされ、スペーサが形成され、サリサイド化が行われ、ＳＯＮＯＳ型フラッシュ・メモリ・セル、選択ゲート、高電圧ゲート及び低電圧ゲートの形成が完了される。周辺のデコーダ及び制御回路を使って、プログラミング機能、読み出し機能、または消去機能のために、コア領域内に形成されたそれぞれのメモリ・セルをアドレス指定することができる。
【００６９】
図１２〜図１５を参照して、本発明のさらにもう１つの態様を具体的に説明する。図１２を参照して、半導体構造７０を示す。半導体基板７２は、２つの領域、すなわちメモリ・セルを含むコア領域と、制御ロジックや入出力装置などのチップの残りの部分を含む周辺領域とを含む。図１２〜図１５において、コア領域内の処理工程が強調されている。
【００７０】
シリコン基板７２の上に二酸化シリコン層７４が形成される。二酸化シリコン層７４は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化法などの任意の適切な手段を使って形成される。二酸化シリコン層７４の上に窒化シリコン層７６が形成される。窒化シリコン層７６は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤなどの任意の適切な手段を使って形成される。窒化シリコン層７６の上に、もう１つの二酸化シリコン層７８が形成される。
【００７１】
二酸化シリコン層７８は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化法などの任意の適切な手段を使用して設けられる。第２の二酸化シリコン層７８は、第１の二酸化シリコン層７４と同じ方法または異なる方法で形成される。第２の二酸化シリコン層７８は、全体または部分的に形成される。
【００７２】
図１３を参照して、全体または部分的に形成された第２の二酸化シリコン層７８が、任意の適切な手段によって構造から剥離または除去される。ウェットエッチング、ドライエッチング、プラズマエッチングまたは酸性エッチングを使用して、構造７０から第２の二酸化シリコン層７８を除去することができる。第２の二酸化シリコン層７８を除去した後で、必要に応じて、窒化シリコン層７６が清浄される。
【００７３】
図１４を参照すると、窒化シリコン層７６の上に、任意の適切な手段によってソース／ドレイン・マスク８０が設けられる。例えば、フォトレジストを使って、ソース／ドレイン注入物を注入する基板の領域を露出させたままコア領域の一部分が覆われる。
【００７４】
すなわち、フォトレジストが、基板７２上に成膜され、パターン形成されて、ソース／ドレイン・マスク８０が形成される（パターン形成されたフォトレジストからは、後で形成される埋め込みビット線の真上の部分的に形成された電荷捕獲誘電体の領域が露出する）。本発明のこの態様において、基板７２の周辺領域（図示せず）のすべてまたは実質的にすべてがマスクされる。
【００７５】
フォトレジストが、ソース／ドレイン領域の形成を容易にするために、その領域に対応するようにコア領域内でパターン形成された後、矢印で示したように、基板７２にイオンが注入され、パターン形成されたフォトレジストの開口の真下の基板７２に注入領域８２が形成される。注入後に、必要に応じて、半導体構造７０が適切な温度でアニールされる。
【００７６】
１つまたは複数の適切な注入材料を使用することができる。注入材料の選択は、基本的に、例えばｐ型を使用するかｎ型を使用するかなど、必要とされる装置タイプに依存する。注入材料の例には、ヒ素、ホウ素、ＢＦ2 +、アンチモン、インジウム及びリンのうちの１つまたは複数がある。１つの実施形態において、注入にｎ型ドーパントが使用される。もう１つの実施形態において、注入にｐ型ドーパントが使用される。注入は、適切な注入量を達成するように行われる。
【００７７】
注入材料は、基板７２内のソース／ドレイン領域を形成するのに適した注入量で注入される。１つの実施形態において、注入材料は、約１×１０14〜約１×１０16 atoms／ｃｍ2の注入量で注入される。もう１つの実施形態において、注入材料は、約５×１０14〜約７×１０15 atoms／ｃｍ2の注入量で注入される。さらにもう１つの実施形態において、注入材料は、約１×１０15〜約５×１０15 atoms／ｃｍ2の注入量で注入される。
【００７８】
注入領域８２は、得られるＳＯＮＯＳ型不揮発性メモリ装置内のメモリ・セルのソース／ドレインとなる。注入領域８２の幅は、少なくとも実質的にソース／ドレイン・マスク８０の開口の幅に対応している。１つの実施形態において、注入領域８２（及びその後で形成されるソース／ドレイン）の幅は、約０．１μｍ〜約１．５μｍである。もう１つの実施形態において、注入領域８２の幅は、約０．１２μｍ〜約１μｍである。さらにもう１つの実施形態において、注入領域８２の幅は、約０．１４μｍ〜約０．７５μｍである。
【００７９】
図１５を参照すると、ソース／ドレイン・マスク８０が、構造７０から剥離または除去される。ソース／ドレイン・マスク８０を剥がした後で、必要に応じて、窒化シリコン層７６が清浄にされる。次に、窒化シリコン層７６の上にもう１つの二酸化シリコン層８４が形成される。二酸化シリコン層８４は、ＬＰＣＶＤとＰＥＣＶＤを含むＣＶＤ、乾式酸化法、湿式酸化法、高速熱酸化法などの任意の適切な手段を使って形成される。第２の二酸化シリコン層８４は、第１の二酸化シリコン層７４と同じ方法または異なる方法で形成される。
【００８０】
図示していないが、ＳＯＮＯＳ型フラッシュ・メモリ装置の製造を完了するために、さらに他の処理が行われる。例えば、構造の上にポリシリコン・ゲート／ワード線が形成され、周辺ソース／ドレイン領域及びゲートがドープされ、スペーサが形成され、サリサイド化が行われ、ＳＯＮＯＳ型フラッシュ・メモリ・セル、選択ゲート、高電圧ゲート及び低電圧ゲートの形成が完了される。周辺のデコーダ及び制御回路を使用することにより、プログラミング機能、読み出し機能、消去機能のために、コア領域内に形成された各メモリ・セルをアドレス指定することができる。
【００８１】
本発明をある一定の実施形態に関して示し説明したが、当業者は、この明細書及び添付図面を読み理解することにより、均等範囲の修正及び変更を想起することが明らかであろう。以上説明した構成要素によって実行される様々な機能に関する特定の事柄において、そのような構成要素を説明するために使用される用語は、本発明の本明細書に示した実施例における機能を実行する開示した構造と構造的に均等でない場合でも、特に断らない限り、示した構成要素（すなわち、機能的に均等なもの）の指定の機能を実行する任意の構成要素に対応するように意図されている。
【００８２】
さらに、本発明の特定の機能をいくつかの実施形態のうちの１つだけに関して開示したが、そのような機能は、所定または特定の任意の用途に望ましくまたは有利なような他の実施形態の１つまたは複数の他の機能と組み合わせることができる。
【００８３】
（産業上の利用可能性）
本発明の装置及び方法は、不揮発性半導体メモリ装置及び製造の分野に役立つ。詳細には、本発明の装置及び方法は、ＥＥＰＲＯＭなどの不揮発性フラッシュ・メモリ装置に役立つ。
【図面の簡単な説明】
【図１】 本発明の１つの態様によるＳＯＮＯＳ型メモリ・セルの断面図である。
【図２】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第１の方法の断面図である。
【図３】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第１の方法のもう１つの断面図である。
【図４】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第１の方法のさらにもう１つの断面図である。
【図５】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第２の方法の断面図である。
【図６】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第２の方法のもう１つの断面図である。
【図７】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第２の方法のさらにもう１つの断面図である。
【図８】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第２の方法のさらに別のもう１つの断面図である。
【図９】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第３の方法の断面図である。
【図１０】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第３の方法のもう１つの断面図である。
【図１１】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第３の方法のさらにもう１つの断面図である。
【図１２】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第４の方法の断面図である。
【図１３】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第４の方法のもう１つの断面図である。
【図１４】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第４の方法のさらにもう１つの断面図である。
【図１５】 本発明の１つの態様によるＳＯＮＯＳ型不揮発性メモリ装置を形成する第４の方法のさらに別のもう１つの断面図である。
Claims (10)
- 不揮発性半導体メモリ装置を形成する方法であって、
半導体基板上に電荷捕獲誘電体の第１層を形成する工程と、
前記半導体基板上の前記電荷捕獲誘電体の第１層の上に、電荷捕獲誘電体の第２層を形成する工程と、
前記電荷捕獲誘電体の上にソース／ドレイン・マスクを形成する工程と、
前記電荷捕獲誘電体を介して前記半導体基板にソース／ドレイン注入物を注入する工程と、
前記ソース／ドレイン注入物を注入する工程の後、前記半導体基板上の前記電荷捕獲誘電体の第２層の上に、電荷捕獲誘電体の第３層を形成する工程とを含む方法。 - 前記電荷捕獲誘電体の第１層が、二酸化シリコンを含み、前記電荷捕獲誘電体の第２層が、窒化シリコンを含み、前記電荷捕獲誘電体の第３層が、二酸化シリコンを含む請求項１に記載の方法。
- 前記ソース／ドレイン・マスクを形成する前に、前記電荷捕獲誘電体の第２層の上に、第４の誘電体膜を形成する工程を有し、
前記ソース／ドレイン・マスクを形成する工程は、前記第４の誘電体膜を介して前記電荷捕獲誘電体の上に前記ソース／ドレイン・マスクを形成する工程であり、
前記ソース／ドレイン注入物を注入する工程は、前記第４の誘電体膜を介して前記半導体基板に前記ソース／ドレイン注入物を注入する工程であり、
前記ソース／ドレイン注入物を注入した後、前記電荷捕獲誘電体の第３層を形成する工程の前に、前記第４の誘電体膜を除去する工程を有する請求項１に記載の方法。 - 前記ソース／ドレイン・マスクを形成する前に、前記電荷捕獲誘電体の第２層の上に、第４の誘電体膜を形成する工程を有し、
前記ソース／ドレイン・マスクを形成する工程は、前記第４の誘電体膜を介して前記電荷捕獲誘電体の上に前記ソース／ドレイン・マスクを形成する工程であり、
前記ソース／ドレイン注入物を注入する工程は、前記第４の誘電体膜を介して前記半導体基板に前記ソース／ドレイン注入物を注入する工程であり、
前記電荷捕獲誘電体の第３層を形成する工程は、前記第４の誘電体膜の上に追加の材料を形成することにより、前記第４の誘電体膜と前記追加の材料とからなる、前記電荷捕獲誘電体の第３層を形成する工程である請求項１に記載の方法。 - 前記ソース／ドレイン・マスクを形成する前に、前記電荷捕獲誘電体の第２層の上に、第４の誘電体膜を形成する工程を有し、
前記第４の誘電体膜は、前記ソース／ドレイン・マスクを形成する工程の前に除去される請求項１に記載の方法。 - 前記ソース／ドレイン注入物が、最小注入量１×１０１４ａｔｏｍｓ／ｃｍ２以上から最大注入量１×１０１６ａｔｏｍｓ／ｃｍ２以下で注入されたヒ素、ホウ素、アンチモン、インジウム、及びリン並びに最小注入量１×１０ １４ ｉｏｎｓ／ｃｍ ２ 以上から最大注入量１×１０ １６ ｉｏｎｓ／ｃｍ ２ 以下で注入されたＢＦ ２ ＋ のうちの少なくとも１つを含む請求項１に記載の方法。
- 不揮発性半導体メモリ装置のコア領域内に電荷捕獲誘電体領域とソース／ドレイン領域を形成する方法であって、
半導体基板上に電荷捕獲誘電体の第１層を形成する工程と、
前記半導体基板上の前記電荷捕獲誘電体の第１層の上に、電荷捕獲誘電体の第２層を形成する工程と、
前記電荷捕獲誘電体の上にフォトレジストをパターン形成する工程と、
前記電荷捕獲誘電体を介して前記半導体基板に、ヒ素、ホウ素、ＢＦ２ ＋、アンチモン、インジウム、及びリンのうちの少なくとも１つを注入する工程と、
前記注入する工程の後、前記半導体基板上の前記電荷捕獲誘電体の第２層の上に、電荷捕獲誘電体の第３層を形成する工程とを含む方法。 - 前記フォトレジストをパターン形成する前に、前記電荷捕獲誘電体の第２層の上に、第４の誘電体膜を形成する工程を有し、
前記フォトレジストをパターン形成する工程は、前記第４の誘電体膜を介して前記電荷捕獲誘電体の上に前記フォトレジストをパターン形成する工程であり、
前記ヒ素、ホウ素、ＢＦ ２ ＋ 、アンチモン、インジウム、及びリンのうちの少なくとも１つを注入する工程は、前記第４の誘電体膜を介して前記半導体基板に、前記ヒ素、ホウ素、ＢＦ ２ ＋ 、アンチモン、インジウム、及びリンのうちの少なくとも１つを注入する工程であり、
前記ヒ素、ホウ素、ＢＦ２ ＋、アンチモン、インジウム、及びリンのうちの少なくとも１つを注入した後、前記電荷捕獲誘電体の第３層を形成する工程の前に、前記第４の誘電体膜を除去する工程を有する請求項７に記載の方法。 - 前記フォトレジストをパターン形成する前に、前記電荷捕獲誘電体の第２層の上に、第４の誘電体膜を形成する工程を有し、
前記フォトレジストをパターン形成する工程は、前記第４の誘電体膜を介して前記電荷捕獲誘電体の上に前記フォトレジストをパターン形成する工程であり、
前記ヒ素、ホウ素、ＢＦ ２ ＋ 、アンチモン、インジウム、及びリンのうちの少なくとも１つを注入する工程は、前記第４の誘電体膜を介して前記半導体基板に、前記ヒ素、ホウ素、ＢＦ ２ ＋ 、アンチモン、インジウム、及びリンのうちの少なくとも１つを注入する工程であり、
前記電荷捕獲誘電体の第３層を形成する工程は、前記第４の誘電体膜の上に追加の材料を形成することにより、前記第４の誘電体膜と前記追加の材料とからなる、前記電荷捕獲誘電体の第３層を形成する工程である請求項７に記載の方法。 - 前記電荷捕獲誘電体が、ＯＮＯ三重層誘電体、酸化物／酸化タンタル／酸化物三重層誘電体、酸化物／チタン酸ストロンチウム／酸化物三重層誘電体、酸化物／チタン酸ストロンチウム／バリウム・チタン酸ストロンチウム三重層誘電体、及び酸化物／酸化ハフニウム／酸化物三重層誘電体からなるグループから選択される１つを含む請求項７に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/893,279 | 2001-06-27 | ||
| US09/893,279 US6436768B1 (en) | 2001-06-27 | 2001-06-27 | Source drain implant during ONO formation for improved isolation of SONOS devices |
| PCT/US2001/049047 WO2003003451A1 (en) | 2001-06-27 | 2001-12-14 | Isolation of sonos devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004522312A JP2004522312A (ja) | 2004-07-22 |
| JP4885420B2 true JP4885420B2 (ja) | 2012-02-29 |
Family
ID=25401319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003509528A Expired - Lifetime JP4885420B2 (ja) | 2001-06-27 | 2001-12-14 | Ｓｏｎｏｓ型装置の分離を改善するためのｏｎｏ形成中のソース・ドレイン注入 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6436768B1 (ja) |
| EP (1) | EP1399965B1 (ja) |
| JP (1) | JP4885420B2 (ja) |
| DE (1) | DE60143856D1 (ja) |
| TW (1) | TW550786B (ja) |
| WO (1) | WO2003003451A1 (ja) |
Families Citing this family (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399350B1 (ko) * | 2001-08-09 | 2003-09-26 | 삼성전자주식회사 | 부유 트랩형 소자를 가지는 비휘발성 반도체 메모리 장치및 그 제조방법 |
| US6897522B2 (en) * | 2001-10-31 | 2005-05-24 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
| US6925007B2 (en) * | 2001-10-31 | 2005-08-02 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
| TW519734B (en) * | 2001-12-04 | 2003-02-01 | Macronix Int Co Ltd | Programming and erasing methods of non-volatile memory having nitride tunneling layer |
| US6917544B2 (en) | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
| US6730564B1 (en) * | 2002-08-12 | 2004-05-04 | Fasl, Llc | Salicided gate for virtual ground arrays |
| US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
| JP2004193226A (ja) * | 2002-12-09 | 2004-07-08 | Nec Electronics Corp | 不揮発性半導体記憶装置およびその製造方法 |
| DE10259783A1 (de) * | 2002-12-19 | 2004-07-15 | Infineon Technologies Ag | Verfahren zur Verbesserung der Prozessschrittfolge bei der Herstellung von Halbleiterspeichern |
| US6797567B2 (en) * | 2002-12-24 | 2004-09-28 | Macronix International Co., Ltd. | High-K tunneling dielectric for read only memory device and fabrication method thereof |
| US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
| US6794764B1 (en) * | 2003-03-05 | 2004-09-21 | Advanced Micro Devices, Inc. | Charge-trapping memory arrays resistant to damage from contact hole information |
| US7015101B2 (en) * | 2003-10-09 | 2006-03-21 | Chartered Semiconductor Manufacturing Ltd. | Multi-level gate SONOS flash memory device with high voltage oxide and method for the fabrication thereof |
| US7067362B2 (en) * | 2003-10-17 | 2006-06-27 | Chartered Semiconductor Manufacturing Ltd. | Integrated circuit with protected implantation profiles and method for the formation thereof |
| US6962849B1 (en) | 2003-12-05 | 2005-11-08 | Advanced Micro Devices, Inc. | Hard mask spacer for sublithographic bitline |
| KR100721547B1 (ko) * | 2003-12-29 | 2007-05-23 | 주식회사 하이닉스반도체 | 고속으로 데이터 엑세스를 하기 위한 반도체 메모리 장치 |
| US20050251617A1 (en) * | 2004-05-07 | 2005-11-10 | Sinclair Alan W | Hybrid non-volatile memory system |
| KR100567757B1 (ko) * | 2003-12-30 | 2006-04-05 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| US6872609B1 (en) | 2004-01-12 | 2005-03-29 | Advanced Micro Devices, Inc. | Narrow bitline using Safier for mirrorbit |
| US6958272B2 (en) * | 2004-01-12 | 2005-10-25 | Advanced Micro Devices, Inc. | Pocket implant for complementary bit disturb improvement and charging improvement of SONOS memory cell |
| US7151692B2 (en) * | 2004-01-27 | 2006-12-19 | Macronix International Co., Ltd. | Operation scheme for programming charge trapping non-volatile memory |
| US7209389B2 (en) * | 2004-02-03 | 2007-04-24 | Macronix International Co., Ltd. | Trap read only non-volatile memory (TROM) |
| US7158411B2 (en) * | 2004-04-01 | 2007-01-02 | Macronix International Co., Ltd. | Integrated code and data flash memory |
| US7133313B2 (en) * | 2004-04-26 | 2006-11-07 | Macronix International Co., Ltd. | Operation scheme with charge balancing for charge trapping non-volatile memory |
| US7209390B2 (en) * | 2004-04-26 | 2007-04-24 | Macronix International Co., Ltd. | Operation scheme for spectrum shift in charge trapping non-volatile memory |
| US7187590B2 (en) * | 2004-04-26 | 2007-03-06 | Macronix International Co., Ltd. | Method and system for self-convergent erase in charge trapping memory cells |
| US7075828B2 (en) * | 2004-04-26 | 2006-07-11 | Macronix International Co., Intl. | Operation scheme with charge balancing erase for charge trapping non-volatile memory |
| US7164603B2 (en) * | 2004-04-26 | 2007-01-16 | Yen-Hao Shih | Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory |
| US6989320B2 (en) * | 2004-05-11 | 2006-01-24 | Advanced Micro Devices, Inc. | Bitline implant utilizing dual poly |
| US6878988B1 (en) | 2004-06-02 | 2005-04-12 | United Microelectronics Corp. | Non-volatile memory with induced bit lines |
| US7176113B1 (en) | 2004-06-07 | 2007-02-13 | Spansion Llc | LDC implant for mirrorbit to improve Vt roll-off and form sharper junction |
| US7190614B2 (en) * | 2004-06-17 | 2007-03-13 | Macronix International Co., Ltd. | Operation scheme for programming charge trapping non-volatile memory |
| TWI250526B (en) * | 2004-06-24 | 2006-03-01 | Macronix Int Co Ltd | Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory |
| US7106625B2 (en) * | 2004-07-06 | 2006-09-12 | Macronix International Co, Td | Charge trapping non-volatile memory with two trapping locations per gate, and method for operating same |
| US20060007732A1 (en) * | 2004-07-06 | 2006-01-12 | Macronix International Co., Ltd. | Charge trapping non-volatile memory and method for operating same |
| US20060046403A1 (en) * | 2004-08-31 | 2006-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming separated charge-holding regions in a semiconductor device |
| US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
| US7133317B2 (en) * | 2004-11-19 | 2006-11-07 | Macronix International Co., Ltd. | Method and apparatus for programming nonvolatile memory |
| US20060113586A1 (en) * | 2004-11-29 | 2006-06-01 | Macronix International Co., Ltd. | Charge trapping dielectric structure for non-volatile memory |
| US8482052B2 (en) | 2005-01-03 | 2013-07-09 | Macronix International Co., Ltd. | Silicon on insulator and thin film transistor bandgap engineered split gate memory |
| US7473589B2 (en) | 2005-12-09 | 2009-01-06 | Macronix International Co., Ltd. | Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same |
| US7315474B2 (en) * | 2005-01-03 | 2008-01-01 | Macronix International Co., Ltd | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
| US7158420B2 (en) * | 2005-04-29 | 2007-01-02 | Macronix International Co., Ltd. | Inversion bit line, charge trapping non-volatile memory and method of operating same |
| US7786512B2 (en) | 2005-07-18 | 2010-08-31 | Saifun Semiconductors Ltd. | Dense non-volatile memory array and method of fabrication |
| US7763927B2 (en) * | 2005-12-15 | 2010-07-27 | Macronix International Co., Ltd. | Non-volatile memory device having a nitride-oxide dielectric layer |
| US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
| US7704865B2 (en) * | 2005-08-23 | 2010-04-27 | Macronix International Co., Ltd. | Methods of forming charge-trapping dielectric layers for semiconductor memory devices |
| KR100719219B1 (ko) * | 2005-09-20 | 2007-05-16 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US7881123B2 (en) * | 2005-09-23 | 2011-02-01 | Macronix International Co., Ltd. | Multi-operation mode nonvolatile memory |
| US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
| US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
| US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
| US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
| US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
| US7907450B2 (en) | 2006-05-08 | 2011-03-15 | Macronix International Co., Ltd. | Methods and apparatus for implementing bit-by-bit erase of a flash memory device |
| US8587049B2 (en) * | 2006-07-17 | 2013-11-19 | Spansion, Llc | Memory cell system with charge trap |
| US20080023776A1 (en) * | 2006-07-25 | 2008-01-31 | Micrel, Incorporated | Metal oxide semiconductor device with improved threshold voltage and drain junction breakdown voltage and method for fabricating same |
| US8143661B2 (en) * | 2006-10-10 | 2012-03-27 | Spansion Llc | Memory cell system with charge trap |
| US7811890B2 (en) * | 2006-10-11 | 2010-10-12 | Macronix International Co., Ltd. | Vertical channel transistor structure and manufacturing method thereof |
| US8772858B2 (en) | 2006-10-11 | 2014-07-08 | Macronix International Co., Ltd. | Vertical channel memory and manufacturing method thereof and operating method using the same |
| US20080096357A1 (en) * | 2006-10-20 | 2008-04-24 | Spansion Llc | Method for manufacturing a memory device |
| US8223540B2 (en) | 2007-02-02 | 2012-07-17 | Macronix International Co., Ltd. | Method and apparatus for double-sided biasing of nonvolatile memory |
| US7737488B2 (en) | 2007-08-09 | 2010-06-15 | Macronix International Co., Ltd. | Blocking dielectric engineered charge trapping memory cell with high speed erase |
| US8345475B2 (en) * | 2009-11-17 | 2013-01-01 | International Business Machines Corporation | Non volatile cell and architecture with single bit random access read, program and erase |
| US9240405B2 (en) | 2011-04-19 | 2016-01-19 | Macronix International Co., Ltd. | Memory with off-chip controller |
| US8772057B1 (en) | 2011-05-13 | 2014-07-08 | Cypress Semiconductor Corporation | Inline method to monitor ONO stack quality |
| US8981459B2 (en) * | 2013-03-12 | 2015-03-17 | Macronix International Co., Ltd. | Structure and manufacturing method of a non-volatile memory |
| US9312293B2 (en) * | 2013-08-27 | 2016-04-12 | Semiconductor Components Industries, Llc | Range modulated implants for image sensors |
| US8916432B1 (en) * | 2014-01-21 | 2014-12-23 | Cypress Semiconductor Corporation | Methods to integrate SONOS into CMOS flow |
| JP2019102520A (ja) * | 2017-11-29 | 2019-06-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4173766A (en) | 1977-09-16 | 1979-11-06 | Fairchild Camera And Instrument Corporation | Insulated gate field-effect transistor read-only memory cell |
| JPS62142363A (ja) * | 1985-12-17 | 1987-06-25 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| US5168334A (en) | 1987-07-31 | 1992-12-01 | Texas Instruments, Incorporated | Non-volatile semiconductor memory |
| JPH0567789A (ja) * | 1991-09-09 | 1993-03-19 | Rohm Co Ltd | 不揮発性記憶装置及びその製造方法 |
| JP3358663B2 (ja) | 1991-10-25 | 2002-12-24 | ローム株式会社 | 半導体記憶装置およびその記憶情報読出方法 |
| US5644533A (en) | 1992-11-02 | 1997-07-01 | Nvx Corporation | Flash memory system, and methods of constructing and utilizing same |
| US5436481A (en) * | 1993-01-21 | 1995-07-25 | Nippon Steel Corporation | MOS-type semiconductor device and method of making the same |
| US5408115A (en) * | 1994-04-04 | 1995-04-18 | Motorola Inc. | Self-aligned, split-gate EEPROM device |
| US5585293A (en) * | 1994-06-03 | 1996-12-17 | Motorola Inc. | Fabrication process for a 1-transistor EEPROM memory device capable of low-voltage operation |
| DE19505293A1 (de) | 1995-02-16 | 1996-08-22 | Siemens Ag | Mehrwertige Festwertspeicherzelle mit verbessertem Störabstand |
| US5774400A (en) * | 1995-12-26 | 1998-06-30 | Nvx Corporation | Structure and method to prevent over erasure of nonvolatile memory transistors |
| US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
| US5966603A (en) | 1997-06-11 | 1999-10-12 | Saifun Semiconductors Ltd. | NROM fabrication method with a periphery portion |
| US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| US5963465A (en) | 1997-12-12 | 1999-10-05 | Saifun Semiconductors, Ltd. | Symmetric segmented memory array architecture |
| TW358236B (en) | 1997-12-19 | 1999-05-11 | Nanya Technology Corp | Improved local silicon oxidization method in the manufacture of semiconductor isolation |
| US6030871A (en) | 1998-05-05 | 2000-02-29 | Saifun Semiconductors Ltd. | Process for producing two bit ROM cell utilizing angled implant |
| US6215148B1 (en) | 1998-05-20 | 2001-04-10 | Saifun Semiconductors Ltd. | NROM cell with improved programming, erasing and cycling |
| US6133095A (en) * | 1999-02-04 | 2000-10-17 | Saifun Semiconductors Ltd. | Method for creating diffusion areas for sources and drains without an etch step |
| US6117730A (en) | 1999-10-25 | 2000-09-12 | Advanced Micro Devices, Inc. | Integrated method by using high temperature oxide for top oxide and periphery gate oxide |
| US6218227B1 (en) * | 1999-10-25 | 2001-04-17 | Advanced Micro Devices, Inc. | Method to generate a MONOS type flash cell using polycrystalline silicon as an ONO top layer |
-
2001
- 2001-06-27 US US09/893,279 patent/US6436768B1/en not_active Expired - Lifetime
- 2001-12-14 WO PCT/US2001/049047 patent/WO2003003451A1/en active Application Filing
- 2001-12-14 EP EP01996286A patent/EP1399965B1/en not_active Expired - Lifetime
- 2001-12-14 DE DE60143856T patent/DE60143856D1/de not_active Expired - Lifetime
- 2001-12-14 JP JP2003509528A patent/JP4885420B2/ja not_active Expired - Lifetime
-
2002
- 2002-05-10 TW TW091109752A patent/TW550786B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003003451A1 (en) | 2003-01-09 |
| US6436768B1 (en) | 2002-08-20 |
| TW550786B (en) | 2003-09-01 |
| DE60143856D1 (de) | 2011-02-24 |
| EP1399965B1 (en) | 2011-01-12 |
| EP1399965A1 (en) | 2004-03-24 |
| JP2004522312A (ja) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4885420B2 (ja) | Ｓｏｎｏｓ型装置の分離を改善するためのｏｎｏ形成中のソース・ドレイン注入 | |
| JP5132024B2 (ja) | 不揮発性半導体メモリ装置を形成する方法 | |
| US6468865B1 (en) | Method of simultaneous formation of bitline isolation and periphery oxide | |
| KR101618160B1 (ko) | 불휘발성 반도체 메모리 및 불휘발성 반도체 메모리의 제조 방법 | |
| US6252276B1 (en) | Non-volatile semiconductor memory device including assymetrically nitrogen doped gate oxide | |
| US6482708B2 (en) | Nonvolatile memory device and method for manufacturing the same | |
| US20090050953A1 (en) | Non-volatile memory device and method for manufacturing the same | |
| US8470669B2 (en) | System and method for EEPROM architecture | |
| US6707078B1 (en) | Dummy wordline for erase and bitline leakage | |
| US6001713A (en) | Methods for forming nitrogen-rich regions in a floating gate and interpoly dielectric layer in a non-volatile semiconductor memory device | |
| US6844587B2 (en) | Non-volatile memory device having improved programming and erasing characteristics and method of fabricating the same | |
| US20070148880A1 (en) | Method of manufacturing a sonos memory | |
| US7932154B2 (en) | Method of fabricating non-volatile flash memory device having at least two different channel concentrations | |
| US6465303B1 (en) | Method of manufacturing spacer etch mask for silicon-oxide-nitride-oxide-silicon (SONOS) type nonvolatile memory | |
| KR100606928B1 (ko) | 비휘발성 메모리 장치 및 그 제조방법 | |
| US7164177B2 (en) | Multi-level memory cell | |
| US6025229A (en) | Method of fabricating split-gate source side injection flash memory array | |
| JP4969748B2 (ja) | 不揮発性半導体記憶装置デバイス及び不揮発性記憶装置セルの製造方法 | |
| US6989319B1 (en) | Methods for forming nitrogen-rich regions in non-volatile semiconductor memory devices | |
| US7227216B2 (en) | Mono gate memory device and fabricating method thereof | |
| KR100685880B1 (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040625 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20041201 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041201 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050112 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091215 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4885420 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080522 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |