DE2624157A1

DE2624157A1 - Halbleiterspeicher

Info

Publication number: DE2624157A1
Application number: DE19762624157
Authority: DE
Inventors: Patrick Clinton Arnett; Joseph Juifu Chang
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1975-06-30
Filing date: 1976-05-29
Publication date: 1977-02-03
Also published as: US4068217A; JPS526089A; GB1533721A

Description

ru-fe

Anmelderin: Ixiternational Business Machines

Corporation, Armonk, W.Y. 10504

Amtliches Aktenzeichen: LTeuanneldung Aktenzeichen der Anmelderin: YO 974 053

Halbleiterspeicher

Die Erfindung betrifft einen Halbleiterspeicher nach dem Oberbegriff des Patentanspruchs 1.

Feldeffekt-Transistoren, die mit in Doppelisolatoren, die den Kanal des FET überlagern, gespeicherten Ladungen arbeiten, sind bekannt. In diesen FETs ist die Grundstruktur aus Gate und Dielektrikum des FETs mit einer Träger-Einfangschnittstelle zwischen dem ersten Isolator, im allgemeinen einem Oxid, und einem zweiten Isolator, im allgemeinen ein einfangendes Material, mit anderen dielektrischen Eigenschaften vorgesehen. Siliciumnitrid und Siliciumdioxid v/erden allgemein als Dielektrikum in Kombination für diese beiden Isolatoren verwendet.

Die Ladungsakkumulation ist auf die unterschiedlichen Leitfähigkeiten der Schichten zurückzuführen und wird in den Isolierschichten gehalten, wenn die angelegte Spannung entfernt wird, weil die Stromdichten in den Schichten nichtlineare Funktionen der Stärke des elektrischen Feldes sind.

Während sich die vorliegende Erfindung insbesondere auf diffundier: te Halbleiterstrukturen bezieht, die metallische Leitungen verwen-j : den, die der Diffusion überlagert sind und von ihr durch eine Dop-| pelisolatorstruktur isoliert sind, gibt es natürlich auch andere Strukturen, die keine Feldeffekt-Transistoren sind, und Doppelisolatoren und Diffusionen in Halbleitern verwenden. Im 1314 Technical Disclosure Bulletin, Band 12, Wr. 1, Juni 1969, ist beispielswei-

609885/1

se auf Seite 202 eine kapazitive Speicherzelle beschrieben, dis Ji ff us ionen in eine:a Halbleiter benutzt, die durch Metal leitungen überzogen sind, die von den Diffusionen durch Schichten aus Siliciumdioxid und Siliciumnitrid isoliert sind. Im IBM Technical Disclosure Bulletin, Band 14, Nr. 12, vom Hai 1973 wird ein Halbleiter mit einer Diffusion Metall-rtitrid-Oxid beschrieben, der mit dein iSinfangen in der Oxidschicht dadurch arbeitet, daß die Oberfläche neben der Diffusion entweder invertiert oder nicht invertiert wird, wodurch die Kapazitanz der Diffusion verändert wird. In der US-Patentschrift Hr. 3 446 955 wird gezeigt, daß die Durchbruchsspannung an einer Übergangsdiode dadurch verändert werden kann, daß man eine geeignete Vorspannung an eine iSlektrode anlegt, üie den übergang überlagert, von ihm aber isoliert ist.

Die US-Patentschrift Nr. 3 833 405 zeigt einen integrierten Halbleiterspeicher mit orthogonal zueinander angeordneten Wort- und ßitleitungen in dem in dem Bereich neben dem durch Vorspannung der übergänge auf Lawinendurchbruchsbedingungen gebildeten Kreuzungsbereich injizierte Träger gespeichert werden und wo das Auslesen aufgrund der entgegengesetzten Vorspannung zum Durchbruch in Gegenrichtung erfolgt. Diese Struktur ist jedoch in der Dotierungshühe innerhalb der Bitleitungen und in der Oberfläche des Halbleiters neben der Oxidschicht nicht optimal. Das Ergebnis besteht darin, daß die Trägerspeicherung in einem Bereich neben aber im wesentlichen außerhalb des Schnittbereiches von Wort- und Bitleitung erfolgt. Die Integrationsdichte einer solchen Anordnung ist somit durch diesen Randeffekt begrenzt. Unter gewissen Umständen kann das Auslesen wiederum zu einer beträchtlichen Verschlechterung der im filement gespeicherten Träger führen und somit die nichtflüchtige Lebensdauer der Zelle begrenzen.

Der Erfindung liegt deshalb die Aufgabe zugrunde, einen zerstörungsfreien Halbleitermatrixspeicher mit extrem hoher Packungsdichte der Speicherstellen zu schaffen, der direkt den Bereich zwischen den sich schneidenden und durch ein doppeltes Dielektrikum getrenn-

^ΪΟ"⁴⁰⁵³ 609885/1004

ten metallischen und eindiffundierten Speicherleitungen/ die die kapazitive Kopplung zwischen sich als Anzeige für das Vorhandensein oder das Fehlen einer gespeicherten Ladung benutzen, als Speicherzelle bzw. -bereich ausnutzt.

Die erfindungsgemäße Lösung der Aufgabe besteht im Kennzeichen des Patentanspruchs 1.

Der Speicher der vorliegenden Erfindung läßt sich leicht in Gruppenform ausbilden, worin die Metalleitungen und die diffundierten Leitungen im wesentlichen orthogonal zueinander liegen. Diese Speicheranordnung läßt sich wiederum leicht zu einem dreidimensionalen Randomspeicher zusammensetzen durch Verwendung einer geeigneten Anzahl von Schichten, von denen jede einen Halbleiter ^ines Leitfähicrkeitrstyps enthält. Ein erster Satz von Leitungen mit entgegengesetzter Leitfähigkeit wird darain diffundiert. Sowohl auf dem Halbleitersubtrat als auch auf den diffundierten Leitungen liegt jeweils eine Schicht mit hoher Konzentration (Plusbereich) und zwar an der Oberfläche des Substrates und an der Unterseite der diffundierten Bitleitungen. Ein Ladungsspeicherisolator gleichmäßiger Dicke wird dann auf die Oberfläche des Substrates über die diffundierten Leitungen gelegt. Hinterher wird ein Satz Metalleitungen auf dem Isolator im wesentlichen rechtwinkelig zu den diffundierten Bitleitungen angeordnet. Jeder Kreuzungspunkt einer Metalleitung mit einer diffundierten Leitung bildet eine Speicherzelle. Durch die einmaligen physikalischen Eigenschaften der vorliegenden Erfindung liegt der Ladungsspeicherbereich im Bereich tatsächlich zwischen den beiden Leitungen und hat im wesentjlichen keinen Randeffekt um deren Kanten herum. Es wird angenommen, daß sich dadurch eine höchstmögliche Packungsdichte ergibt. i

Ausführungsbeispiele der Erfindungen sind in den Zeichnungen dargestellt und werden anschließend näher beschrieben. Es zeigen:

Fig. 1A eine Draufsicht auf ein kleines Segment, d.h. ι

vier Speicherelemente eines erfindungsgemäß auf- '

»974 053 --■ „"β,, eg/ToO*

gebauten Halbleiterspeichers

Fig. 1B eine Schnittansicht entlang der Linie B-B der

Fig. 1A mit zwei einzelnen Zellen

Fign. 1C und 1D Schnittansichten entlang der Linie B-B der

Fig. 1A ähnlich der Fig. 1B, diese Figuren zeigen jedoch die effektive Konfiguration des Elementes während zwei verschiedener Vorspannzustände zum Löschen bzw. Schreiben

Fig. 2 eine Draufsicht eines erfindungsgemäß gebauten

integrierten Speichers und

Fig. 3 eine Reihe von Signalen, die an die in Fig. 1Λ

gezeigte spezifische Speicherkonfiguration zum Löschen, Schreiben oder Lesen in einer gewählten Speicherzelle angelegt werden.

Die Aufgabe der vorliegenden Erfindung wird allgemein durch ein Halbleiterspeicherelement gelöst, das aus einem Halbleitersubstrat mit einer ersten Leitfähigkeit besteht, das eine erste Verunreinigungskonzentration enthält. Eine erste Leitung wird in die Oberfläche besagten Substrates mit entgegengesetzter Leitfähigkeit und einer ersten Verunreinigungskonzentration diffundiert. Im ubstrat bzw. in der diffundierten Leitung werden zwei dünne chichten gebildet, von denen jede dieselbe Leitfähigkeit hat wie las umliegende Material, jedoch auch eine zweite Verunreinigungsonzentration, die größer ist als diejenige besagter Bereiche (Pluszeichen). Ein dünner gleichmäßiger Oxidfilm bedeckt besagtes Substrat und die diffundierte Leitung und ein dünner Nitridfilm liegt über besagtem Oxidfilm. Orthogonal zu den diffundierten Leitungen liegen Metalleitungen auf der Oberfläche der genannten Nitridechicht, wo der Bereich direkt zwischen der diffundierten Leitung und der Metalleitung das Speicherelement bildet.

^{974 O53} 609885/100A

Die spezielle physikalische Konfiguration der Speicherzelle läßt adungen in die Schichten des dielektrischen Oxids/Nitrids injizieren, die direkt zwischen den beiden Leitungen liegen, wenn ein awinendurchbruch der PN-Übergänge erfolgt, die zwischen der Leitung und dem umgebenden Substrat gebildet werden und entsprechend vorgespannt sind. Wenn keine Ladung in der dielektrischen Schicht gespeichert wird, besteht eine beträchtliche kapazitive Kopplung zwischen der Metalleitung und der diffundierten Leitung und ein an eine Leitung angelegtes kleines Signal läßt sich leicht in der anderen Leitung durch geeignete Abfrageverstärker oder dergleichen abfühlen. In einem Ausführungsbeispiel der Erfindung kann ein kleines Wechselspannungssignal dem Gleichspannungslesesignal aufgedrückt werden. Auf diese Weise kann man eine ausgezeichnete Störungsunterscheidung erreichen. Da die Beseoperation ein kleines Signal benutzt, das weit unter dem Durchbruchspegel des Elementes liegt, bleibt die darin gespeicherte Ladung virtuell unbegrenzt erhalten und das Element braucht nicht neu geschrieben zu werden wie bei konventionellen Magnetspeichern oder Halbleiterspeichern.

Der Aufbau des Elementes oder der Speicherzelle ist in den Fign. 1A und 1B klar gezeigt. Die Figuren 1C und 1D sind im wesentlichen mit 1B identisch, werden jedoch zur Bezeichnung von zwei Betriebsarten benutzt. Die Speicherzelle selbst besteht aus einem Substrat 11, das darstellungsgemäß aus einem P-leitenden Halbleitermaterial besteht, und in welches zwei Bitleitungen 18 und 20 eindiffundiert sind. Diese Bitleitungen werden von zwei Schichten derselben Leitfähigkeit, jedoch mit unterschiedlicher Dotierung gebildet. Die obere Schicht 25 hat eine geringere Dotierung als die untere ^+-Schicht, die auch durch die Zahlen 18 und 20 bezeichnet ist. Die obere Schicht 23 des Substratmaterials ist auf einem P⁺ Pegel dotiert und so werden nominelle P -N-Übergänge auf jeder eite der diffundierten Bitleitungen gebildet. Eine gleichmäßige ailiciumoxidschicht 22 bedeckt die ganze Anordnung und eine zweite Isolierschicht 24 aus Siliciumnitrid überlagert ebenfalls die gesamte Struktur aus diffundierter Bitleitung und Substrat.

974 053 609886/1004

Schließlich schneiden die in Fig. 1A gezeigten Wortleitungen 26 ! und 27 im wesentlichen rechtwinkelig die diffundierten Bitleitunge^i

I 18 und 20. Diese können konventionell aus Aluminium bestehen und j durch bekannte Techniken niedergeschlagen werden.

Zum Betrieb der Zelle wird eine geeignete Spannung an eine ausgewählte Bitleitung und Wortleitung angelegt, um eine bestimmte Speicherzelle für den Schreibzustand vorzuspannen. Bei Bedarf werden Ladungen in die Isolierschichten zwischen den genannten sich schneidenden Bit- und Wortleitungen injiziert und ändern so die kapazitive Kopplung zwischen diesen Leitungen. Nachfolgende Leseoperationen nutzen diese änderung der kapazitiven Kopplung zum Abfühlen des Ladungszustandes des jeweiligen Speicherelementes. j

Aus der Sicht der mit der vorliegenden Erfindung erzielbaren höchsten Dichte ist es wichtig, daß zur Bildung der P -Schicht 23 und der N-Schicht 25 im Substrat Träger gut in die isolierenden Schich ten injiziert werden, die unter der Wort- und der Bitleitung liegen. Das steht der Speichererscheinung nach der US-Patentschrift Nr. 3 838 405 entgegen, wo der Ladungsbereich in dem Bereich über dem P-N-Übergang selbst liegt und so zu einem Ausfransen der Ladung außerhalb des Beeiches außerhalb der Grenzen unter den Leitungsschnittpunkten führt. Der Grund hierfür liegt darin, daß bei Vorspannung in Sperrichtung eines hochgradig asymmetrischen P-N-Überganges, bei dem eine Seite wesentlich stärker dotiert ist als die andere, die Verarmung fast ausschließlich auf der stark dotier ten Seite erfolgt und daß heiße Träger in die Isolierschicht nur vom Verarmungsbereich injiziert werden. In der erwähnten US-Patent schrift Nr. 3 838 405 liegt der Verarmungsbereich außerhalb des Leitungsschnittpunktes mit dem Ergebnis, daß diese Ladung bei einer solchen Struktur ausfranst. In der vorliegenden Struktur liegt dieser Verarmungsbereich direkt unter dem Schnittpunkt der Leitungen und es tritt kein Ausfransen der Ladung auf.

Die Dotierung des Substrates 11 (P-Bereich), sollte so Klein wie möglich sein, um die N/N⁺-Bitleitungskapazitanz möglichst klein

YQ 974 053 009885/10,04

zu halten, sie sollte jedoch andererseits stark genug sein, um einen Spannungsdurchschlag zwischen den Bitleitungen zu verhindern. Wenn die geschaltete Durchbruchsspannung zwischen den Bereichen N/N und den Bereichen P /P V ist und der Abstand zwischen den Bitleitungen d ist, dann ist die Dotierungskonzentration N gegeben durch

N > 2 K V/q d²

Wenn V = 10 Volt ist und d 1 Mikron, dann sollte die Dotierung N größer sein als 1.3x1O¹⁶ cm"³.

Die Dotierung des N-Bereiches 25 sollte klein genug sein, damit die Spannung über der MNOS-Struktur angelegt werden kann, um diesen N-Bereich zu invertieren, ohne die im Isolator 24 gespeicherte Ladung zu entladen. Das bedeutet, daß die Dotierung N kleiner sein sollte als ^ 10¹⁸ cm""³. N_ß sollte jedoch höher sein als N , so daß bei einem auftretenden Durchbruch zwischen der Bitleitung N/N und dem Feldbereich P⁺/P dieser Durchbruch am P⁺-N-übergang auftritt und nicht am übergang N⁺-P. Somit

N < N_n< 10¹⁸ cm"³.

Der N⁺-Bereich (unterer Teil 18-20 der Bitleitung) sollte so stark wie möglich dotiert sein (stärker als 10¹⁹ cm"³), um den Widerstand der Bitleitung möglichst klein zu halten, die Dotierung soll te möglichst nicht so stark sein, daß die Kristallstruktur des N-Bereiches dadurch beeinflußt wird.

Die Dotierung des P⁺-Bereiches 23 sollte stark genug sein, um eine Inversion unter den betrachteten Betriebsbedingungen zu verhindern, und auch um sicherzustellen, daß ein Durchbruch am übergang P -N und nicht am übergang N⁺-P stattfindet. Diese Dotierungs|- konzentration liegt bei etwa 1O¹⁹/cm~³ oder höher.

Zur Herstellung der Gruppe läßt man zuerst eine dünne Oxidschicht auf den Substrat 11 aufwachsen und dann wird dotiertes Boroxid

609885/1004

und reines Oxid pyrrolithisch niedergeschlagen. Die Bitleitungen 18 und 20 werden photolithographisch definiert. Auf die Oxidschichten wird zum Maskieren der als nächstes auszuführenden Ionen implantation dann entweder ein Photowiderstandsmaterial oder ein anderes zusätzliches Material gelegt. Arsen, Phosphor oder Antimon werden in Ionenimplantation eingebracht zur Bildung der Bitleitungen £i/N⁺. Die P⁺-Schicht 23 wird durch Bordiffusion vom dotierten Oxid während des Erwärmens für die Ionenimplantation auf bekannte !Weise gebildet. Die Oxidschichten werden abgestreift und der Rest

j der MNOS-Struktur über dem ganzen Bereich der Baugruppe gemäß !nachfolgenden Ausführungen gebildet.

,Darauf wird eine Schicht 22 aus Siliciumdioxid mit einer Dicke von \15 bis 25 S gebildet. Diese Schicht kann aber auch dicker sein, beispielsweise 100 A*, und in geeigneter Weise im sogenannten thermischen Aufwachsverfahren hergestellt werden. Die Dicke ist nicht kritisch. Nach dem Aufbau dieser Siliciumdioxidschicht 22 wird darauf eine Siliciumnitridschicht 24 mit einer Dicke von z.B. 500 8 gebildet. Die Dicke dieser Schicht 24 kann in der Praxis zwischen 250 und 1000 S liegen. In einem speziellen Herstellungsverfahren für die Siliciumnitridschicht werden Silan und Tonerde in einem Trägergasstrom aus Wasserstoff gemischt und in eine Kammer eingeführt, die den Siliciumkörper bei einer Temperatur von etwa 800⁰C enthält. Bei dieser Temperatur tritt eine Reaktion ein und es wird die Siliciumnitridschicht 24 auf der Siliciumdioxidschicht 22 gebildet. Nach der Schaffung dieser Siliciumnitridschicht 24 wird ein Metall wie beispielsweise Aluminium in einer Dicke von 8000 * auf die Oberfläche der Siliciumnitridschicht 24 aufgedampft.

Wenn die Aluminiumschicht aufgebracht ist, wird eine nichtgezeigte Photowiderstandsmaske auf die Aluminiumoberfläche aufgelegt? sie wird belichtet, entwickelt, und dann in bekannter Technik so weggeätzt, daß eine Reihe von Wortleitungen 26, 27, 28 und 29 (siehe Fig. 2) über der Oberfläche dee Halbleitersubstrates 11 gebildet werden. Jede dieser Wortleitungen 26, 27, 28 und 29 ist mit einem

^Y0 ^9U ^O53

609885/1ÖÖ4

entsprechenden Worttreiberkreis 30, 31, 32 und 33 gekoppelt, der ausgewählte Spannungen an die entsprechenden Wortleitungen liefert, mit der er gekoppelt ist. Jeder Worttreiberkreis 30, 31, 32 und 33 ist außerdem mit einer Decodierschaltung 34 verbunden, die wiederum an ein nichtgezeigtes Adreßregister angeschlossen ist, das einen Satz von Adreßsignalen an die Decodierschaltung auf den Leitungen 35 liefert.

Die diffundierten Bitleitungen 14, 16, 13 und 20, nachfolgend auch Bitabfrageleitungen genannt, sind an einem Ende mit konventionellen spannungsempfindlichen Abfrageverstärkern 37, 33, 39 und 40 un am anderen Ende mit entsprechenden Schaltern 41, 42, 43 und 44 ver bunden. Jeder der genannten Schalter ist ein Drei-Stellungs-Schalter. In der ersten Stellung ist der Schalter mit Erde verbunden, in der zweiten über einen Bitleitungstreiber 51 mit einem Decodierer 52, so daß gewählte Spannungen auf die Bitabfrageleitung durch geeignete decodierte Signale gegeben werden können. In der dritten Stellung ist der Schalter offen, so daß die zugehörige Bitabfrageleitung von Erde und vom Bitleitungstreiber getrennt werden kann, d.h., elektrisch schwebend gehalten wird.

Jede Kreuzung einer Wortleitung 26, 27, 23 und 29 mit einer diffundierten Bitabfrageleitung 14, 16, 18 und 20 definiert eine separate bestimmte Speicherzelle D1-D16. Die in Fig. 2 gezeigte Gruppe hat also 16 verschiedene Speicherzellen D1-D16 an jedem Schnittpunkt einer Wortleitung mit einer Bitabfrageleitung.

Die kapazitive Kopplung zwischen den Wortleitungen 26-29 und den Bitleitungen 14-20 kann dadurch verändert werden, daß man eine Ladung in die dielektrische Schnittfläche zwischen einer gewählten Bitabfrageleitung und einer gewählten kreuzenden Wortleitung einbringt. Dieses Einbringen einer Ladung in das Dielektrikum über de diffundierten Bitleitung und unter der Metalleitung beschreibt die durch den Schnittpunkt der Leitungen definierte Zelle mittels Veränderung der Kapazitanz zwischen den Leitungen.

609S8S/1004

Zum Einbringen einer Ladung in die Schnittfläche und somit zur Aus führung einer Schreiboperation treibt man den gleichrichtenden übergang am Kreuzungspunkt der Wortleitung und der Bitabfrageleitung in einen Lawinenzustand, so daß hohe Energieladungen vom Lawinenübergang in die dielektrische Schnittfläche injiziert werden. Diese Träger werden nur in die dielektrische Schnittfläche unmittelbar über dem übergangsdurchbruch injiziert und wandern nicht fort.

Im geladenen Zustand ist also die Wortleitung effektiv von der Bit leitung entkoppelt, wogegen im entladenen Zustand eine kapazitive Kopplung besteht.

Zum Löschen der Zelle spannt man die sich schneidende Wortleitung und die Bitleitung so vor, daß die gespeicherten Ladungen in der Zelle von der Schnittfläche in das Substrat 11 zurückgetrieben werden.

Die Arbeitsweise des Speicherelernentes wird anschließend anhand der Pign. 1A - 1D beschrieben. In Fig. 1A ist eine 2x2-Speicheranordnung gezeigt, die in Fig. 1B in Schnittansicht dargestellt ist. Die gezeigte Einheit hat MNOS-Struktur, andere Strukturen können jedoch ebenso benutzt werden. Um in der in den Fign. 1B-D gezeigten Struktur ein Wort zu löschen, wird ein negativer Spannungsstoß an die gewählte Wortleitung angelegt, während alle anderen Wortleitungen und alle Bitleitungen auf Erdpotential gehalten werden. Die negative Spannung kehrt den N-Bereich der Bitleitungen N/N um und somit befindet sich der gesamte Bereich unter der gewählten Wortleitung auf Substratpotential, das Erdpotential sein kann (Fig. 1C). Wenn man annimmt, daß der gelöschte Zustand, ein ladungsfreier Zustand, der auch unwillkürlich Einerzustand genannt werden kann, für die Isolierschicht 24 ist, so erfolgt das Schreiben durch die Injektion von Elektronenlawinen aus den P⁺-N-übergängen an den gewählten Bitstellen. Die P⁺-N-übergänge werden zwischen der P⁺-Feldoberflächendotierung und den N/N⁺-Bitleitungen gebildet. Die Vorspannungen liegen so, daß ein Lawinendurchbruch

^{974 O53} 109885/1(104

an allen anderen Bitstellen unter derselben Wortleitung und an allen Bitstellen unter allen anderen Wortleitungen verhindert wird.

Das Schreiben kann, wie in Fig. 1D gezeigt, erfolgen. Ein positiver Spannungsstoß V wird an die gewählte Wortleitung (siehe Fig. 3) angelegt, während alle anderen Wortleitungen geerdet bleiben. Eine positive Spannung +V^ wird an die Bitleitungen 18 gelegt und steuert die einzuschreibenden Bitstellen in den Nullzustand (geladen). Das Substrat und alle anderen Bitleitungen 20 werden auf Erdpotential gehalten. Die beiden positiven Spannungen veranlassen die P -N-Übergänge an der gewählten Stelle zum Durchbruch und so werden Elektronen in die Isolatorstruktur genau unter den Wortleitungen injiziert, wie es durch die gestrichelte Linie 60 gezeigt ist. Die negative Ladung im Isolator, die den Nullzustand darstellt, löst eine Invertierung des darunterliegenden N-Bereiches 25 aus und isoliert so die N -Bitleitung 18 von der Wortleitung 24, auch wenn eine geringfügig positive Lesespannung an die Wortleitung angelegt wird. Eine Bitstelle 20 im Einerzustand hat entweder eine positive Ladung oder eine Nulladung in der Isolatorstruktur und eine neutrale N-Oberflache unter sich, und die Wortleitung wird daher an dieser Stelle mit der Bitleitung gekoppelt. Zum Lesen kann ein Impuls oder vorzugsweise ein Zug kurzer positiver Impulse an die gewählte Wortleitung angelegt werden. Bitstellen im Einerzustand koppeln das Signal auf die entsprechenden Bitleitungen und diejenigen im Nullzustand tun das nicht. Um den Effekt der Bitleitungskapazitanz zu reduzieren, kann die Lesespannung an die Bitleitungen angelegt werden und es können die Wortleitungen gelesen werden, wobei eine unerwünschte Kopplung mit entsprechenden Vorspannungen reduziert wird.

Die obige Beschreibung der Arbeitscharakteristik eines Elementes ist bezüglich des Lesens, Schreibens und Löschens natürlich für alle einzelnen Zellen oder Elemente identisch. Die Grundkonzepte der Adressierung der Gruppe, des Schreibens und des Löschens, sind im wesentlichen dieselben wie in der schon öfter zitierten US-Patentschrift Nr. 3 838 405. Gelesen wird jedoch etwas anders,

60988SMOOi

!da der Leseimpuls selbst abhängig vom Zustand der Zelle entweder über diese gekoppelt wird oder nicht. Umschalt- und Vorspannoperationen werden tatsächlich dadurch vereinfacht, daß man nur das iLesesignal auf eine Leitung setzen muß, da in der vorliegenden Erfindung keine Vorspannung für den Lawinendurchbruch erforderlich !ist. Eine vorhandene Ladung in einem gegebenen Speicherelement ,kann natürlich willkürlich zur Darstellung einer binären Eins oder verwendet werden.

Wenn also eine bestimmte Wortleitung gelesen werden soll, braucht man nur die erforderliche Spannung (im gezeigten Ausführungsbeispi^l sind das +4 Volt) mit oder ohne Wechselspannungskomponente auf die gewünschte Wortleitung zu geben, wodurch die mit den Bitleitungen verbundenen Abfrageverstärker 37-40 abhängig von der in einer bestimmten Speicherzelle gespeicherten oder nichtgespeicherten Ladunc ein Ausgangssignal empfangen. Schreib- und Löschoperationen für die; beiden Strukturen sind wiederum sehr ähnlich.

JDie spezifischen Dotierungsstärken und/oder Widerstände für die

!Bereiche P/P⁺ im Halbleitersubstrat 12 und die Bereiche N/N⁺ in den diffundierten Leitungen können natürlich etwas von dem gegebe-i inen spezifischen Beispiel abweichen.

jWährend im Ausführungsbeispiel das Substrat mit P-dotiertem Material und einer daraufliegenden P -Schicht dargestellt wurde, kann ^!es natürlich auch N-dotiertes Material sein mit einer N -Schicht (23 darauf. Die diffundierten Bitleitungen können natürlich auch P/P sein, worin die Schicht 25 neben der Oberfläche der diffundierten Leitung eine die P-Leitung bestimmende Verunreinigung sein kann.

Die relative Dicke der beiden Schichten 23 und 25 in der Oberfläche des Substrats bzw. der Bitleitung ist so gewählt, daß die !schicht in der Bitleitung etwas dicker ist, so daß keine Möglichkeit zur Bildung eines P⁺-/N⁺-t)berganges besteht.

_ϊ0 974Ö53

Claims

PATE H TA N SPRÜCHE

Halbleiterspeicher mit orthogonal zueinander angeordneten Wort- und Bitleitungen/ in dem im Bereich neben dem durch Vorspannung der Übergänge auf Lawinendurchbruchsbedingungen gebildeten Kreuzungsbereich injizierte Träger gespeichert werden und bei dem das Auslesen aufgrund entgegengesetzter Vorspannung zum Durchbruch erfolgt, dadurch gekennzeichnet,

daß ein Speicherelement aus einer über diffundierten Leitungen in einem Halbleitersubstrat niedergeschlagenen Metall leitung gebildet wird, wobei das Substrat mit dielektrischen Schichten unterschiedlicher Leitfähigkeit überzogen ist und das Schreiben einer Information dadurch erfolgt, daß ein Lawinendurchbruch in diffundierten P/N-übergängen ausgelöst wird, wodurch Ladungen in einen Isolator unmittelbar zwischen der diffundierten und der 1-letalleitung injiziert werden und sich die kapazitive Kopplung am Kreuzungspunkt zwischen der diffundierten und der Metalleitung ändert.

Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet,

daß direkt die im Bereich zwischen sich schneidenden und durch ein doppeltes Dielektrikum getrennten metallischen und eindiffundierten Wort- bzw. Bitleitungen, die die kapazitive Kopplung zwischen sich als Anzeige für das Vorhandensein oder Fehlen einer gespeicherten Ladung benutzen, ein Speicherelement bilden.

3. Halbleiterspeicher nach den Ansprüchen 1 und 2, dadurch gekennzeichnet,

daß das Halbleitersubstrat und die eindiffundierte Leitung jeweils eine Schicht mit einer höheren Verunreinigungskonzentration (Plusbereich) als die benachbarten Bereiche aufweisen, jedoch eine gleiche Leitfähigkeit besitzen.

YO 974 053

609885/10Oi

A. Halbleiterspeicher nach den Ansprüchen 1 bis 3, ! dadurch gekennzeichnet,

; daß das Halbleitersubstrat ein Material mit einer ersten Leitfähigkeit und einer ersten Verunreinigungskonzentration ist, daß in die Oberfläche dieses Substrats eine erste Leitung mit entgegengesetzter Leitfähigkeit und mit der ersten Verunreinigungskonzentration diffundiert ist, wodurch zv/ei dünne Schichten gebildet werden, von denen jede dieselbe Leitfähigkeit hat wie das umliegende Material, jedoch eine zweite Verunreinigungskonzentration, die größer ist als diejenige der anderen Bereiche.

,5. Halbleiterspeicher nach Anspruch 4, dadurch gekennzeichnet, daß das Halbleitersubstrat mit einem dünnen gleichmäßigen Oxidfilm bedeckt ist und die eindiffundierte Leitung sowie

, ein dünner Nitridfilm über dem Oxidfilm angebracht ist,

^: daß orthogonal zu den eindiffundierten Leitungen Metallleitungen auf der Oberfläche der genannten Nitridschicht angeordnet sind, so daß direkt zwischen der metallischen Leitung und der eindiffundierten Leitung das Speicherelement liegt.

Halbleiterspeicher nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet,

daß das Substrat ein P-leitendes Halbleitermaterial ist, daß die Bitleitungen von zwei Schichten derselben Leitfähigkeit, jedoch mit unterschiedlicher Dotierung, gebildet werden, daß eine obere Schicht (25) eine geringere Dotierung als eine untere N -Schicht aufweist, daß eine gleichmäßige Siliciumoxidschicht (22) die gesamte Anordnung überzieht und eine zweite Isolierschicht (24) aus Siliciumnitrid ebenfalls überlagert ist.

YO 974 053 80988S/1