DE2644832A1 - Feldeffekt-transistor und verfahren zu seiner herstellung - Google Patents

Feldeffekt-transistor und verfahren zu seiner herstellung

Info

Publication number
DE2644832A1
DE2644832A1 DE19762644832 DE2644832A DE2644832A1 DE 2644832 A1 DE2644832 A1 DE 2644832A1 DE 19762644832 DE19762644832 DE 19762644832 DE 2644832 A DE2644832 A DE 2644832A DE 2644832 A1 DE2644832 A1 DE 2644832A1
Authority
DE
Germany
Prior art keywords
layer
silicon
silicon dioxide
over
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762644832
Other languages
English (en)
Inventor
Shakir Ahmed Abbas
Robert Charles Dockerty
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2644832A1 publication Critical patent/DE2644832A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)

Description

Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Akenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 975 016
Feldeffekt-Transistor und Verfahren zu seiner Herstellung
Die Erfindung betrifft Feldeffekt-Transistoren mit isolierter Gate-Elektrode. Insbesondere befaßt sich die Erfindung mit einem Verfahren zur Reduzierung der in den dielektrischen Schichten oberhalb der aktiven Zonen eines Feldeffekt-Transigtors induzierten Ladungen.
In den US-Patentschriften 3 811 076 und 3 841 926 der Anmelderin sind integrierte Schaltungen mit Feldeffekt-Transistoren beschrieben, be* denen ein Kondensator als Speieherlernent arbeitet. Vom Standpunkt der Kosten und der Leistung ist ein solches Speicherelement für einen Speicher hoher Kapazität bei vernünftiger Arbeitsgeschwindigkeit geeignet, da es sich bei sehr hoher Speicherdichte auf einem Halbleitersubstrat relativ preiswert herstellen läßt.
Wichtigstes Bestandteil dieser dort beschriebenen Speicherzellen ist eine auf einer isolierenden Schicht über einem Halbleitersubstrat niedergeschlagene leitende Schicht. Diese Elektrode, die vorzugsweise aus polykristallinem Silicium, (Polysilicium) besteht, ist sowohl eine Feldabschirmung, als auch eine der Elektroden eines Kondensators. Nach Bildung dieser aus polykristallinem Silicium bestehenden Elektrode wird außerdem eine isolierende Schicht aus Siliciumdioxid gebildet. Diese isolierende Schicht ist erforderlich, da sie die Polysiliciumschicht gegenüber nachfolgen-
709822/0650
den Metallisierungsebenen elektrisch isoliert.
s wurde jedoch festgestellt, daß sich beim Betrieb eines vollständigen Speichers Schwierigkeiten ergeben, die sich aus der relativ leitenden Siliciumdioxidschicht an der Trennfläche mit der aus Siliciumnitrid bestehenden Gateisolation und der Anwesenheit der Polysiliciumelektrode ergeben. Dabei soll der Ausdruck "leitendes Siliciumdioxid" in relativem Sinne verstanden werden. Bei einem an der Oxidschicht liegenden Feld von 4 χ 106 V/cm ist die Leitfähigkeit einer auf der polykristallinen Siliciumschicht gebildeten Siliciuradioxidschicht etwa 1 Million mal stärker als die Leitfähigkeit einer Siliciumdioxidschicht, die durch thermische Oxidation äines Siliciumeinkristall^ entstanden ist.
Dabei tritt folgende Schwierigkeit aufs Wenn eine positive Vorspannung entweder an die aus Polysilicium bestehende Feldabschirmung oder an die Gate-Elektrode angelegt wird, dann werden Elektronen aus der Siliciumnitridachicht in die Siliciumdioxidschicht abgezogen. Wenn während des Betriebs des Feldeffekt-Transistors Elektronen abgezogen werden, dann verbleibt eine negative Ladung an der Trennfläche zwischen Siliciumdioxidschicht und der SiIiciumnitridschicht. Diese Ladung neigt aber dazu, den unmittelbar unterhalb der leitenden Siliciumdioxidschicht liegenden Bereich des Halbleitersubstrats zu invertieren„ Diese Inversion ruft aber eine Erhöhung eines unterhalb eines Schwellwertes ablaufenden Leckstroms hervor, d.h. eines Stroms, der innerhalb der Halbleitervorrichtung unterhalb der normalen Nenn-Schwellwertspannung äes Feldeffekt-Transistors fließt. Dieses Problem ist unter dem Samen "Sidewalkproblem" bekannt geworden, da die Inversion des Siliciums unter den beiden parallel verlaufenden Streifen aus Leitendem Siliciumdioxid stattfindet. Diese zwischen Source- und Drainelektroden des FET liegenden Streifen werden durch die Gateälektrode nicht gesteuert und verursachen parasitäre Leckströme.
ian hat bereits Versuche zur Verringerung dieser Leckströme dai ■ ■
FI 975 016
.709822/0859
durch unternommen, daß man die Temperatur, bei der Polysilicium oxidiert wird, von 925 0C auf 1175 0C erhöht hat oder indem man das Einströmen von Diboran zu Beginn eines Niederschlags von bordotiertem Polysilicium in situ verzögert hat. Durch diese Versuche konnte man diese Leckströme etwas verringern. Trotzdem arbeiten diese Verfahren noch nicht zufriedenstellend.
Zusammenfassung der Erfindung
Es ist Aufgabe der Erfindung, diesen Leckstrom in der oben beschriebenen Art von Feldeffekt-Transistoren praktisch zu beseitigen.
Dies wird dadurch erreicht,, daß zwischen der Trennfläche der !leitenden Siliciumdioxidschicht und der Siliciumnitridschicht ein Bereich hohen spezifischen Widerstandes eingeführt wird. Diese Schicht verhindert einen Elektronentransport zwischen der Trennfläche und der leitenden Siliciumdioxidschicht.
Es wurde festgestellt, daß sich die dabei erzielbare Spannungssicherheit von etwa 4 bis 8 Volt gemäß dem Stand der Technik auf etwa 40 Volt erhöhen läßt.
Die Schicht mit hohem spezifischen Widerstand besteht dabei aus ch€: misch aus der Dampfphase niedergeschlagenem Siliciumdioxid, aus durch Kathodenzerstäubung aufgebrachtem Siliciumdioxid oder Siliciumoxinitrid.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen näher beschrieben. Die unter Schutz zu stellenden Merkmale der Erfindung finden sich in den ebenfalls beigefügten Patentansprüchen.
In den Zeichnungen zeigt:
FI 975 016
703822/0659
Fig. 1 eine Querschnittsansicht eines Feldeffekt-Transistors gemäß dem Stande der Technik;
Fig. 2 eine Draufsicht des Transistors zur Darstellung
der Leckstrombereiche;
Fig. 3 eine Querschnittsansicht eines Feldeffekt-Transistors gemäß einer bevorzugten Ausführungsform der Erfindung und
Fig. 4 eine Querschnittsansicht eines Feldeffekt-Transistors gemäß einer anderen Ausführungsform der Erfindung.
Beschreibung der bevorzugten Ausführungsformen
Die bevorzugten AusführungcJormen sind im wesentlichen Verbesserungen des Herstellungsverfahrens gemäß dem Stande der Technik, wie es im Zusammenhang mit den US-Patentschriften 3 841 926 und 3 811 076 offenbart ist. Daher werden mit Ausnahme des erfindungsgemäßen Verfahrensschritts zur Herstellung einer Schicht mit hohem spezifischen Widerstand die Halbleitervorrichtungen gemäß bekannten Verfahren hergestellt. Es erscheint jedoch angebracht, die Herstellung dieses Feldeffekt-Transistors zu beschreiben. Dadurch wird die Erfindung klargestellt und kann im Zusammenhang gesehen werden, da sie auch auf andere Strukturen als die in den oben genannten Patentschriften beschriebenen Feldeffekt-Transistoren anwendbar ist.
In Fign, 1 und 2 ist ein N-Kanalfeldeffekt-Transistor gemäß dem Stande der Technik dargestellt, der aus einem P-leitenden SiIiciumsubstrat 2 mit einer vorzugsweise (1OQJ kristallographischen Orientierung und einem typischen spezifischen Widerstand von 2 Ohm-cm besteht. Eine zusammengesetzte dielektrische Isolationsschicht aus Siliciumdioxid 4 und Siliciumnitrid 6 bildet dabei
FI 975 016^
709822/0659
die Gate-Isolation. Die Dicke der Siliciumdioxidschicht 4 beträgt vorzugsweise etwa 380 8 und die Siliciumnitridschicht 6 ist etwa 200 8 dick. Die Schicht 4 wird vorzugsweise auf dem Siliciumsubstrat 2 durch Aufheizen in einer trockenen Sauerstoffatmosphäre bei 970 0C hergestellt. Der bevorzugte Dickenbereich für die Gate-; Oxidschicht liegt zwischen 200 und 900 8.
Die Siliciumnitridschicht 6 wird vorzugsweise in einer gasförmigen Atmosphäre von SiH4 plus NH3 in einem Trägergas von N2 bei 800°C hergestellt. Der bevorzugte Bereich der Stärke der Nitridschicht 6 liegt zwischen 100 und 350 8.
Auf der Oberfläche des zusammengesetzten Gatedielektrikums liegen drei Schichten: eine elektrisch leitende Elektrode aus polykristallinem Silicium 8, eine leitende Siliciumdioxidschicht 10 und eine Gate-Elektrode 12, die vorzugsweise aus Aluminium besteht. Wie in der oben genannten US-Patentschrift 3 811 076 beschrieben, dient die polykristalline Elektrode 8 als eine Feldabschirmung und als Elektrode eines Kondensators in mit der Gate-Elektrode zusammenfallenden Bereichen.
Die elektrisch leitende Siliciumdioxidschicht 10 umgibt sowohl die Oberfläche als auch die Seitenwände der Elektrode 8 und weist eine Dicke von etwa 3000 8 auf. Sie dient zur Isolation der Elektrode 8 von der aus Aluminium bestehenden Gatemetallisierung 12. In den Bereichen, in denen die Gate-Elektrode 12 und die polykristalline Elektrode 8 übereinanderliegen, wird ein Kondensator gebildet, bei dem die Schicht 10 das Dielektrikum darstellt.
Die bisher gegebene Beschreibung bildet keinen Teil der Erfindung. Wie bereits erwähnt, ist diese Vorrichtung ein Teil des Standes der Technik.
Wie in der oben genannten US-Patentschrift 3 841 926 beschrieben, wird die Schicht 10 durch Oxidation der Schicht 8 erzeugt. Es
FI 975 016
709822/0659
wurde festgestellt, daß während dieses Verfahrens das in dem PoIysilicium enthaltene Bor in der Zone verbleibt, die zu SiO3 umgewandelt wird.
Die hohe Leitfähigkeit der Oxidschicht 10 läßt sich sowohl auf das in dem Oxid enthaltene Bor als auch auf Oberflächenunregelmäßigkeiten der Polysiliciumschicht 8 zurückführen. Wie in Fign. 1 und 2 gezeigt, bildet sich dabei an der Trennfläche zwischen leitender Siliciumdioxidschicht 10 und der Siliciumnitridschicht 6 eine positive Ladung. Diese Ladung ist zwischen den Seitenwänden 16 und 17 der Schicht 10 konzentriert und wird hier durch Pluszeichen dargestellt. Diese Konfiguration ergibt sich noch deutlicher aus der Darstellung der Fig. 2, in der der problematische Bereich aus zwei rechteckigen Streifen besteht.
Feldeffekt-Transistoren gleichartiger Struktur, wie sie in der US-Patentschrift 3 811 076 beschrieben wurden, können auch anstelle einer mit Bor dotierten Polysiliciumschicht 8 eine mit Phosphor oder Arsen dotierte Polysiliciumschicht 8 enthalten. In diesen Strukturen geht die hohe Leitfähigkeit der Siliciumdioxidschicht 10 nur auf die Oberflächenunregelmäßigkeiten der Polysiliciumschicht 8 zurück.
Während des Betriebs eines N-Kanal-Feldeffekt-Transistors als Spei cherzelle kann beispielsweise an der elektrisch leitenden Elektrode 8 oder auch an der aus Aluminium bestehenden Gateelektrode 12 eine positive Vorspannung angelegt werden. Die Anwesenheit einer positiven Vorspannung bewirkt, daß Elektronen von der Trennfläche zwischen Siliciumdioxidschicht 10 und Siliciumnitridschicht 6 abgezogen werden. Es ist allgemein bekannt, daß an dieser Trennfläche Ladungen eingefangen sind.
Die so von der Trennfläche abgezogenen Elektronen wandeln durch die leitende Oxidschicht 10 nach derjenigen Elektrode 12 oder 8, die vorgespannt ist. Mit den so abgezogenen Elektronen verbleibt
FI 975 016
709822/0659
an der Trennfläche eine positive Ladung. Diese positive Ladung neigt jedoch dazu, in dem darunterliegenden Siliciumsubstrat, wie dies durch die Minuszeichen in Fig. 1 angedeutet ist, eine Inversion hervorzurufen. Diese Inversion verursacht wiederum unterhalb des Schwellwertes liegende Leckströme. In der Praxis verursacht eine solche Erhöhung der Leckströme beim Betrieb eines Feldeffekt-Transistors, daß dieser vorzeitig einschaltet. Da der zwischen Source-Elektrode 20 und Drain-Elektrode 21 über den Kanal in einem N-Kanalfeldeffekt-Transistor fließende Strom negativ ist, bewirkt diese unerwünschte Zunahme an negativen Ladungen, daß der Feldeffekt-Transistor bei einer niedrigeren Schwellwertspannung einschaltet als üblich. Das führt außerdem dazu, daß die in einem Knotenpunktkondensator eingespeicherte Ladung abfließt, so daß die dort gespeicherte Information zerstört wird. Eine ähnliche Wirkung tritt in einem P-Kanalfeldeffekt-Transistor auf, wenn eine negative Vorspannung an den Elektroden angelegt wird.
Wie bereits erwähnt, besteht die erfindungsgemäße Lösung für dieses Problem darin, daß zwischen der Siliciumnitridschicht 6 und der leitenden Siliciumdioxidschicht 10 eine Schicht mit hohem spezifischen Widerstand angebracht wird. Die in Fig. 3 dargestellte Schicht 7 mit hohem spezifischen Widerstand wird aus einer Materialgruppe ausgewählt, die aus chemisch aus der Dampfphase niedergeschlagenem Siliciumdioxid, durch Kathodenzerstäubung aufgebrachtem Siliciumdioxid oder Siliciumoxinitrid (Six N O2 + SiO2) besteht. Die Schichten sind vorzugsweise sehr dünn. Das beispielsweise chemisch aus der Dampfphase niedergeschlagene Siliciumdioxid ist vorzugsweise etwa 1000 Ä stark. Die Siliciuraoxidnitridschicht wird vorzugsweise dadurch gebildet, daß man die Siliciumnitridschicht 6 in einer Sauerstoffatmosphäre für etwa eine Stunde anläßt, wodurch sich eine dünne Schicht aus Siliciumoxinitrid plus Siliciumdioxid bildet.
Das Anlassen von Siliciumnitrid zur Bildung von Siliciumoxinitrid Lst bereits in der US-Patentschrift 3 793 090 der Anmelderin be-
FI 975 016
709822/0659
schrieben. In dieser Patentschrift-war offenbart, daß durch Anlassen des aus Nitridoxid bestehenden Gate-Dielektrikums in Sauerstoff in einem Temperaturbereich zwischen 970 °C und 1170 °C die Verschiebung von Schwellwertspannungen praktisch herabgesetzt werden, die bei Feldeffekt-Transistoren mit Polysilicium-Gateelektrode auftreten. Zum Anmeldezeitpunkt der entsprechenden Patentanmeldung, die zum US-Patent 3 793 090 führte, war angenommen worden, daß bei dem Anlaßverfahren nur die Verbindung Si N 0 gebildet
x y ζ
wird. Wie sich inzwischen herausgestellt hat, wird tatsächlich eine Mischung aus Six N O7, und SiO2 gebildet. Dieser Unterschied ist für praktische Zwecke relativ unwichtig und in der vorliegenden Beschreibung wird daher der Ausdruck Siliciumoxinitrid für die Kombination Six N O2 + SiO3 benutzt.
In der vorliegenden Erfindung dient die Siliciumoxinitridschicht als Schicht hohen spezifischen. Widerstandes zwischen der leitenden Siliciumdioxidschicht 10 und der Siliciumnitridschicht 6 und verhindert damit eine Ladungsinversion» Der Temperaturbereich für die Bildung der Siliciumoxinitridschicht ist dann nicht auf den Bereich von 970 0C bis 1150 ° beschränkt, wenn die Gateelektrode 12 aus einem anderen Material als Polysilicium besteht. Wenn beispielsweise die Gate-Elektrode aus Aluminium besteht, dann wird die Anlaßtemperatur vorzugsweise zwischen 970 0C und 1200 0C gewählt.
Nach Bildung der Schicht aus dem Material hohen spezifischen Widerstandes wird die Polysiliciumschicht 8 gebildet und zwar vorzugsweise durch eine Zersetzung von Silan in Anwesenheit eines borhaltigen Gases, wie z.B. Diboran, bei einer Temperatur von etwa 900 °c. Anschließend wird in der Polysiliciumschicht 8 in den Be-. reichen eine öffnung geätzt, in denen die Gate-Elektrode 12 gebildet werden soll. Außerdem werden in der Schicht 8 öffnungen (nicht gezeigt) gebildet, um die Source- und Drain-Bereiche der Feldeffekt-Transistoren mit Anschlüssen zu versehen. Wie bereits erläutert, könnte die Schicht 8 auch mit Arsen oder Phosphor statt mit Bor dotiert sein.
FI 975 016
709822/0659
Anschließend wird die Isolierschicht 10 gebildet, die die obere Oberfläche und die Seitenwände der Schicht 8 vollständig bedeckt. Wie bereits in der US-Patentschrift 3 841 926 dargelegt, wird die Schicht 10 durch thermisches Aufwachsen aus der Schicht 8 selbst gebildet und etwa 30% der Dicke der Polysiliciumschicht wird dabei zur Oxidschicht 10 umgewandelt. Zu diesem Zeitpunkt bildet sich auf der Oberfläche dann eine kleine Menge Siliciumdioxid, wenn das Material der Schicht 7 mit hohem spezifischem Widerstand Siliciumoxinitrid ist.
Wenn die Schicht 7 aus Siliciumdioxid besteht, das entweder durch Kathodenzerstäubung oder Niederschlag aus der Dampfphase erzeugt wurde, ist auf seiner Oberfläche keine merkliche Bildung von Siliciumdioxid festzustellen.
Das Verfahren wird dann dadurch abgeschlossen, daß eine Gate-Elek- · trode 12' niedergeschlagen wird, die entweder aus Aluminium oder einer Aluminiumlegierung, wie z.B. Aluminium-Kupfer-Silicium, aus polykristallinem Silicium oder aus polykristallinem Silicium und Aluminium zusammengesetzt sein kann. Sine zusammengesetzte Schicht
i aus polykristallinem Silicium und Aluminium besteht vorzugsweise aus einer etwa 0,5 Mikron starken polykristallinen Siliciumschicht, auf der etwa eine 1 Mikron starke Aluminiumschicht niedergeschlagen ist.
In Fig. 4 ist in der zweiten Ausführungsform der Erfindung das Widerstandsmaterial aus dem Gate-Bereich des Feldeffekt-Transi-(stors abgeätzt und ist nur in denjenigen Bereichen vorhanden, in denen es benötigt wird, d.h. zwischen der Oxidschicht 10 und äer Siliciumnitridschicht 6. Dieser Ätzschritt wird vorzugsweise nach Bildung der Oxidschicht 10 und vor dem Niederschlagen der 3ate-Elektrode 12· durchgeführt. Als Ätzmittel wird man vorzugsweise gepufferte Fluorwasserstoffsäure verwenden, da diese Siliciumnitrid nicht so rasch angreift. Der Ätzschritt wird dabei Für eine kurze Zeit durchgeführt, beispielsweise für 30 Sekunden,
FI 975 016
709822/0659
so daß die Schicht 7 aus dem Gate-Bereich vollständig entfernt wird, während die Oxidschicht 10 nicht merklich beeinflußt wird. Dies ist deshalb möglich, weil die Schicht 10 wesentlich dicker ist, nämlich etwa 3000 A, als die Widerstandsschicht 7.
Zusammenfassend wurde durch die Erfindung eine bei Feldeffekt-Transistoren auftrende Schwierigkeit, nämlich das sogenannte Sidewalk-Problem, ausgeräumt, durch das in Feldeffekt-Transistoren mit einer polykristallinen Feldabschirmung eine Inversion verursacht wurde. Die tatsächlich hergestellten Halbleitervorrichtungen mit der Schicht eines Materials hohen spezifischen Widerstandes zeigen keine Inversion, wenn nicht die Gate-Elektrode mit einer Spannung von etwa 40 Volt betrieben wird, eine Spannung, die in der Praxis nie erreicht wird. Im Vergleich dazu zeigen Halbleitervorrichtungen ohne diese Widerstandsschicht bereits dann Inversionen, wenn die an der Gate-Elektrode angelegten Potentiale zwischen 4 und S Volt liegen.
FI 975 016
709822/0659
Leerseite

Claims (8)

PATENTANSPRÜCHE
1. Verfahren zum Herstellen von Feldeffekt-Transistoren, gekennzeichnet durch folgende Verfahrensschritte: Herstellen einer zusammengesetzten Siliciumdioxid-Siliciura-
i nitrid-Isolierschicht über den aktiven Bereichen eines Feld! 1 effekt-Transistors, Niederschlagen einer Feldabschirmelek-, trode aus polykristallinem Silicium über einen Teil dieser j zusammengesetzten Schicht, Herstellen einer Schicht aus ι leitendem Siliciumdioxid über der Oberfläche und den Seiten ; flächen der polykristallinen Siliciumschicht und Nieder-I schlagen einer Gate-Elektrode über der gesamten zusammengei setzten Schicht und Anbringen einer Schicht aus einem Material mit hohem spezifischem Widerstand zwischen der lei-■ tenden Silxciumdioxidschicht und der Siliciumnitridschicht j vor Herstellen der Feldabschirmelektrode, wobei das Matei rial für diese Schicht aus einer Gruppe ausgewählt ist, die j aus Siliciumoxinitrid und Siliciumdioxid besteht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Siliciumdioxid hohen spezifischen Widerstandes durch Kathodenzerstäubung aufgebracht wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die Siliciumdioxidschicht hohen spezifischen Widerstandes durch chemischen Niederschlag aus der Dampfphase aufgebracht wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß zum Aufbringen der Siliciumoxinitridschicht hohen Widerstandes die Siliciumnitridschicht bei einer Temperatur angelassen wird, die zur Bildung von Siliciumoxinitrid ausreicht.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
FI 975 016
ORIGINAL INSPECTED
daß die leitende Siliciumdioxidschicht durch thermische | Oxidation des polykristallinem Siliciums erzeugt wird. !
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß der Teil der Schicht mit hohem spezifischem Widerstand, der über dem Kanalbereich des Feldeffekt-Transistors liegt, entfernt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet,
daß die Siliciumdioxidschicht mit hohem spezifischem Widerj stand durch Kathodenzerstäubung aufgebracht wird.
j
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Siliciumdioxidschicht mit hohem spezifischem Widerstand durch chemischen Niederschlag aus der Dampfphase aufgebracht wird.
9. Verfahren nach Anspruch 6, dadurch gekennzeichnet,
daß die Siliciumnitridschicht bei einer Temperatur gebildetj wird, die ausreichend hoch ist, daß sich Siliciumoxinitrid bilden kann.
10. Verfahren nach Anspruch 6, dadurch gekennzeichnet,
daß die leitende Siliciumdioxidschicht durch thermische Oxidation des polykristallinen Siliciums erzeugt wird.
Feldeffekt-Transistor, hergestellt nach einem oder mehreren der Verfahrensansprüche 1 bis 10 mit einer zusammengesetzten Siliciumdioxid-Siliciumnitrid-Isolierschicht über den aktiven Bereichen des Transistors, einer Feldabschirmelektrode aus polykristallinem Silicium über einem Teil der zusammengesetzten Schicht, einer leitenden SiIiciumdioxidschicht über der oberen und den Seitenflächen dieser Feldabschirmschicht und einer über der zusammengesetzten Schicht und gegen die Feldabschirmung durch die
FI 975 016
leitende Siliciumdioxidschicht isolierte Gate-Elektrode/ dadurch gekennzeichnet,
daß zwischen der leitenden Siliciumdioxidschicht und der Siliciumnitridschicht eine Schicht (7) aus einem Material hohen spezifischen Widerstandes angeordnet ist/ und daß das Material für diese Schicht (7) aus einer Gruppe ausgewählt ist, die aus Siliciumoxinitrid und Siliciumdioxid besteht.
12. Feldeffekt-Transistor nach Anspruch 111, dadurch gekennzeichnet,
daß das Material hohen spezifischen Widerstandes auch zwischen der Siliciumnitridschicht und der Gate-Elektrode angeordnet ist.
FI 975 016
709822/0659-
DE19762644832 1975-11-26 1976-10-05 Feldeffekt-transistor und verfahren zu seiner herstellung Withdrawn DE2644832A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/635,523 US4051273A (en) 1975-11-26 1975-11-26 Field effect transistor structure and method of making same

Publications (1)

Publication Number Publication Date
DE2644832A1 true DE2644832A1 (de) 1977-06-02

Family

ID=24548135

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762644832 Withdrawn DE2644832A1 (de) 1975-11-26 1976-10-05 Feldeffekt-transistor und verfahren zu seiner herstellung

Country Status (7)

Country Link
US (2) US4051273A (de)
JP (1) JPS5266381A (de)
CA (1) CA1061014A (de)
DE (1) DE2644832A1 (de)
FR (1) FR2333348A1 (de)
GB (1) GB1499090A (de)
IT (1) IT1072852B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2967538D1 (en) * 1978-06-14 1985-12-05 Fujitsu Ltd Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
JPS5559729A (en) * 1978-10-27 1980-05-06 Fujitsu Ltd Forming method of semiconductor surface insulating film
US4222164A (en) * 1978-12-29 1980-09-16 International Business Machines Corporation Method of fabrication of self-aligned metal-semiconductor field effect transistors
US4291328A (en) * 1979-06-15 1981-09-22 Texas Instruments Incorporated Interlevel insulator for integrated circuit with implanted resistor element in second-level polycrystalline silicon
US4313782A (en) * 1979-11-14 1982-02-02 Rca Corporation Method of manufacturing submicron channel transistors
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
US4901133A (en) * 1986-04-02 1990-02-13 Texas Instruments Incorporated Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US5017990A (en) * 1989-12-01 1991-05-21 International Business Machines Corporation Raised base bipolar transistor structure and its method of fabrication
CA2074809A1 (en) * 1990-01-29 1991-07-30 Marc J. Madou Passivated silicon substrate
KR940009352B1 (ko) * 1990-07-09 1994-10-07 가부시끼가이샤 도시바 반도체 소자
US5304840A (en) * 1992-07-24 1994-04-19 Trw Inc. Cryogenic radiation-hard dual-layer field oxide for field-effect transistors
DE4308624A1 (de) * 1993-03-18 1994-09-22 Abb Management Ag MOS-gesteuertes Leistungshalbleiterbauelement
KR100291971B1 (ko) * 1993-10-26 2001-10-24 야마자끼 순페이 기판처리장치및방법과박막반도체디바이스제조방법
JP2871530B2 (ja) * 1995-05-10 1999-03-17 日本電気株式会社 半導体装置の製造方法
DE19622276C2 (de) * 1996-06-03 1998-07-09 Siemens Ag Halbleiterstruktur für einen MOS-Transistor und Verfahren zur Herstellung der Halbleiterstruktur
JPH10229059A (ja) * 1997-02-17 1998-08-25 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6562689B1 (en) * 2000-04-14 2003-05-13 Micron Technology, Inc. Non-ion-implanted resistive silicon oxynitride films as resistors
US7081419B2 (en) * 2000-06-28 2006-07-25 Agere Systems Inc. Gate dielectric structure for reducing boron penetration and current leakage
US7271083B2 (en) * 2004-07-22 2007-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. One-transistor random access memory technology compatible with metal gate process

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1541731A (fr) * 1967-08-11 1968-10-11 Comp Generale Electricite Procédé d'élaboration d'une couche mixte de protection
US3629088A (en) * 1968-07-11 1971-12-21 Sperry Rand Corp Sputtering method for deposition of silicon oxynitride
US3658678A (en) * 1969-11-26 1972-04-25 Ibm Glass-annealing process for encapsulating and stabilizing fet devices
GB1432949A (en) * 1972-08-25 1976-04-22 Plessey Co Ltd Silicon dioxide semiconductor product containing boron trioxide and phosphorus pentoxide dopants
US3793090A (en) * 1972-11-21 1974-02-19 Ibm Method for stabilizing fet devices having silicon gates and composite nitride-oxide gate dielectrics
US3841926A (en) * 1973-01-02 1974-10-15 Ibm Integrated circuit fabrication process
US3811076A (en) * 1973-01-02 1974-05-14 Ibm Field effect transistor integrated circuit and memory

Also Published As

Publication number Publication date
JPS556306B2 (de) 1980-02-15
IT1072852B (it) 1985-04-13
US4062040A (en) 1977-12-06
US4051273A (en) 1977-09-27
GB1499090A (en) 1978-01-25
FR2333348A1 (fr) 1977-06-24
FR2333348B1 (de) 1978-06-30
CA1061014A (en) 1979-08-21
JPS5266381A (en) 1977-06-01

Similar Documents

Publication Publication Date Title
DE69212383T2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE2711895C2 (de) Speicher-Feldeffekttransistor mit zwei Gateelektroden und Verfahren zu dessen Herstellung
DE3816358C2 (de)
DE2644832A1 (de) Feldeffekt-transistor und verfahren zu seiner herstellung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE3525396C2 (de)
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE68912482T2 (de) Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind.
DE2805170C2 (de)
DE2627827A1 (de) Integrationstechnik fuer n-kanal- mnosfet-halbleiterbauelemente mit festem und variablem schwellenwert
DE2754229A1 (de) Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren
DE2547828B2 (de) Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor
EP0049392A2 (de) Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik
DE2716691A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE2810597A1 (de) Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht
EP0045469A2 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3236469C2 (de)
DE3046358C2 (de) Feldeffekttransistor in Dünnfilmausbildung
DE19946437A1 (de) Ferroelektrischer Transistor
EP0035160A1 (de) Halbleiter-Speicherzelle mit schwebendem Gate mit Schreib- und Lösch-Elektroden
DE2432352A1 (de) Halbleiterspeicher
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee