DE3046358C2 - Feldeffekttransistor in Dünnfilmausbildung - Google Patents

Feldeffekttransistor in Dünnfilmausbildung

Info

Publication number
DE3046358C2
DE3046358C2 DE3046358A DE3046358A DE3046358C2 DE 3046358 C2 DE3046358 C2 DE 3046358C2 DE 3046358 A DE3046358 A DE 3046358A DE 3046358 A DE3046358 A DE 3046358A DE 3046358 C2 DE3046358 C2 DE 3046358C2
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
layer
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3046358A
Other languages
English (en)
Other versions
DE3046358A1 (de
Inventor
Richard A. Rochester Mich. Flasck
Scott H. Milford Mich. Holmberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Energy Conversion Devices Inc
Original Assignee
Energy Conversion Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Energy Conversion Devices Inc filed Critical Energy Conversion Devices Inc
Publication of DE3046358A1 publication Critical patent/DE3046358A1/de
Application granted granted Critical
Publication of DE3046358C2 publication Critical patent/DE3046358C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Die Erfindung bezieht sich auf einen Feldeffekttransistor in Dünnfilmausbildung - auch TFT genannt - der im Oberbegriff des Patentanspruchs 1 genannten Gattung.
  • Ein solcher TFT ist bereits bekannt (Solid-State Electronics 1976, Seiten 721 bis 729). Dabei wird im Unterschied zu klassischen Transistoren, bei denen kristallines Silizium als Basismaterial dient, armophes Silizium als Halbleiter verwendet. Hierdurch konnten die Herstellungskosten verkleinert werden. Ferner ist es auch bekannt, die dünnen amorphen Filme aus Silizium im Glimmentladungsverfahren niederzuschlagen (WO 79/00 724). Dabei dient Silizium als Gastmatrix, in die als Kompensationsmaterial Wasserstoff oder Fluor eingebaut sein kann. Derartige Halbleitermaterialien werden für elektronische Bauelemente mit pn-Übergängen, wie Gleichrichter, Transistoren u. dgl., verwendet.
  • Darüber hinaus sind verschiedene Bauformen von Dünnschicht-Feldeffekttransistoren bekannt (DE-OS 28 20 331), bei denen für den Gateisolator Tantalpentoxid verwendet wird und eine spezielle Herstellungsweise durch Fotolithographie und Ätztechnik angewendet wird.
  • Schließlich sind auch Feldeffekttransistoren bekannt EP-A-20 929), bei denen Source-Kanal- und Drain-Schichten sukzessive übereinander auf einem elektrisch isolierenden Substrat aufgebaut und zur Bildung einer Mesastruktur geätzt sind. Derartige FETs werden vor allem zur Herstellung von Transistormatrizen verwendet.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, TFTs der eingangs genannten Gattung hinsichtlich ihrer physikalischen Eigenschaften bei einfacher und preiswerter Herstellungsweise zu verbessern.
  • Die Erfindung ist im Patentanspruch 1 gekennzeichnet und in Unteransprüchen sind weitere Ausbildungen derselben beansprucht.
  • So empfiehlt es sich, daß die amorphe halbleitende Legierung Silizium, Fluor und Wasserstoff aufweist und folgende Verbindung bzw. folgende Legierung bildet:
    • Si a : F b : H c

    mit folgenden Anteilen in Atom-%:
    • a: 80-98
    • b: 1-10 und
    • c: 1-10

  • Der Feldeffekttransistor kann einen unterschiedlichen geometrischen Aufbau einschließlich der einer V-MOS-Konstruktion ähnlichen Aufbau aufweisen und kann auf verschiedenen Substraten niedergeschlagen sein. Die Transistoren können auf einem Isolator, einem Halbleiter, einem isolierten Metall oder einem isolierenden Halbleitersubstrat niedergeschlagen sein. Wegen der Möglichkeit, auf verschiedenen Substraten ausgebildet werden zu können und wegen des niedrigen Leck- bzw. Kriechstroms können die Transistoren auch jeweils übereinander, d. h. in Stapelbauweise, ausgebildet sein.
  • Der Dünnfilm-Feldeffekttransistor (TFT) kann abhängig von den besonderen ausgewählten geometrischen Anordnungen und der Filmdicke des amorphen Silizium-Fluor-Halbleiters beispielsweise einen Gleichstrom-Sättigungstrom von 10-6 A bis zu 10-4 A und darüber, eine obere Abschaltfrequenz von mindestens oberhalb 10 MHz, ein hohes Ausschalt-Einschalt- Widerstandsverhältnis von etwa 107 und einen sehr niedrigen Kriechstrom bzw. Leckstrom von etwa 10-11 A oder weniger aufweisen. Außerdem zersetzt sich die Halbleiterlegierung im Laufe der Zeit nicht.
  • Eine bevorzugte Ausbildung der Erfindung wird nun anhand der Zeichnung näher beschrieben. Darin zeigt
  • Fig. 1 einen vertikalen Schnitt einer Ausbildung eines erfindungsgemäßen Dünnfilm-Feldeffektransistors, der metallische Source- und Drainbereiche entsprechend einem planaren MOS-Transistor aufweist;
  • Fig. 2 ein schematisches Schaltbild des in Fig. 1 gezeigten Transistors;
  • Fig. 3 ein vertikales Schnittbild durch eine zweite Ausbildung eines Dünnfilm-Feldeffekttransistors, ähnlich dem in Fig. 1 gezeigten Transistor, der halbleitende Source- und Drainbereiche aufweist;
  • Fig. 4 ein schematisches Schaltbild des in Fig. 3 gezeigten Transistors;
  • Fig. 5 einen vertikalen Schnitt einer anderen Ausbildung eines Dünnfilm-Feldeffekttransistors, ähnlich dem in Fig. 1 dargestellten Transistor, der metallische Source- und Drainbereiche ähnlich einem V-MOS-Transistor aufweist;
  • Fig. 6 ein schematisches Schaltbild des in Fig. 5 gezeigten Transistors;
  • Fig. 7 ein vertikales Schnittbild durch eine zweite Ausbildung eines Dünnfilm-Feldeffekttransistors, ähnlich dem in Fig. 5 gezeigten Transistor, mit halbleitenden Source- und Drainbereichen;
  • Fig. 8 ein schematisches Schaltbild des in Fig. 7 gezeigten Transistors und
  • Fig. 9 ein vertikales Schnittbild durch einen Dünnfilm-Feldeffekttransistor, hinsichtlich der Funktion ähnlich den in Fig. 1-8 gezeigten Transistoren, jedoch mit einem unterschiedlichen geometrischen Aufbau.
  • In größerem Detail nun auf die Figuren Bezug nehmend ist in Fig. 1 ein Dünnfilm-Feldeffekttransistor 10 dargestellt. Der Transistor 10 ist auf einem Substrat 12 aus Isoliermaterial ausgebildet, das Siliciummaterial, eine Schicht eines polymeren Materials oder ein Isolator auf der Oberseite eines Metalls sein kann. Auf dem Substrat 12 ist gemäß der Erfindung eine dünne Legierungsschicht 14 unter Einschluß von Silicium und Fluor niedergeschlagen, die auch Wasserstoff aufweisen kann und zur Bildung einer Legierung des N- oder P-Typs dotiert sein kann. Auf der Oberseite dieser Legierungsschicht 14 befindet sich eine Schicht oder ein Band 16 aus Isoliermaterial, wie einem Feldoxyd, und im Abstand davon ist eine andere Schicht oder ein anderes Band 18 aus Isoliermaterial, wie einem Feldoxyd, angeordnet.
  • Ein Kanal oder eine Öffnung 20 sind durch übliche fotolithografische Verfahren zwischen den 2 Bändern 16 und 18 ausgebildet. Ein SOURCE- oder Quellmetall-Leiter 22 ist über dem Band 16 niedergeschlagen und steht mit einem Teil desselben in Kontakt mit der Legierungsschicht 14, um einen Schottky-Sperrschicht- Kontakt an der Grenzschicht zwischen dem SOURCE-Metall 22 und der amorphen Legierungsschicht 14 zu bilden.
  • In gleichartiger Weise ist auf dem isolierenden Band 18 ein Leiter oder eine Schicht 24 aus DRAIN- oder Abflußmetall niedergeschlagen und mit einem Teil derselben in Kontakt mit der Legierungsschicht 14 gebracht und zwar im Abstand von dem SOURCE-Metall 22. Die Grenzschicht zwischen dem DRAIN-Metall 24 und der amorphen Schicht 14 bildet ebenfalls einen Schottky- Sperrkontakt. Eine GATE- oder Torisolatorschicht 26 aus isolierendem Material wie einem Toroxyd oder einem Tornitrid 26 ist über das SOURCE-Metall 22 und das DRAIN-Metall 24 niedergeschlagen und steht in Kontakt mit der amorphen Legierungsschicht 14 zwischen dem SOURCE- und dem DRAIN-Metall. Auf dieser Schicht 26 aus isolierendem GATE-Material ist ein GATE-Leiter 28 abgeschieden, der aus einem gewünschten Metall wie Aluminium oder Molybdän hergestellt sein kann. Auf dem GATE-Leiter ist eine Schicht 30 aus Isoliermaterial niedergeschlagen, um die Einrichtung zu passivieren.
  • Die Isolierschichten 16 und 30 sollten verbunden werden ehe der nächst benachbarte Transistor mit der SOURCE 22 an einen äußeren Leiter angeschlossen wird. Die Isolierschicht 16 bildet den Isolator für die nächste Einrichtung, und zwar entsprechend dem Isolator 18 des gezeigten Transistors 10.
  • Die GATE-Isolatorschicht 26 und die Bänder 16 und 18 des Isoliermaterials, das als Feldoxyd bezeichnet ist, können aus einem Metalloxyd, aus Siliciumdioxyd oder anderem Isoliermaterial, wie Siliciumnitrid, hergestellt sein. Das SOURCE-Metall 22 und das DRAIN-Metall 24 können aus irgendeinem geeigneten leitfähigen Metall, insbesondere Aluminium, Molybdän oder einem Metall der Gruppe Gold, Palladium, Platin und Chrom, gebildet sein. Der GATE-Isolator kann ein Nitrid, ein Siliciumdioxyd oder ein Siliciumnitrid sein.
  • Gemäß der Erfindung wird eine Legierung bzw. Verbindung, die Silicium und Fluor enthält und auch Wasserstoff enthalten kann, zur Herstellung der amorphen Legierungsschicht 14 verwendet. Diese Legierung sorgt für die oben beschriebenen gewünschten Eigenschaften und kann für viele verschiedene Stromkreise verwendet werden. Die Legierungsschicht 14 ist vorzugsweise aus a - Si a : F b : H c hergestellt, wobei a zwischen 80 und 98 Atomprozent, b zwischen 1 und 10 Atomprozent und c zwischen 1 und 10 Atomprozent betragen.
  • Die Legierung kann mit einem Dotierungsmittel aus den Gruppen V oder III des periodischen Systems in einem Betrag dotiert sein, der sich zwischen 10 und 1000 Teilen pro Million (ppm) befindet. Die Dotierungsmittel und der Betrag derselben können variieren.
  • Die Dicke der Legierungsschicht 14 des amorphen Materials kann zwischen 10 und 500 nm betragen; eine bevorzugte Dicke beträgt 100 nm. Das SOURCE-Metall 22 und das DRAIN-Metall 24 können ebenfalls Dicken zwischen 50 und 2000 nm mit einer bevorzugten Dicke von 200 nm aufweisen. Der GATE-Leiter 28 kann, falls erwünscht, aus dotiertem Halbleitermaterial hergestellt sein, obwohl er als aus Metall bestehend beschrieben wurde.
  • Abhängig von der Geometrie der verschiedenen Schichten und der Dicken der verschiedenen Schichten kann ein Feldeffekttransistor wie oben beschrieben konstruiert sein, bei dem der Reststrom etwa 10-11 A beträgt, was einem hohen Ausschaltwiderstand entspricht, und kann der Gleichspannungs-Sättigungsstrom etwa 10-4 A betragen.
  • Bei der Konstruktion des Dünnfilm-Feldeffekttransistors 10 gemäß Fig. 1 sind die Materialschichten und insbesondere die Legierungsschicht 14 durch verschiedene Niederschlagstechniken, vorzugsweise durch Glimmentladung, niedergeschlagen.
  • Ein übliches schematisches Schaltdiagramm mit dem GATE- (G), dem SOURCE- (S) und den Drain-Kreis (D) des Feldeffekttransistors 10 ist in Fig. 2 dargestellt.
  • In Fig. 3 ist ein planarer Dünnfilm-Feldeffekttransistor 40 dargestellt, der gleich dem Transistor 10 auf einer isolierenden Substratschicht 42 ausgebildet ist. Auf der Oberseite des Substratmaterials 42 ist beispielsweise durch Glimmentladung eine Legierungsschicht 44, die Silicium und Fluor aufweist, vorzugsweise Wasserstoff enthält und vom N- oder P-Typ sein kann, abgeschieden. Auf dieser Legierungsschicht 44 sind zwei Schichten aus Isoliermaterial 46 und 48 niedergeschlagen, die gemäß Fig. 3 als aus einem Feldoxyd bestehend geschildert sind und zwischen sich eine Öffnung 50 enthalten. Auf den Isolierschichten 46 und 48 sind eine SOURCE-Legierungsschicht 52 und eine DRAIN-Legierungsschicht 54 niedergeschlagen, die ebenfalls Silicium und Fluor vorzugsweise Wasserstoff enthalten. Die SOURCE-Legierungsschicht 52 und die DRAIN-Legierungsschicht 54 sind N- oder P-Typ-Legierungen amorpher Art. Eine N-P- oder ein P-N-Übergang wird dann an der Grenzschicht der Schichten 52 und 54 gebildet, um Kontakt mit der Legierungsschicht 44 herzustellen.
  • Nach dem Abscheiden der Schichten 52 und 54 wird eine GATE- Isolatorschicht 56, die als GATE-Oxyd 56 bezeichnet wird, auf dem SOURCE-Bereich 52, dem ausgesetzten Teil der amorphen Schicht 44 und dem DRAIN-Bereich 54 niedergeschlagen. Danach wird ein GATE-Leiter 58 auf dem GATE-Isolator 46 niedergeschlagen und wird eine passivierende Isolierschicht 60 auf der Oberseite des GATE-Isolators 58 niedergeschlagen und als Feldoxyd identifiziert.
  • Ein konventionelles Stromschaltbild des Transistors 40 mit dem GATE- (G), dem SOURCE- (S) und dem Drain-Bereich (D) ist in Fig. 4 gezeigt.
  • Der Unterschied zwischen dem Transistor 40 und dem Transistor 10 besteht darin, daß die DRAIN- und SOURCE-Bereiche oder -leiter 52 und 54 des Transistors 40 aus einem Halbleitermaterial, vorzugsweise einer a - Si : F : H-Legierung bestehen.
  • In Fig. 5 ist eine V-MOS-Konstruktion gezeigt, die als Dünnfilm-Feldeffekttransistor 70 gemäß der Erfindung hergestellt ist. Auf einer Substratschicht 72 wird zuerst eine Schicht oder ein Band aus DRAIN-Metall 74 niedergeschlagen, von der ein zentraler Teil weggeschnitten oder weggeätzt wird. Auf der Oberseite des DRAIN-Metalls 74 ist eine dünne Schicht oder ein Band aus amorpher Legierung 76 abgeschieden, von der ein zentraler Teil weggeschnitten oder weggeätzt ist, der sich in Ausrichtung mit dem weggeschnittenen Teil der Schicht 74 befindet. Entsprechend ist eine Schicht aus SOURCE-Metall 78 auf der Schicht 76 niedergeschlagen und ist ein entsprechender zentraler Teil derselben weggeschnitten. Alternativ können sämtliche Schichten in einem Verfahrensschritt nach dem Niederschlagen aller Schichten weggeätzt werden. Danach wird ein als GATE-Oxyd bezeichneter GATE-Isolator 80 auf dem SOURCE-Metall 78 und in den sich ergebenden zentralen V-förmig eingeschnittenen Raum 82 und auf die geneigten Ränder der Schichtenteile 74, 76 und 78 und über das ausgesetzte Substrat 72 niedergeschlagen. Dann wird ein GATE-Isolator 84 auf den GATE-Isolator 82 abgeschieden und wird eine Schicht 86 aus Isoliermaterial, das als Feldoxyd identifizierbar ist, als eine passivierende Schicht über den GATE-Metall-Leiter 84 abgeschieden. Diese besondere V-MOS-Konstruktion mit dem geöffneten Raum 80 hat den Vorteil, daß zwischen dem SOURCE-Metall 74 und dem DRAIN-Metall 78 durch die Legierungsschicht 76 ein sehr kurzer Abstand L hergestellt wird. Die Schichtdicke oder der Abstand 10 führen zu einer hohen Betriebsfrequenz und einem höheren Sättigungsstrom als bei der Transistorkonfiguration der Fig. 1 und 3. Der Leck- bzw. Kriechstrom kann über dem der Konfigurationen 1 und 3 liegen.
  • Ein übliches Diagramm des Transistors 70 mit der schematischen Darstellung des GATE bzw. Tores G, der SOURCE S und dem DRAIN bzw. Abfluß D ist in Fig. 6 gezeigt.
  • In Fig. 7 ist ein anderer V-MOS-artiger Dünnfilm-Feldeffekttransistor 90 gezeigt, der auf einem Substrat 92 mit auf dem Substrat 92 niedergeschlagenen Legierungsschichten 94, 96 und 98 versehen ist, die Silicium und Fluor (N oder P) aufweisen. Die betreffenden Schichten 94, 96 und 98 haben einen zentralen Teil 100, der ausgeschnitten oder weggeätzt ist. Danach wurde ein GATE-Isolator 102, der als GATE- Oxyd bezeichnet wird, über den Rand der Schicht 98 abgeschieden; er kontaktiert die ausgesetzten Ränder der Schichten 94, 96 und 98 und auch den ausgesetzten Teil des Substrats 92, wie gezeigt ist. Ein GATE-Leiter 104 ist über der Isolierschicht 102 abgeschieden und schließlich ist eine Schicht 106 aus Isoliermaterial, wie einem Feldoxyd, über dem GATE-Leiter 104 deponiert. Der Transistor 90 verwendet im Betrieb die entgegengesetzt vorgespannten P-N-Übergänge, die zwischen den Schichten 94 und 96 und 98 gebildet sind.
  • Der Transistor 90 ist mit der Ausnahme gleich dem in Fig. 5 gezeigten Transistor 70, daß der SOURCE-Bereich 98 und der DRAIN-Bereich 94 aus einer Halbleiterlegierung, wie a - Si : F : H, hergestellt ist.
  • Ein üblicher schematischer Stromkreis des Transistors 90 ist in Fig. 8 gezeigt.
  • In Fig. 9 ist ein anderer Feldeffekttransistor 110 gemäß der Erfindung dargestellt. Der Transistor 110 ist auf einem Metallsubstrat 111 ausgebildet, auf dem eine dünne Schicht aus Isoliermaterial 112 niedergeschlagen ist, die die aktiven Komponenten des Transistors 110 vom Metallsubstrat 111 trennt, jedoch dünn genug ist, um im Transistor 110 erzeugter Hitze die Möglichkeit zu bieten, zu dem Metallsubstrat zu fließen, das als Wärmeableitungsmittel zur Verfügung steht.
  • Der Dünnfilm-Feldeffekttransistor 110 ist durch Abscheiden einer SOURCE-Leiterschicht 114 hergestellt, die aus einem Metall oder einer Halbleiterlegierung des N- oder P-Typs hergestellt ist. Ein DRAIN-Leiter 116 ist auf der Isolierschicht 112 abgeschieden und ebenfalls aus einem Metall oder einer P- oder N-Halbleiterlegierung hergestellt. Auf der Oberseite der Leiter 114 und 116 ist eine eigenleitende oder leicht dotierte Legierungsschicht 118, wie das oben beschriebene Material a - Si : F : H, niedergeschlagen.
  • Auf der Oberseite der Legierungsschicht 118 ist ein GATE-Isolator 120 abgeschieden, der ein Siliciumoxyd oder Siliciumnitrid sein kann. Auf der Oberseite des GATE-Isolators 120 ist eine GATE-Leiterschicht 122 abgeschieden, die ein Metall oder ein Halbleitermaterial sein kann. Eine Passivierungsschicht 124 ist über dem GATE-Leiter 122 niedergeschlagen.
  • Die verschiedenen Transistoren 10, 40, 70, 90 und 110 können in einer Matrix so gebildet sein, daß entweder deren SOURCE-Bereich oder deren DRAIN-Bereich sich als ein Y-Leiter über das Substrat 112 erstrecken. Dann wird der DRAIN- oder SOURCE-Bereich abgeschieden, um einen abgesonderten bzw. ausgeschiedenen DRAIN- oder SOURCE-Bereich zu bilden, der dann mit einem X-Leiter verbunden wird. Danach wird die GATE- bzw. Torelektrode so niedergeschlagen, daß sie sich parallel zur Y-Achse erstreckt, um einen Y-GATE-Leiter zu bilden. Auf diese Weise können die Feldeffekttransistoren 10, 40, 70, 90 und 110 in Verbindung mit PROM-Einrichtungen verwendet werden, um die Isoliereinrichtung in einem Speicherkreis zu bilden, der einen Speicherbereich und die Isoliereinrichtung aufweist.
  • Der Dünnfilm-Feldeffekttransistor gemäß der Erfindung und die hier beschriebenen verschiedenen spezifischen Ausbildungsformen stellen einen Transistor dar, der sehr klein ist und sehr gute Betriebseigenschaften - wie oben genannt - aufweist. Die isolierende Deckschicht, wie die Deckschicht 124 von Fig. 9, der Transistoren kann dazu verwendet werden, die Isolierschicht für einen anderen Transistor zu bilden, der darüber ausgebildet wird, um einen gestapelten Transistoraufbau zu bilden und dadurch die Packungsdichte der Einheit noch weiter zu vergrößern. Dies ist möglich, weil die Schichten im Abscheidungs- bzw. Niederschlagsverfahren hergestellt sind und da niedrige Betriebs- und Reststromverhältnisse der Einrichtungen vorliegen.
  • Aus der Beschreibung wird ersichtlich, daß ein Dünnfilm-Feldeffekttransistor, der eine Legierungsschicht aus a - Si : F : H aufweist, gemäß der Erfindung eine Anzahl von Vorteilen bietet. Die Planarstrukturen von Fig. 1, 3 und 9 können auch in umgekehrter Anordnung als die dargestellte mit dem GATE an der Unterseite bzw. am Boden ausgebildet sein. Die Schottky-Grenzschichten können auch ein MIS (Metall-Isolator-Halbleiter) -Kontakt sein. Darüber hinaus kann der GATE-Leiter in einer Einrichtung auch ein Metall, Polysilicium oder ein dotiertes Halbleitermaterial sein, während ein davon verschiedenes metallisches oder halbleitendes Material die SOURCE bildet.

Claims (11)

1. Feldeffekttransistor in Dünnfilmausbildung, mit einer Halbleiterschicht, die amorphes Silizium aufweist, mit Source und Drain und mit einer isolierten Gate-Elektrode, dadurch gekennzeichnet, daß die Halbleiterschicht (14; 44; 76; 96; 118) eine amorphe Verbindung bzw. amorphe Legierung ist, die außer Silizium auch Fluor aufweist.
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die amorphe Legierung auch Wasserstoff aufweist.
3. Feldeffekttransistor nach Anspruch 2, dadurch gekennzeichnet, daß die amorphe Legierung die Zusammensetzung Si a F b H c aufweist, wobei a zwischen 80 und 98 Atomprozent, b zwischen 1 und 10 Atomprozent und c zwischen 1 und 10 Atomprozent betragen.
4. Feldeffekttransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Dicke der Halbleiterschicht (14; 44; 76; 96; 118) 10 bis 50 nm beträgt.
5. Feldeffekttransistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß Source und Drain je eine Schicht aus Metall (22, 24; 74; 78; 114, 116 ) aufweisen, die mit der Halbleiterschicht (14; 76; 118) in Kontakt steht.
6. Feldeffekttransistor nach Anspruch 5, dadurch gekennzeichnet, daß die Dicke der Metallschichten 50 bis 2000 nm beträgt.
7. Feldeffekttransistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß Source und Drain je eine an der Halbleiterschicht (44; 96) angeordnete Schicht (52, 54; 94, 98) aus einer amorphen Legierung, die Silizium, Fluor und Wasserstoff enthält, aufweisen.
8. Feldeffekttransistor nach Anspruch 7, dadurch gekennzeichnet, daß die Source- und die Drainschicht aus der amorphen Legierung den zum Leitungstyp der Halbleiterschicht entgegengesetzten Leitungstyp aufweisen.
9. Feldeffekttransistor nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß auf einem isolierenden Substrat (12; 42) die Halbleiterschicht (14; 44) und auf der Halbleiterschicht im Abstand die Source- und die Drainschicht (22, 24; 52, 54) und dazwischen die Gate-Isolierschicht (26; 56) und die Gate-Elektrode (28; 58) angeordnet ist (Fig. 1 und 3).
10. Feldeffekttransistor nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß auf einem isolierenden Substrat (112) die Source- und die Drainschicht (114, 116) sowie die Halbleiterschicht (118) und auf der Halbleiterschicht die Gate- Isolierschicht (120) und die Gate-Elektrode (122) angeordnet ist (Fig. 9).
11. Feldeffekttransistor nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß die Source-, die Halbleiter- und die Drainschicht (74, 76, 78; 94, 96, 98) übereinander auf einem isolierenden Substrat (72; 92) angeordnet sind und daß in einem die Schichten durchschneidenden V-förmigen Ausschnitt auf den geneigten Rändern der Schichtenteile ( 74, 76, 78; 94, 96, 98) die Gate-Isolierschicht (80; 102) und die Gate-Elektrode (84; 104) angebracht sind (Fig. 5 und 7).
DE3046358A 1979-12-13 1980-12-09 Feldeffekttransistor in Dünnfilmausbildung Expired DE3046358C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10301179A 1979-12-13 1979-12-13
US20827880A 1980-11-19 1980-11-19

Publications (2)

Publication Number Publication Date
DE3046358A1 DE3046358A1 (de) 1981-09-17
DE3046358C2 true DE3046358C2 (de) 1987-02-26

Family

ID=26799985

Family Applications (2)

Application Number Title Priority Date Filing Date
DE3051063A Expired - Fee Related DE3051063C2 (de) 1979-12-13 1980-12-09
DE3046358A Expired DE3046358C2 (de) 1979-12-13 1980-12-09 Feldeffekttransistor in Dünnfilmausbildung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE3051063A Expired - Fee Related DE3051063C2 (de) 1979-12-13 1980-12-09

Country Status (14)

Country Link
KR (2) KR840001605B1 (de)
AU (2) AU538008B2 (de)
BE (1) BE886630A (de)
CA (3) CA1153480A (de)
DE (2) DE3051063C2 (de)
FR (1) FR2474763B1 (de)
GB (2) GB2067353B (de)
IE (1) IE51076B1 (de)
IL (1) IL61679A (de)
IT (1) IT1193999B (de)
MX (1) MX151189A (de)
NL (2) NL8006770A (de)
SE (1) SE8008738L (de)
SG (1) SG72684G (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294796B1 (en) 1982-04-13 2001-09-25 Seiko Epson Corporation Thin film transistors and active matrices including same
US5698864A (en) * 1982-04-13 1997-12-16 Seiko Epson Corporation Method of manufacturing a liquid crystal device having field effect transistors
US5736751A (en) * 1982-04-13 1998-04-07 Seiko Epson Corporation Field effect transistor having thick source and drain regions
FR2527385B1 (fr) * 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
US5365079A (en) * 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
US5677547A (en) * 1982-04-30 1997-10-14 Seiko Epson Corporation Thin film transistor and display device including same
US5650637A (en) 1982-04-30 1997-07-22 Seiko Epson Corporation Active matrix assembly
US4620208A (en) * 1983-11-08 1986-10-28 Energy Conversion Devices, Inc. High performance, small area thin film transistor
US4543320A (en) * 1983-11-08 1985-09-24 Energy Conversion Devices, Inc. Method of making a high performance, small area thin film transistor
US4633284A (en) * 1983-11-08 1986-12-30 Energy Conversion Devices, Inc. Thin film transistor having an annealed gate oxide and method of making same
US4547789A (en) * 1983-11-08 1985-10-15 Energy Conversion Devices, Inc. High current thin film transistor
US4752814A (en) * 1984-03-12 1988-06-21 Xerox Corporation High voltage thin film transistor
US4769338A (en) * 1984-05-14 1988-09-06 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4670763A (en) * 1984-05-14 1987-06-02 Energy Conversion Devices, Inc. Thin film field effect transistor
US4673957A (en) * 1984-05-14 1987-06-16 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
US4668968A (en) * 1984-05-14 1987-05-26 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
KR100741798B1 (ko) * 2004-12-30 2007-07-25 엘지전자 주식회사 건조기 일체형 세탁기
CN112420821B (zh) * 2020-10-29 2021-11-19 北京元芯碳基集成电路研究院 一种基于碳基材料的y型栅结构及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3384792A (en) * 1965-06-01 1968-05-21 Electro Optical Systems Inc Stacked electrode field effect triode
US4115799A (en) * 1977-01-26 1978-09-19 Westinghouse Electric Corp. Thin film copper transition between aluminum and indium copper films
US4217374A (en) * 1978-03-08 1980-08-12 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors
DE2820331C3 (de) * 1978-05-10 1982-03-18 Lüder, Ernst, Prof. Dr.-Ing., 7000 Stuttgart Dünnschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung
GB2052853A (en) * 1979-06-29 1981-01-28 Ibm Vertical fet on an insulating substrate

Also Published As

Publication number Publication date
KR850001478A (ko) 1985-02-18
AU538008B2 (en) 1984-07-26
AU554058B2 (en) 1986-08-07
FR2474763A1 (fr) 1981-07-31
IT8026642A0 (it) 1980-12-12
SG72684G (en) 1985-03-29
KR830004680A (ko) 1983-07-16
IT1193999B (it) 1988-08-31
GB2067353B (en) 1984-07-04
NL8401928A (nl) 1984-10-01
AU6531380A (en) 1981-06-18
GB2067353A (en) 1981-07-22
DE3046358A1 (de) 1981-09-17
DE3051063C2 (de) 1991-04-11
CA1153480A (en) 1983-09-06
AU2845184A (en) 1984-09-13
FR2474763B1 (fr) 1987-03-20
CA1163377A (en) 1984-03-06
GB2131605B (en) 1985-02-13
GB2131605A (en) 1984-06-20
GB8326775D0 (en) 1983-11-09
BE886630A (fr) 1981-04-01
IE802615L (en) 1981-06-13
KR850000902B1 (ko) 1985-06-26
SE8008738L (sv) 1981-06-14
IE51076B1 (en) 1986-10-01
NL8006770A (nl) 1981-07-16
MX151189A (es) 1984-10-09
KR840001605B1 (ko) 1984-10-11
IL61679A0 (en) 1981-01-30
CA1188008A (en) 1985-05-28
IL61679A (en) 1984-11-30

Similar Documents

Publication Publication Date Title
DE3046358C2 (de) Feldeffekttransistor in Dünnfilmausbildung
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE4242558C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
DE3121224C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE2214935C2 (de) Integrierte MOS-Schaltung
DE1789206C3 (de) Feldeffekt-Transistor
DE19638438A1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2137534A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE3440674A1 (de) Feldeffekt-transistor
DE2109928A1 (de) Feldeffekt Transistor
DE2607203A1 (de) Kantenloser transistor
DE102020123254A1 (de) Halbleitervorrichtung
DE2453279C3 (de) Halbleiteranordnung
DE112017003591T5 (de) Halbleitervorrichtung
DE2460682A1 (de) Halbleitervorrichtung
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE3119137A1 (de) Halbleiter und verfahren zu deren herstellung
DE69210475T2 (de) Bidirektioneller Schaltkreis zur Unterdrückung von Einschaltspannungsstössen
DE2823629C2 (de) Planar-Halbleitervorrichtung
DE3780660T2 (de) Thyristor mit einem mit seinem gate gekoppelten widerstandselement und verfahren zu dessen herstellung.

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 3051063

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 3051063

D2 Grant after examination
8364 No opposition during term of opposition
AH Division in

Ref country code: DE

Ref document number: 3051063

Format of ref document f/p: P

8339 Ceased/non-payment of the annual fee