DE3046358A1 - Feldeffekt-transistor - Google Patents

Feldeffekt-transistor

Info

Publication number
DE3046358A1
DE3046358A1 DE19803046358 DE3046358A DE3046358A1 DE 3046358 A1 DE3046358 A1 DE 3046358A1 DE 19803046358 DE19803046358 DE 19803046358 DE 3046358 A DE3046358 A DE 3046358A DE 3046358 A1 DE3046358 A1 DE 3046358A1
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
transistor according
deposited
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803046358
Other languages
English (en)
Other versions
DE3046358C2 (de
Inventor
Richard A. 48063 Rochester Mich. Flasck
Scott H. 48042 Milford Mich. Holmberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Energy Conversion Devices Inc
Original Assignee
Energy Conversion Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Energy Conversion Devices Inc filed Critical Energy Conversion Devices Inc
Publication of DE3046358A1 publication Critical patent/DE3046358A1/de
Application granted granted Critical
Publication of DE3046358C2 publication Critical patent/DE3046358C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Patentanwälte - 6 -
Dipl. Ing. Hans-Jürgen Müller
Dr. rer. nat. Thomas Berendt J U 4 D J t> ö
Dr.-Ing. Hans Leyh
-Grahn-stroeese D8MGn*en«j Energy Conversion Devices, Inc.
Case 556.2
HJM/Sn
Beschreibung
Die Erfindung bezieht sich auf einen Dünnfilm-Feldeffekt-Transistor und spezieller auf einen solchen Feldeffekt-Transistor in Dünnfilmausbildung, der unter Verwendung einer amorphen Legierung bzw. amorphen Verbindung,einschließlich mindestens Silicium und Fluor, hergestellt ist. Diesbezüglich wird auf den Stand der Technik nach den US-PS 3 217 374, 4 226 898 und Masatsugu Izu "Amorphous Semiconductor Equivalent to Crystalline Semiconductors" verwiesen.
Silicium ist die Basis für die umfangreiche kristalline Halbleiterindustrie und ist das Material, das im wesentlichen in allen kommerziellen integrierten Schaltkreisen verwendet wird, die heute hergestellt werden. Sobald die kristalline Halbleitertechnik das kommerzielle Niveau erreicht hatte, wurde sie die Grundlage für die gegenwärtige umfangreiche Halbleiterelemente-Herstellungsindustrie. Dies geschah aufgrund der Fähigkeit der Wissenschaftler im wesentlichen effektfreie Germanium- und insbesondere Siliciumkristalle aufzuwachsen ui d diese dann in Störstellenleitungsmaterialien bzw. Fehlstellenwerkstoff mit darin eingeschlossenen p-leitenden und η-leitenden Leitfähigkeitsbereichen umzuwandeln. Dies wurde erreicht durch Diffundieren von Donatoren (n) und Akzeptoren (p)-Dotierungsmaterxalien, die als wesentliche Verunreinigungen in die im wesentlichen reinen kristallinen Materialien eingeführt werden, in solches kristallines Material, um dessen elektrische Leitfähigkeit zu vergrößern und entweder
13003S/0653
deren p-Leitung oder deren η-Leitung zu steuern.
Die Halbleiter-Herstellungsverfahren zur Anfertigung von p-n-Grenzflächenkristallen verlangen extrem komplexe,zeitraubende und teure Verfahren und auch hohe Arbeitstemperaturen. Diese in Transistoren und anderen Stromsteuereinrichtungen verwendeten kristallinen Materialien werden daher unter sehr sorgfältig gesteuerten Bedingungen durch Anwachsenlassen bzw. Aufwachsen individueller Silicium- oder Germanium-Einkristalle hergestellt, bei denen die verlangten p-n-Grenzschichten bzw. Übergänge (Junctions) durch Dotieren solcher Einkristalle mit extrem kleinen und kritischen Dotierungsmengen versehen werden. Diese Kristallwachsverfahren führen zu relativ kleinen Kristallelementen bzw. Kristallblättchen ( Wafer), auf denen die integrierten Schaltkreise gebildet werden.
Bei der Wafer-Integrationstechnologie beschränken die kleinbereichigen Kristallblättchen die Gesamtgröße des integrierten Schaltkreises, der auf diesen hergestellt wird. Bei Anwendungen, bei denen großflächige Bereiche erforderlich sind, wie in der Anzeige- bzw. Darstellungstechnologie, können Kristall-Wafer nicht mit so großen Flächen wie erforderlich oder erwünscht ist, hergestellt werden. Die Einrichtungen werden mindestens teilweise durch Diffundieren vonp- oder n-Dotierungsmaterial in das Substrat hergestellt. Darüber hinaus wird jede Einrichtung zwischen diesen Isolierkanälen gebildet, die in das Substrat hinein diffundiert sind. Die Packungsdichte, d.h. die Anzahl von Einrichtungen pro Flächeneinheit der Wafer- bzw. Plättchenoberfläche, ist auch auf den Silicium-Wafern wegen des Leckstromes bzw. Kriechstromes in jeder Einrichtung und wegen der Leistung begrenzt, die zum Betrieb der Einrichtungen erforderlich ist, da jede derselben unerwünschte Wärme erzeugt. Die Silicium-Wafer führen Wärme nicht in geeignetem Maße ab. Außerdem beeinträchtigt der Kriechstrom bzw. Leckstrom die Batterie oder die Lebensdauer der Energiequelle von tragbaren Einrichtungen.
1 30038/068 3
304635R
In der MOS-Schaltkreistechnik ist die Schaltgeschwindigkeit direkt von der Torlänge (gate-Länge) abhängig und zwar derart, daß die kleinste Länge die größte Geschwindigkeit ergibt. Diffusionsverfahren, fotolithografische und andere.Kristallherstellungsverfahren bilden gewisse Grenzen dafür wie kurz die Torlänge gemacht werden kann.
Außerdem ist die Packungsdichte extrem wichtig, da die Zellengröße exponentiell im Zusammenhang mit den Kosten ,jeder Einrichtung steht. So führt beispielsweise eine Verminderung der Matrix- bzw. Formgröße um den Paktor 2 zu einer Verminderung der Kosten um den Faktor in der Größenordnung 6.
Zusammenfassend gesagt verlangen kristalline Silicium-Transistoren und integrierte Schaltkreisparameter, die noch nicht einmal so variabel sind wie erwünscht, eine große Menge an Material, hohe Herstellungstemperaturen und sind nur auf relativ kleinbereichigen Wafern herstellbar sowie mit hohen Kosten und zeitsparend herzustellen. Auf amorphem Silicium basierende Einrichtungen können diese Nachteile von kristallinem Silicium vermeiden. Amorphes Silicium kann schneller, leichter, bei niedrigeren Temperaturen und mit größeren Flächen als kristallines Silicium hergestellt werden.
Infolgedessen wurde sehr viel Aufwand bei der Entwicklung von Verfahren zum einfachen Wiederschlagen amorpher Halbleiterlegierungen oder Filme getrieben, die Jeweils relativ große Flächen umfassen, die, falls erwünscht, nur durch die Größe der Abschaidungseinrichtung begrenzt sind, und die zur Herstellung von p-leitendero. bzw. η-leitenden Materialien dotierbar sind, um p-n-Grenzflächentransistoren und solche Einrichtungen zu erzeugen, die hinsichtlich Kosten und/oder Betriebsweise denjenigen überlegen sind, die aus ihren kristallinen Gegenstücken hergestellt werden. Lange Zeit waren diese Versuche im wesentlichen unproduktiv. Filme aus amorphem Silicium oder Germanium (Gruppe IV des periodischen Systems) sind
ORJGIM.fii. ''V
130038/0653
CC Γ V
normalerweise vierfaltig koordiniert, und es wurde festgestellt, daß sie Mikroleerstellen bzw. Mikroporen, Baumelbindungen (dangling bonds) und andere Defekte aufweisen, die eine hohe Dichte lokalisierter Zustände in deren Bandabstand erzeugen.· Die Anwesenheit einer großen Dichte lokalisierter Zustände im Bandabstand amorpher Silicium-Halbleiterfilme, die sich in solchen Filmen ergeben, die nicht ausreichend dotiert oder anderweitig modifiziert sind, um das Fermi-Niveau nahe an die Leitfähigkeit oder die Valenz-Bänder zu bringen, machen diese zur Herstellung von p-n-Übergangen bei Transistoren und anderen Stromsteuereinrichtungen ungeeignet.
Bei einem Versuch, diese genannten Probleme zu vermindern, die mit amorphem Silicium und Germanium verbunden sind, wurden Arbeiten ausgeführt (W.E.Spear, P.G.Le Comber, Carnegie Laboratory of Physics,, University of Dundee, "Substitutional Doping of Amorphous "Silicon", in Solid State Communications, Vol.17, pp. 1193-1196, 1975) mit dem Ergebnis, daß die lokalisierten Zustände im Bandabstand in amorphem Silicium oder Germanium vermindert werden, um diese näher an eigenleitendes kristallinem Silicium oder Germanium anzunähern und die amorphen Materialien mit geeigneten klassischen Dotierungsmitteln wie beim Dotieren kristallinen Materials wesentlich zu dotieren, um sie störleitend (extrinsic) auszubilden und zu p-n-Leitertypen zu bringen.
Die Verminderung der lokalisierten Zustände wurde durch Glimmentladungs-Niederschlagen von amorphen Siliciumfilmen durchgeführt, bei denen ein Gassilan (SiH^) durch eine Reaktionsröhre geleitet wird, in der das Gas durch eine Hochfrequenz-Glimmentladung zersetzt und bei einer geeigneten Substrattemperatur von etwa 227 - 327° C auf ein Substrat niedergeschlagen bzw. abgeschieden wird. Das derart auf dem Substrat niedergeschlagene Material ist dann ein eigenleitendes (intrinsic) amorphes Material, das aus Silicium und Wasserstoff besteht.
130038/0653
Um amorphes Material herzustellen, wurde ein Gas aus Phosphor-Wasserstoff (phosphine - PH^) für η-Leitung oder ein Gas aus Bor-Wasserstoff (diborane - B2Hg) für p-Leitung mit Silan vorgemischt und durch eine Glimmentladungsreaktionsröhre unter den gleichen Betriebsbedingungen geleitet. Die Gaskonzentration der verwendeten Dotierungsmittel betrug zwischen etwa 5 x 1o und 1o Teile pro Volumen. Das derart niedergeschlagene Material wies mutmaßlich wesentliches Phosphor oder Bor-Dotierung auf und stellte sich als störleitfähig und n- oder p-leitend dar.
Obwohl dies diese Forscher noch nicht wußten, ist es nun durch die Arbeit anderer bekannt, daß der Wasserstoff im Silan bei einer optimalen Temperatur mit vielen der anhängenden Bindungen (dangling) des Siliciums sich während der Glimmentladsungsabschaltung verbindet, um die Dichte der lokalisierten Zustände im Bandabstand wesentlich zu vermindern und im Endergebnis elektronische Eigenschaften des amorphen Materials zu erzielen, die näher an das korrespondierende kristalline Material herankommen.
Jones, Spear, Le Comber, Li und Martins arbeiteten auch an der Herstellung von a-Ge:H aus Ge% unter Verwendung entsprechender Niederschlagstechniken. Das erzielte Material ergab eine Aussage über eine hohe Dichte lokalisierter Zustände in dessen Bandabstand. Obwohl das Material dotiert werden konnte, wurde die Wirksamkeit im Vergleich zu der bei a-Si:H erzielten wesentlich vermindert. In dieser in Philosophical Magazine B. Vol.39, S.147 (1979) veröffentlichten Arbelt schließen die Verfasser, daß das erzielte Material wegen der großen Dichte der Bandzustände "ein weniger attraktives Material für Dotierungsversuche und mögliche Anwendungen darstellt als a-Si".
Die Einbindung von Wasserstoff in die obengenannte Silan-Methode weist nicht nur Begrenzungen auf, die auf dem festgelegten Ver-
130038/06S3
hältnis zwischen Wasserstoff und Silicium im Silan basieren, sondern es ist von größter Bedeutung, daß verschiedene Si: H-Bindungskonfigurationen neue Antibindungszustände entstehen lassen, die in diesen Materialien schädliche Konsequenzen zur Folge haben. Es sind daher grundsätzliche Begrenzungen in der Verminderung der Dichte lokalisierter Zustände in diesen Materialien vorhanden, die insbesondere in Bezug auf die Wirksamkeit von p- als auch von η-Dotierungen ungünstig sind. Die sich ergebende Dichte der Zustände von aus Silan niedergeschlagenen Materialien führt zu einer geringen Sperrbreite, die ihrerseits die Wirksamkeit von Einrichtungen begrenzt, deren Arbeitsweise von der Abwanderung bzw. der Drift freier Träger abhängt. Das Verfahren zur Herstellung dieser Materialien durch die Verwendung von nur Silicium und Wasserstoff führt auch zu einer hohen Dichte von Oberflächenzuständen, die die oben erwähnten Parameter beeinträchtigen.
Nach der Entwicklung des Glimmentladungsniederschlagens von Silicium aus Silangas richtete sich die Aufmerksamkeit auf das Niederschlagen amorpher Siliciumfilme im Zerstäubungsverfahren, und zwar in der Atmosphäre aus einer Mischung von Argon (erforderlich durch den Zerstäubungsniederschlag-Prozeß) und molekularem Wasserstoff, um die Ergebnisse solchen molekularen Wasserstoffs auf die Charakteristika des niedergeschlagenen amorphen Siliciums zu bestimmen. Diese Forschung zeigte, daß der Wasserstoff als Kompensationsmittel wirkte, da_s in einer solchen Weise* daß die lokalisierten Zustände im Bandabstand vermindert wurden. Das Ausmaß, bis zu dem die lokalisierten Zustände im Energieabstand beim Zerstäubungsniederschlagverfahren vermindert wurde, war jedoch geringer als dasjenige, das bei dem oben beschriebenen Silan-Niederschlagsverfahren erreichbar war. Die oben erwähnten p- und n-Dotierungsmaterialien wurden auch beim Zerstäubungsverfahren eingeführt, um p- und η-dotierte Materialien herzustellen. Diese Materialien hatten eine geringere Dotierungswirksamkeit als die beim Glimmentladungsverfahren hergestellten Materialien.
gebunden wurde,
130038/0653
Kein Prozeß ergab wirksame p-dotierte Materialien mit genügend großen Akzeptorkonzentrationen zur Herstellung kommerzieller p-n-Grenzflächeneinrichtungen. Die n-Dotierungswirksamkeit war unterhalb erwünschter annehmbarer kommerzieller Erfordernisse, und das p-Dotieren war besonders deshalb unerwünscht, als es die Anzahl lokalisierter Zustände im Bandabstand vergrößert.
Es wurden auch zahlreiche Verfahren zur Herstellung und Konstruktion von Dünnfilm-Transistoren und -Einrichtungen vorgeschlagen, bei denen verschiedene Transistorfilme aus unterschiedlichen Materialien mit unterschiedlichen elektrischen Charakteristika hergestellt wurden. So wurden beispielsweise Dünnfilm-Transistoren vorgeschlagen, die Nickel-Oxyd-Filme, Silicium-Pilme, amorphe. Silicium-Filme und amorphe Silicium- und Wasserstoff-Filme verwenden, die - wie oben erwähnt - aus Silan hergestellt wurden. Außerdem wurden verschiedene geometrische Konfigurationen^ .wie Planar-MOS-Konstruktionen; vorgeschlagen.
Das vorbekannte Niederschlagen von amorphem Silicium, das durch Wasserstoff aus Silangas bei dem Versuch geändert wurde, es mehr kristallinem Silicium ähnlich zu machen und das in einer ähnlichen Weise wie das Dotieren kristallinen Siliciums dotiert wurde, hat Eigenschaften, die in allen wichtigen Beziehungen jenem von dotiertem kristallinen Silicium unterlegen sind. Wie von Le Comber und Spear u.a. - wie oben erwähnt berichtet wurde, kann der Kriechstrom bei Transistor-Einrich-
—11
tungen au: der Silanbasis so niedrig wie 1o A, der Sättigungsstrom auf etwa 5 x 1o~ A sein, kann die Schaltfrequenz der Einrichtung etwa 1o Hz betragen und ist die Stabilität gering, da das Material mit der Zeit abgebaut wird.
Außerdem wurde vorgeschlagen, eine Solarzelle herzustellen, die im wesentlichen ein fotoempfindlicher Gleichrichter ist, der eine amorphe Legierung mit Silicium und Fluor aufweist (US-PS 4 217 374 und 4 276 898).
13003Ö/0653
Gemäß der Erfindung wird ein Dünnfilm-Feldeffekttransistor geschaffen, der einen Quellbereich, einen Saugbereich, einen Torisolator, einen aus einer amorphen Legierung niedergeschlagenen Dünnfilm, der mindestens Silicium und Fluor aufweist, und mit dem Quellbereich, dem Saugbereich und dem Torisolator gekoppelt ist, und eine Torelektrode aufweist, die sich in Kontakt mit dem Torisolator befindet.
Die amorphe Legierung weist vorzugsweise auch Wasserstoff auf und ist beispielsweise eine amorphe Legierung des Typs a-Si&: Fb:Hc' wobei a zwischen 80 und 98 Atomprozent, b zwischen 1 und 1o Atomprozent und c zwischen 1 und 1o Atomprozent betragen.
Der Feldeffekttransistor kann einen unterschiedlichen geometrischen Aufbau einschließlich der einer V-MOS-Konstruktion ähnlichen Aufbau aufweisen und kann auf verschiedenen Substraten niedergeschlagen sein, die zwischen den aktiven Bereichen des Dünnfilms des Feldeffekttransistors und eines leitfähigen Substrats, wie einem Metall, einen Isolator aufweisen. Die Transistoren können auf einem Isolator, einem Halbleiter, einem isolierenden Metall oder einem isolierenden Halbleitersubstrat niedergeschlagen sein. Wegen der Möglichkeit, auf verschiedenen Substraten ausgebildet werden zu können und wegen des niedrigen Leck- bzw. Kriech- und Betriebsstroms können die Transistoren auch jeweils übereinander d.h. in Stapelbauweise ausgebildet sein.
Der Dünnfilm-Feldeffekttransistor kann verschiedene erwünschte Eigenschaften aufweisen und zwar abhängig von den besonderen ausgewählten geometrischen Anordnungen und dör Filmdicke des amorphen Silicium-Fluor-Materials, das gewählt ist, wie beispielweise einen Gleichstrom-Sättigungsstrom von so einem niedrigen Wert 1o~ A bis zu größeren als 1o A, einer oberen Abschaltfrequenz von mindestens oberhalb 1o MHz, einem hohen
•γ
Ausschalt-Einschalt-Widerstandsverhältnis von etwa 1o und einem sehr niedrigen Kriechstrom bzw. Leckstrom von etwa
—11
1o A oder weniger. Außerdem zersetzt sich die Legierung im Laufe der Zeit nicht.
130038/0653
Demgemäß besteht eine Aufgabe der Erfindung in der Schaffung einer Dünnfilm-Feldeffekttransistor-Einrichtung mit einem Quellbereich, einem Saugbereich, einem Torisolator und einer Torelektrode in Kontakt mit dem Torisolator, die gekennzeichnet ist durch einen dünnen Film, der aus amorpher Legierung niedergeschlagen bzw. abgeschieden ist, die mindestens Silicium und Fluor aufweist,und mit dem Quellbereich, dem Saugbereich und dem Torisolator gekoppelt bzw. verbunden ist.
Eine andere Aufgabe der Erfindung besteht in der Schaffung einer Dünnfilm-Feldeffekttransistor-Einrichtung mit einem Quellbereich, einem Saugbereich, einem Torisolator, einem niedergeschlagenen Halbleiter-Legierungsdünnfilm, der mit dem Quellbereich, dem Saugbereich und dem Torisolator gekoppelt bzw. verbunden ist und eine V-MOS-artige Konstruktion darstellt.
Zusammenfassend kann gesagt werden, daß derartige Einrichtungen einen niedrigen Leck- oder Reststrom von etwa 1o~ ° A oder noch weniger aufweisen.
Eine bevorzugte Ausbildung der Erfindung wird nun an Hand der Zeichnung näher beschrieben. Darin zeigen;
Fig. 1 einen vertikalen Schnitt einer Ausbildung eines niedergeschlagenen Dünnfilm-Feldeffekttransistors, der gemäß der Erfindung hergestellt ist und metallische QueDl- und Saugbereiche entsprechend einem planaren MOS-Transistor aufweist;
Fig. 2 ein schematisches Schaltbild des in Figur 1 gezeigten Transistors;
Fig. 3 ein vertikales Schnittbild durch eine zweite Ausbildung eines niedergeschlagenen Dünnfilm-Feldeffekttrans is to rs, ähnlich dem in Fig. 1 gezeigten Transistor, der halbleitende Quell- und Saugbereiche aufweist;
130038/0653
Fig. 4 ein schematisc^Jaes Schaltbild des in Fig. 3 gezeigten Transistors;
Fig. 5 einen vertikalen Schnitt einer anderen Ausbildung eines abgeschiedenen Dünnfilm-Feldeffekttransistors, ähnlich dem in Fig. 1 dargestellten Transistor, der metallische Quell- und Saugbereiche ähnlich einem V-MOS-Transistor aufweist;
Fig. 6 ein schematisches Schaltbild des in Fig. 5 gezeigten TrareLstors;
Fig. 7 ein vertikales Schnittbild durch eine zweite Ausbildung eines niedergeschlagenen Dünnfilm-Feldeffekttransistors , ähnlich dem in Fig. 5 gezeigten Transistor, mit halbleitenden Quell- und Saugbereichen;
Fig. 8 ein schematisches Schaltbild des in Fig. 7 gezeigten Transistors und
Fig. 9 ein vertikales Schnittbild durch einen niedergeschlagenen Dünnfilm-Feldeffekttransistor, hinsichtlich der Etinktion ähnlich den in Fig. 1-8 gezeigten Transistoren, jedoch mit einem unterschiedlichen geometrischen Aufbau.
In größerem Detail nun auf die Figuren Bezug nehmend ist in Fig. 1 ein Dünnfilm-Feldeffekttranistor 1o dargestellt, der gemäß der Erfindung hergestellt ist. Der Transistor 1o ist auf einem Substrat 12 aus Isoliermaterial ausgebildet, das Siliciummaterial, eine Schicht eines polymeren Materials oder ein Isolator auf der Oberseite eines Metalls sein kann. Auf dem Substrat 12 ist gemäß der Erfindung eine dünne Legierungsschicht 14 unter Einschluß von Silicium und Fluor niedergeschlagen, die auch Wasserstoff aufweisen kann und zur Bildung eines Legierung des N- oder P-Typs dotiert sein kann. Auf der Oberseite dieser Legierungsschicht 14 befindet sich eine
130038/0653
Schicht oder ein Band 16 aus Isoliermaterial, wie einem Feldoxyd (field oxide), und im Abstand davon ist eine andere Schicht oder ein anderes Band 18 aus Isoliermaterial, wie einem Feldoxyd; angeordnet.
Ein Kanal oder eine Öffnung 2o sind durch übliche fotolithografische Verfahren zwischen den 2 Bändern 16 und 18 ausgebildet. Ein Quellmetall-Leiter 22 ist über dem Band 16 niedergeschlagen und steht mit einem Teil desselben in Kontakt mit der Legierungsschicht 14, um einen Schottky-Sperrschicht-Kontakt an der Grenzschicht zwischen dem Quellmetall 22 und der amorphen Legierungsschicht 14 zu bilden.
In gleichartiger Weise ist auf dem isolierenden Band 18 ein Leiter oder eine Schicht 24 aus Saugmetall (drain metal) niedergeschlagen und mit einem Teil derselben in Kontakt mit der Legierungsschicht 14 gebracht und zwar im Abstand von dem Quellmetall 22. Die Grenzschicht zwischen dem Saugmetall 24 und der amorphen Schicht 14 bildet einen anderen Schottky-Sperrkontakt. Eine Torisolatorschicht 26 aus isolierendem Material wie einem Toroxyd (gate oxide) oder einem Tornitrid 26 ist über das Quellmetall 22 und das Saugmetall 24 niedergeschlagen und steht in Kontakt mit der amorphen Legierungsschicht 14 zwischen dem Quell- und dem Saugmetall. Auf dieser Schicht 26 aus isolierendem Tormaterial ist ein Torleiter 28 abgeschieden, der aus einem gewünschten Metall wie Aluminium oder Molybdän hergestellt sein kann. Auf dem Torleiter ist eine andere Schicht 3o aus Isoliermaterial niedergeschlagen, um die Einrichtung, die als ein Feldoxyd identifizierbar ist, zu passivieren.
Die Isolierschichten 16 und 3o sollten verbunden werden ehe der nächst benachbarte Transistor mit der Quelle 22 an einen äußeren Leiter angeschlossen wird. Die Isolierschicht 16 bildet den Isolator für die nächste Einrichtung, und zwar
130038/0653
30A6358
entsprechend dem Isolator 18 des gezeigten Transistors 1o.
Die Torisolatorschicht 26 land die Bänder 16 und 18 des Isoliermaterials, das als Feldoxyd bezeichnet ist, können aus einem Metalloxyd, aus Siliciumdioxyd oder anderem Isoliermaterial, wie Siliciumnitrid, hergestellt sein. Das Quellmetall und das Saugmetall 24 können aus irgendeinem geeigneten leitfähigen Metall, insbesondere Aluminium, Molybdän oder einem Metall der Gruppe Gold, Palladium, Platin und Chromium, gebildet sein. Der Torisolator kann ein Nitrid, ein Siliciumdioxyd oder ein Siliciumnitrid sein.
Gemäß der Erfindung wird eine Legierung bzw. Verbindung, die Silicium und Fluor enthält und auch Wasserstoff enthalten kann, zur Herstellung der amorphen Legierungs- bzw. Verbindungsschicht 14 verwendet. Diese Legierung sorgt für die oben beschriebenen gewünschten Eigenschaften und kann für viele verschiedene Stromkreise verwendet werden. Die Legierungsschicht 14 ist vorzugsweise aus a-Si^rF^rH,, hergestellt, wobei a
CL U V
zwischen 8o und 98 Atomprozent, b zwischen 1 und 1o Atomprozent und c zwischen 1 und 1o Atomprozent betragen.
Die Legierung kenn mit einem Dotierungsmittel aus den Gruppen V oder III des periodischen Systems in einem Betrag dotiert sein, der sich zwischen 1o und 1ooo Teilen pro Million (ppm) befindet. Die Dotierungsmittel und der Betrag derselben können variieren.
Die Dicke der Legierungsschicht 14 des amorphen Materials kann zwischen 1oo und 5ooo X betragen; eine bevorzugte Dicke beträgt 1ooo i. Das Quellmetall 22 und das Saugmetall 24 können ebenfalls Dicken zwischen 5oo und 2o ooo A mit einer bevorzugten Dicke von 2ooo K aufweisen. Der Torleiter 28 kann, falls erwünscht, aus dotiertem Halbleitermaterial hergestellt sein, obwohl er als aus Metall bestehend beschrieben wurde.
130038/0853
Abhängig von der Geometrie der verschiedenen Schichten und der Dicken der verschiedenen Schichten kann ein Feldeffekttransistor wie oben beschrieben konstruiert sein, bei dem
—11
der Reststrom etwa 1o A beträgt, was einem hohen Ausschaltwiderstand entspricht, und kann der Gleichspannungs-Sättigungsstrom etwa 1o~" A betragen.
Bei der Konstruktion des Dünnfilm-Feldeffekttransistors 1o gemäß Fig. 1 sind die Materialschichten und insbesondere die Legierungsschicht 14 durch verschiedene Niederschlagstechniken, vorzugsweise durch Glimmentladung, niedergeschlagen.
Ein übliches schematisches Sehaltdiagramm mit dem Tor (G), der Quelle (S) und dem Saug- oder Drain-Kreis (D) des Feldeffekttransistors 1o ist in Fig. 2 dargestellt.
In Fig. 3 ist ein planarer Dünnfilm-Feldeffekttransistor 4o dargestellt, der gleich dem Transistor 1o auf einer isolierenden Substratschicht 42 ausgebildet ist. Auf der Oberseite des Substratmaterials 42 ist beispielsweise durch Glimmentladung eine Legierungsschicht 44, die Silicium und Fluor aufweist, vorzugsweise Wasserstoff enthält und vom N-iP-Typ sein kann, abgeschieden. Auf dieser Legierungsschicht 44 sind zwei Schichten aus Isoliermaterial 46 und 48 niedergeschlagen, die gemäß Fig. 3 als aus einem Feldoxyd bestehend geschildert sind und zwischen sich eine Öffnung 5o enthalten. Auf den Isolierschichten 46 und 48 sind eine Quell-Legierungsschicht 52 und eine Sauglegierungsschicht 54 niedergeschlagen, die ebenfalls Silicium und Fluor vorzugsweise V/asserstoff enthalten. Die Quell-Legierungsschicht 52 und die Sauglegierungsschicht 54 sind Ν-Φ-Typ-Legierungen amorpher Art. Eine N-P- oder eine P-N-Grenzschicht bzw. -Verbindung wird dann an der Grenzschicht der Schichten ^2. und 54 gebildet, um Kontakt mit der Legierungsschicht 44 herzustellen.
oder
130038/06S3
Nach dem Abscheiden der Schichten 52 und 54 wird eine Torisolatorschicht 56, die als Toroxyd 56 bezeichnet wird, auf dem Quellbereich 52, dem ausgesetzten Teil der amorphen Schicht 44 und dem Saugbereich 54 niedergeschlagen. Danach wird ein Torleiter 58 auf dem Torisolator 46 niedergeschlagen und wird eine passivierende Isolierschicht 6o auf der Oberseite des Torisolators 58 niedergeschlagen und als Feldoxyd identifiziert.
Ein konventionelles Stromschaltbild des Transistors 4o mit dem Tor (G), der Quelle (B) und dem Saug- bzw. Drainteix'ist in Figur 4 gezeigt.
Der Unterschied zwischen dem Transistor 4o und dem Transistor 1o besteht darin, daß die Saug- und Quellbereiche oder -leiter 52 und 54 des Transistors 4o aus einem Halbleitermaterial, vorzugsweise einer a-Si:F:H-Legierung bestehen.
In Fig. 5 ist eine neuartige V-MOS-Konstruktion gezeigt, die als Dünnfilm-Feldeffekttransistor 7o gemäß der Erfindung hergestellt ist. Auf einer Substratschicht 72 wird zuerst eine Schicht oder ein Band aus Saugmetall 74 niedergeschlagen, von der ein zentraler Teil weggeschnitten oder weggeätzt wird. Auf der Oberseite des Saug-oder Drainmetalls 74 ist eine dünne Schicht oder ein Band aus amorpher Legierung 76 abgeschieden, von der ein zentraler Teil weggeschnitten oder weggeätzt ist, der sich in Ausrichtung mit dem weggeschnittenen Teil der Schicht 74 befindet. Entsprechend ist eine Schicht aus Quellmetall 78 auf der Schicht 76 niedergeschlagen und ist ein zentraler Teil derselben weggeschnitten. Alternativ können sämtliche Schichten in einem Verfahrensschritt nach dem Niederschlagen aller Schichten weggeätzt werden. Danach wird ein als Toroxyd bezeichneter Torisolator 8o auf dem Quellmetall 78 und in den sich ergebenden zentralen V-förmig eingeschnittenen Raum 82 und auf die geneigten Ränder der Schichtenteile 74, 76 und 78 und über das ausgesetzte Sub-
entspre chender
130038/0653
- 2ο -
strat 72 niedergeschlagen. Dann wird ein Torisolator 84 auf den Torisolator 82 abgeschieden und wird eine Schicht 86 aus Isüermaterial, das als Feldoxyd identifizier bar ist, als eine passivierende Schicht über den Tormetall-Leiter 84 abgeschieden. Diese besondere V-MOS-Konstruktion mit dem geöffneten Raum 8o hat den Vorteil, daß zwischen dem Quellmetall 74 und dem Saugmetall 78 durch die Legierungsschicht 76 ein sehr kurzer Abstand L hergestellt wird. Die Schichtdicke oder der Abstand 1o führen zu einer hohen Betriebsfrequenz und einem höheren Sättigungsstrom als bei der Transistorkonfiguration der Fig. 1 und 3. Der Rest- bzw. Kriechstrom kann über dem der Konfigurationen 1 und 3 liegen.
Ein übliches Diagramm des Transistors 7o mit der schematischen Darstellung des Tores G, der Quelle S und dem Saugteil bzw. Abfluß D ist in Fig. 6 gezeigt.
In Fig. 7 ist ein anderer V-MOS-artiger Dünnfilm-Feldeffekttransistor 9o gezeigt, der auf einem Substrat 92 mit auf dem Substrat 92 niedergeschlagenenjLegierungsschichten 94, 96 und 98 versehen ist, *Die betreffenden Schichten 94, 96 und 98 haben einen zentralen Teil 1oo , der ausgeschnitten oder weggeätzt ist. Danach wurde ein Torisolator 1o2, der als Toroxyd bezeichnet wird, über den Rand der Schicht 98 abgeschieden; er kontaktiert die ausgesetzten Ränder der Schichten 94, 96 und 98 und auch den ausgesetzten Teil des Substrats 92, wie gezeigt ist. Ein Torleiter 1o4 ist über der Isolierschicht 1o2 abgeschieden und schließlich ist eine Schicht I06 aus Isolierm?terial, wie einem Feldoxyd, über dem Torleiter 1o4 deponiert. Der Transistor 9o verwendet im Betrieb die entgegengesetzt vorgespannten P-N-Verbindungen bzw. Grenzschichten, die zwischen den Schichten 94 und 96 und 98 gebildet sind.
Der Transistor 9o ist mit der Ausnahme gleich dem in Fig.5 gezeigten Transistor 7o, daß der Quellbereich 98 und der
die Silicium und Fluor (N oder P) aufweisen.
130038/O6S3
Saugbereich 94 aus einer Halbleiterlegierung^wie a-Si:F:H, hergestellt ist. Die V-MOS-Konstruktion gemäß der Erfindung, die durch die Transistoren 7o und 9o veranschaulicht ist, wird vorteilhafter mit irgendwelchem niedergeschlagenen Halbleitermaterial verwendet, und zwar einer Siliciumlegierung, die mindestens aus Silan niedergeschlagenen Wasserstoff enthält, jedoch nicht ausschließlich aus einem solchen Material.
Ein üblicher schematische_r Stromkreis des Transistors 9o ist in Fig. 8 gezeigt.
In Fig. 9 ist ein anderer Feldeffekttransistor 11o gemäß der Erfindung dargestellt. Der Transistor 11ο ist auf einem Metallsubstrat 111 ausgebildet, auf dem eine dünne Schicht aus Isoliermaterial 112 niedergeschlagen ist, die die aktiven Komponenten des Transistors 11o vom Metallsubstrat 111 trennt, jedoch dünn genüg ist, um im Transistor 11o erzeugter Hitze die Möglichkeit zu bieten, zu dem Metallsubstrat zu fließen, das als Wärmeableitungsmittel zur Verfügung steht.
Der Dünnfilm-Feldeffekttransistor 11o ist durch Abscheiden einer Quell-Leiterschicht 114 hergestellt, die aus einem Metall oder einer Halbleiterlegierung des N- oder P-Typs hergestellt ist. Ein Saugleiter 116 ist auf der Isolierschicht 112 abgeschieden und ebenfalls aus einem Metall oder einer P- oder N-Halbleiterlegierung hergestellt. Auf der Oberseite der Leiter 114 und 116 ist eine eigenleitende oder leicht dotierte Legierungsschicht 118, wie das oben beschriebene Material a-Si:F:H7 niedergeschlagen.
Auf der Oberseite der Legierungsschicht 118 ist ein Torisolator 12o abgeschieden, der ein Siliciumoxyd oder Siliciumnitrid sein kann. Auf der Oberseite des Torisolators 12o ist eine Torleiterschicht 122 abgeschieden, die ein Metall oder ein Halbleitermaterial sein kann. Eine Passivierungsschicht ist über dem Torleiter 122 niedergeschlagen.
130038/Q6S3
Die verschiedenen Transistoren 1o, 4o, 7o, 9o und 11ο können in einer Matrix so gebildet sein, daß entweder deren Quellbereich oder deren Saugbereich sich als ein Y-Leiter über das niedergeschlagene Substrat 112 erstrecken. Dann wird der Saugoder Quellbereich abgeschieden, um einen abgesonderten bzw. ausgeschiedenen Saug- oder Quellbereich zu bilden, der dann mit einem X-Leiter verbunden wird. Danach wird die Torelektrode so niedergeschlagen, daß sie sich parallel zur Y-Achse erstreckt, um einen Y-Torleiter zu bilden. Auf diese Weise können die Feldeffekttransistoren 1o, 4o, 7o, 9o und 11o in Verbindung mit PROM-Einrichtungen verwendet werden, um die Isoliereinrichtung in einem Speicherkreis zu bilden, der einen Speicherbereich und die Isoliereinrichtung aufweiäb.
Der Dünnfilm-Feldeffekttransistor gemäß der Erfindung und die hier beschriebenen verschiedenen spezifischen Ausbildungsformen stellen einen Transistor dar, der sehr klein ist und sehr gute Betriebseigenschaften - wie oben genannt - aufweist. Die isolierende Deckschicht, wie die Deckschicht 124 von Fig.9, der Transistoren kann dazu verwendet werden, die Isolierschicht für einen anderen Transistor zu bilden, der darüber ausgebildet wird, um einen gestapelten Transistoraufbau zu bilden und dadurch die Packungsdichte der Einheit noch weiter zu vergrößern. Dies ist möglich, weil die Schichten im Abscheidungs- bzw. Niederschlagsverfahren hergestellt sind und da niedrige Betriebs- und Reststromverhältnisse der Einrichtungen vorliegen.
Aus der Beschreibung wird ersichtlich, daß ein Dünnfilm-Feldef fekttra isistor, der eine Legierungsschicht aus a-Si:F:H aufweist, gemäß der Erfindung eine Anzahl von Vorteilen bietet. Die Planarstrukturen von Fig. 1, 3 und 9 können auch in umgekehrter Anordnung als die dargestellte mit dem Tor an der Unterseite bzw. am Boden ausgebildet sein. Die Schottky-Grenzschichten können auch ein MIS(Metall-Isolator-Halbleiter)-Kontakt sein. Darüber hinaus kann der Torleiter in einer Ein-
130038/0653
richtung auch ein Metall, Polysilicium oder ein dotiertes Halbleitermetall mit einem unterschiedlichen metallischen oder Halbleitersaugmaterial anstelle derjenigen Ausbildung sein, bei der beide metallisches oder Halbleitermaterial bilden.
130038/0653

Claims (27)

  1. Patentanwälte
    Dipl. Ing. Hans-Jürgen Müller Energy Conversion Devices, Ine,
    Dr. rer. nat. Thomas Berendt
    Dr.-Ing. Hans Leyh
    Luclle-Grohn-Straße 38 D 8 München 80
    HJM/Fx
    Patentansprüehe
    V1, Feldeffekttransistor in DUnnfilmausbildung mit einem Quellbereich, einem Saugbereich (drain), einem Torisolator und einer Torelektrode in Kontakt mit dem Torisolator, dadurch gekennzeichnet, daß
    eine als DUnnfilm abgeschiedene bzw. niedergeschlagene amorphe Legierung bzv. Verbindung (14; 44; 76; 96; 118) mindestens Silicium und Fluor aufweist und mit dem Quellbereich (22; 52; 78; 98; 114) dem Drän- bzw. Saugbereich (24*, 54; 74; 94; 116) und dem Torisolator (26; 56; 80; 102; 120) gekoppelt ist bzw. in Verbindung steht.
  2. 2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß
    die amorphe Legierung auch Wasserstoff aufweist.
  3. 3. Feldeffekttransistor nach Anspruch Ϊ oder 2,. dadurch gekennzeichnet, daß
    die amorphe Legierung eine Bicke zwischen 100 und 5000 S aufweist.
  4. 4. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Saugbereich eine Dicke zwischen 500 und 20.000 S aufweist.
    -2-
    13ÖÖ38/0653
    INSPECTED
  5. 5. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Quellbereich eine Dicke zwischen 500 und 20.000 5? aufweist.
  6. 6. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Torisolator ein Metalloxid bildet.
  7. 7. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Quellbereich aus einem Metall hergestellt ist.
  8. 8. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Saugbereich aus einem Metall hergestellt ist.
  9. 9. Feldeffekttransistor nach einem der Ansprüche 1-6 oder 8, dadurch gekennzeichnet, daß der Saugbereich aus einer Halbleiterlegierung hergestellt ist.
  10. 10. Feldeffekttransistor nach einem der Ansprüche 1-7 oder 9, dadurch gekennzeichnet, daß der Saugbereich aus einer Halbleiterlegierung hergestellt ist.
  11. 11. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Torelektrode aus einem Metall hergestellt ist.
  12. 12. Feldeffekttransistor nach einem der Ansprüche 1 - 10, dadurch gekennzeichnet, daß
    die Torelektrode aus einer Halbleiterlegierung hergestellt ist.
    130G3S/QSS3
  13. 13. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß" als amorphe Legierung Si FvH , wobei a zwischen 80 und 98 Atomprozent, b zwischen 1 und 10 Atomprozent und c zwischen 1 und 10 Atomprozent betragen.
  14. 14. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
    er als MOS-artige Planarkonstruktion (10,40,110) ausgebildet ist.
  15. 15. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Mehrzahl von MOS-artigen Planarkonstruktionen übereinandergestapelt angeordnet sind.
  16. 16. Feldeffekttransistor nach einem der Ansprüche 1-13, dadurch gekennzeichnet, daß
    er als V-MOS-artige Konstruktion (70, 90) ausgebildet ist.
  17. 17. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er auf einem Metallsubstrat abgeschieden bzw. niedergeschlagen ±*t.
  18. 18. Feldeffekttransistor nach einem der Ansprüche 1 - 16, dadurch gekennzeichnet, daß
    er auf einem Glassubstrat abgeschieden bzw. niedergeschlagen ist.
  19. 19. Feldeffekttransistor nach einem der Ansprüche 1-16, dadurch gekennzeichnet, daß
    er auf einem polymeren Substrat abgeschieden bzw. niedergeschlagen ist.
    130038/0653
  20. 20. Feldeffekttransistor nach Anspruch 17, dadurch gekennzeichnet, daß
    eine dünne Isolierschicht (112) zwischen den Transistor (110) und das Metallsubstrat (111) so eingefügt ist, daß der thermische Weg zwischen dem Transistor und dem Metallsubstrat nur eine kurze Strecke bzw. einen kleinen Abstand aufweist, so daß das Metallsubstrat als wirksames Wärmeableitungsmittel für die vom Dünnfilm-Feldeffekttransistor abzuführende Wärme dient.
  21. 21. Feldeffekttransistor nach einem der vorhergehenden
    Ansprüche, gekennzeichnet durch
    —10 einen Leck- bzw. Kriechstrom von weniger als 10 A.
  22. 22. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, gekennzeichnet durch
    eine Abschaltfrequenz von oberhalb 10 MHz.
  23. 23. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, getannzeichnet durch
    einen Gleichs-pannungs-Sättigungsstrom von etwa 10~ A.
  24. 24. Feldeffekttransistor nach einem der Ansprüche 1-20,
    gekennzeichnet durch einen Leck- bzw. Kriechstrom von we-
    -10
    niger als 10 A, einen Gleichspannungs-Sättigungsstrom von mehr als 10" A und eine obere Abschaltfrequenz von oberhalb 10 MHz.
  25. 25. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, gekennzeichnet durch
    eine Herstellung nach der Dampfabscheidungstechnik.
  26. 26. Feldeffekttransistor nach Anspruch 25, gekennzeichnet durch
    die Anwendung der Glimmentladungstechnik.
  27. 27. Feldeffekttransistor mit einem Quellbereich, einem Saugbereich, einem Torisolator, einer als DUnnfilm niedergeschlagenen Halbleiterlegierung, die mit dem Quellbereich,
    13G038/06S3
    dem Saugbereich und dem Torisolator verbunden ist, und einer in Kontakt mit dem Torisolator stehenden Torelektrode, gekennzeichnet durch
    eine V-MOS-artige Konstruktion (70, 90).
    130038/0653
DE19803046358 1979-12-13 1980-12-09 Feldeffekt-transistor Granted DE3046358A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10301179A 1979-12-13 1979-12-13
US20827880A 1980-11-19 1980-11-19

Publications (2)

Publication Number Publication Date
DE3046358A1 true DE3046358A1 (de) 1981-09-17
DE3046358C2 DE3046358C2 (de) 1987-02-26

Family

ID=26799985

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19803046358 Granted DE3046358A1 (de) 1979-12-13 1980-12-09 Feldeffekt-transistor
DE3051063A Expired - Fee Related DE3051063C2 (de) 1979-12-13 1980-12-09

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE3051063A Expired - Fee Related DE3051063C2 (de) 1979-12-13 1980-12-09

Country Status (14)

Country Link
KR (2) KR840001605B1 (de)
AU (2) AU538008B2 (de)
BE (1) BE886630A (de)
CA (3) CA1153480A (de)
DE (2) DE3046358A1 (de)
FR (1) FR2474763B1 (de)
GB (2) GB2067353B (de)
IE (1) IE51076B1 (de)
IL (1) IL61679A (de)
IT (1) IT1193999B (de)
MX (1) MX151189A (de)
NL (2) NL8006770A (de)
SE (1) SE8008738L (de)
SG (1) SG72684G (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736751A (en) * 1982-04-13 1998-04-07 Seiko Epson Corporation Field effect transistor having thick source and drain regions
US5698864A (en) * 1982-04-13 1997-12-16 Seiko Epson Corporation Method of manufacturing a liquid crystal device having field effect transistors
FR2527385B1 (fr) * 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
US6294796B1 (en) * 1982-04-13 2001-09-25 Seiko Epson Corporation Thin film transistors and active matrices including same
US5677547A (en) * 1982-04-30 1997-10-14 Seiko Epson Corporation Thin film transistor and display device including same
US5650637A (en) * 1982-04-30 1997-07-22 Seiko Epson Corporation Active matrix assembly
US5365079A (en) * 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
US4543320A (en) * 1983-11-08 1985-09-24 Energy Conversion Devices, Inc. Method of making a high performance, small area thin film transistor
US4633284A (en) * 1983-11-08 1986-12-30 Energy Conversion Devices, Inc. Thin film transistor having an annealed gate oxide and method of making same
US4620208A (en) * 1983-11-08 1986-10-28 Energy Conversion Devices, Inc. High performance, small area thin film transistor
US4547789A (en) * 1983-11-08 1985-10-15 Energy Conversion Devices, Inc. High current thin film transistor
US4752814A (en) * 1984-03-12 1988-06-21 Xerox Corporation High voltage thin film transistor
US4668968A (en) * 1984-05-14 1987-05-26 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
US4670763A (en) * 1984-05-14 1987-06-02 Energy Conversion Devices, Inc. Thin film field effect transistor
US4769338A (en) * 1984-05-14 1988-09-06 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4673957A (en) * 1984-05-14 1987-06-16 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
KR100741798B1 (ko) * 2004-12-30 2007-07-25 엘지전자 주식회사 건조기 일체형 세탁기
CN112420821B (zh) * 2020-10-29 2021-11-19 北京元芯碳基集成电路研究院 一种基于碳基材料的y型栅结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3384792A (en) * 1965-06-01 1968-05-21 Electro Optical Systems Inc Stacked electrode field effect triode
WO1979000724A1 (en) * 1978-03-08 1979-10-04 Energy Conversion Devices Inc Amorphous semiconductors equivalent to crystalline semiconductors
DE2820331A1 (de) * 1978-05-10 1979-11-15 Ernst Prof Dr Ing Lueder Duennschicht-feldeffekt-transistoren
EP0020929A1 (de) * 1979-06-29 1981-01-07 International Business Machines Corporation Feldeffekttransistoren

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4115799A (en) * 1977-01-26 1978-09-19 Westinghouse Electric Corp. Thin film copper transition between aluminum and indium copper films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3384792A (en) * 1965-06-01 1968-05-21 Electro Optical Systems Inc Stacked electrode field effect triode
WO1979000724A1 (en) * 1978-03-08 1979-10-04 Energy Conversion Devices Inc Amorphous semiconductors equivalent to crystalline semiconductors
DE2820331A1 (de) * 1978-05-10 1979-11-15 Ernst Prof Dr Ing Lueder Duennschicht-feldeffekt-transistoren
EP0020929A1 (de) * 1979-06-29 1981-01-07 International Business Machines Corporation Feldeffekttransistoren

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Solid State Electronics 1976, pp. 721-729
US-Z.: Solid-State Electronics, Bd. 19, 1976, S. 721-729 *
WO 79/00724

Also Published As

Publication number Publication date
GB2131605A (en) 1984-06-20
DE3051063C2 (de) 1991-04-11
GB2131605B (en) 1985-02-13
IT1193999B (it) 1988-08-31
CA1163377A (en) 1984-03-06
AU538008B2 (en) 1984-07-26
IL61679A0 (en) 1981-01-30
MX151189A (es) 1984-10-09
AU2845184A (en) 1984-09-13
SG72684G (en) 1985-03-29
FR2474763A1 (fr) 1981-07-31
KR850001478A (ko) 1985-02-18
BE886630A (fr) 1981-04-01
NL8401928A (nl) 1984-10-01
CA1153480A (en) 1983-09-06
FR2474763B1 (fr) 1987-03-20
SE8008738L (sv) 1981-06-14
CA1188008A (en) 1985-05-28
KR850000902B1 (ko) 1985-06-26
KR830004680A (ko) 1983-07-16
GB2067353A (en) 1981-07-22
NL8006770A (nl) 1981-07-16
KR840001605B1 (ko) 1984-10-11
IL61679A (en) 1984-11-30
AU554058B2 (en) 1986-08-07
IE802615L (en) 1981-06-13
GB8326775D0 (en) 1983-11-09
GB2067353B (en) 1984-07-04
DE3046358C2 (de) 1987-02-26
IE51076B1 (en) 1986-10-01
AU6531380A (en) 1981-06-18
IT8026642A0 (it) 1980-12-12

Similar Documents

Publication Publication Date Title
DE3046358A1 (de) Feldeffekt-transistor
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE69821105T2 (de) Bipolar mos-leistungstransistor ohne latch-up
DE102015208097B4 (de) Herstellen einer Halbleitervorrichtung durch Epitaxie
EP0838858B1 (de) Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
DE3141967C2 (de)
DE10214150B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE2916364C2 (de)
DE3046701A1 (de) Diode, sowie diese enthaltendes rom- bzw. loeschbares prom-bauelement
DE2605830C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE4202154A1 (de) Elektronikbauelemente mit halbleitendem polykristallinem diamanten, bei denen eine isolierende diamantschicht verwendet wird
DE112017007060T5 (de) Leistungshalbleitereinheit
DE2711562A1 (de) Halbleiteranordnung und deren herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE19809554A1 (de) Siliziumkarbidhalbleitervorrichtung
DE10207522A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2932976A1 (de) Halbleiterbauelement
DE2618965A1 (de) Bipolares halbleiterbauelement
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE4112905A1 (de) Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung
DE3048816A1 (de) Durchbruch-referenzdiode
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE3834223A1 (de) Fuer den tieftemperaturbetrieb geeigneter homouebergangs-bipolartransistor mit hoher basiskonzentration
DE2617855A1 (de) Halbleiterbauelement mit schottky- sperrschicht

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 3051063

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 3051063

D2 Grant after examination
8364 No opposition during term of opposition
AH Division in

Ref country code: DE

Ref document number: 3051063

Format of ref document f/p: P

8339 Ceased/non-payment of the annual fee