DE2605830C3 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents
Verfahren zur Herstellung eines HalbleiterbauelementsInfo
- Publication number
- DE2605830C3 DE2605830C3 DE2605830A DE2605830A DE2605830C3 DE 2605830 C3 DE2605830 C3 DE 2605830C3 DE 2605830 A DE2605830 A DE 2605830A DE 2605830 A DE2605830 A DE 2605830A DE 2605830 C3 DE2605830 C3 DE 2605830C3
- Authority
- DE
- Germany
- Prior art keywords
- layer
- polycrystalline silicon
- silicon layer
- diffusion
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 title description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 83
- 238000009792 diffusion process Methods 0.000 claims description 40
- 238000002161 passivation Methods 0.000 claims description 31
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 15
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 238000005979 thermal decomposition reaction Methods 0.000 claims 2
- 239000000126 substance Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 11
- 229910052681 coesite Inorganic materials 0.000 description 11
- 229910052906 cristobalite Inorganic materials 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 125000004433 nitrogen atom Chemical group N* 0.000 description 11
- 229910052682 stishovite Inorganic materials 0.000 description 11
- 229910052905 tridymite Inorganic materials 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- 125000004437 phosphorous atom Chemical group 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000001272 nitrous oxide Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- CBQYNPHHHJTCJS-UHFFFAOYSA-N Alline Chemical compound C1=CC=C2C3(O)CCN(C)C3NC2=C1 CBQYNPHHHJTCJS-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000005352 clarification Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009776 industrial production Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- XPPKVPWEQAFLFU-UHFFFAOYSA-N diphosphoric acid Chemical compound OP(O)(=O)OP(O)(O)=O XPPKVPWEQAFLFU-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 229940005657 pyrophosphoric acid Drugs 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 102200056507 rs104894175 Human genes 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die Erfindung betrifft ein Verfanren zur Herstellung
eines Halbleiterbauelements nach dem Oberbegriff des Patentanspruchs.
Bei der industriellen Herstellung von Halbleiterbauelementen der envähnten Art wird üblicherweise eine
SiOrSchicht als Maske zur gezielten selektiven Diffusion von Verunreinigi-ngsma jrial vorgesehen. Die
SiOrSchicht verbleibt auf Jem Halbleitersubstrat als
Passivierungsschicht Hinsichtlich b-· .timmter charakteristischer Kennwerte der Halbleiterbauelemente jedoch
ist die SiOj-Schicht sehr unstabil, insbesondere gegen
Feuchtigkeit, so daft der dadurch auftretende Leckstrom
sich namentlich bei hoher Umgebungsfeuchtigkeit verändert, wodurch die Zuverlässigkeit des Halbleiterbauelements verschlechtert wird. Die SiO?-Schicht hat
den weiteren Nachteil, daß sich ihre Eigenschaften als Passivierungsschicht in Abhängigkeit vom Pegel der
elektrischen Vorspannungen am Bauelement und in Abhängigkeit von der Temperatur verändern bzw.
verschlechtern.
Um diese Schwierigkeiten zu beseitigen, wurden bereits Halbleiterbauelemente vorgeschlagen, die mit
einer ersten Passivierungsschicht aus Sauerstoff enthaltendem polykristallinem Silicium auf dem Halbleitersubstrat sowie mit einer zweiten Passivierungsschicht
versehen sind, die beispielsweise aus Stickstoffatome enthaltendem polykristallinem Silicium besteht (vgl.
DE-OS 25 13 459, DE-OS 25 47 304).
Eine solche zweilagige Passivierung, die aus nicht polykristallinen Si-Verbindungen auch schon aus der
DE-AS 17 64 056 und der US-PS 35 37 921 bekannt ist,
ist besonders dann gegen Feuchtigkeitseinflüsse widerstandsfähiger als eine reine SiOj- Schicht, wenn über der
zweiten Passivierungsschicht noch eine weitere SiOr Schicht vorgesehen wird. Bei der Herstellung eines
solchen Halbleiterbauelements, beispielsweise eines Transistors, werden zur Ausbildung eines Basis- und
eines Emitterbereichs Verunreinigungen in das Halbleitersubstrat unter Verwendung der SiO2-Maskierungsschicht eindiffundiert; sodann wird die SiO2-Maske vom
Halbleitersubstrat entfernt, woraufhin durch ein Wachstumsverfahren aus der Dampfphase die erste und
sodann die zweite Passivierungsschicht aufgebracht werden. Um schließlich die Elektroden für den Emitter
bzw. die Basis niederschlagen zu können, werden anschließend die erste und zweite Passivierungsschicht
partiell abgeätzt, um entsprechende Fenster freizulegen. Obgleich dieses Verfahren zu Halbleiterbauelementen mit guten Eigenschaften führt, ist es doch relativ
aufwendig und erfordert einen komplizierten Herstellungsablauf.
ίο Der Erfindung liegt damit die Aufgabe zugrunde, ein
Verfahren zur Herstellung von Halbleiterbauelementen anzugeben, bei dem sich hinsichtlich des Verfahrensprodukts die oben aufgeführten Schwierigkeiten mit
Feuchtigkeitseinflüssen, Temperatur- und Spannungs
abhängigkeiten usw. vermeiden lassen, das sich aber
durch wesentlich einfachere und leichter beherrschbare Verfahrensschritte bei der industriellen Anwendung
auszeichnet, gleichwohl aber zu Verfahrensprodukten führt, die den zuletzt beschriebenen Halbleiterbauele
menten mit zwei bzw. drei Passivierungsschichten
gleichwertig sind. Besonderer Wert soll dabei auf die hohe Stabilität und Zuverlässigkeit der einzelnen
Kennwerte der Halbleiterbauelemente unter den verschiedensten Betriebs- und Umweltbedingungen
2Ί gelegt werden.
Eine erfindungsgemäße Lösung dieser technischen Aufgabe besteht darin, das Verfahren zur Herstellung
eines Halbleiterbauelements nach dem Oberbegriff des einzigen Patentanspruchs soauszubiiden.daßdiedoppel-
jo lagige Passivierungsschicht bei der selektiven Diffusion
eines Verunreinigwigsmaterials in die Halbleiterschicht
als Diffusionsmaske zur Umgrenzung eines Diffusionsfensters verwendet wird.
Das erfindungsgemäße Verfahren eignet sich beson
ders gut zur Herstellung von Dioden, Transistoren,
Feldeffekttransistoren, aber auch integrierten Schaltkreisen, bei denen das selektive Eindiffundieren von
Verunreinigungen in ein Halbleitersubstrat über eine Maske erfolgt, die dann gleichzeitig als zweilagige
Passivierungsschicht dient mn den Vorteilen, die in den oben genannten Druckschriften beschrieben sind.
Während bisher zur Erzeugung von Diffusionsfenstern stets eine SiO2-Maske aufgebracht wurde, die zunächst
selektiv und nach dem Diffusionsvorgang nochmals
partiell oder vollständig abgeätzt werden mußte, wird
gemäß der Erfindung die zweilagige Passivierungsschicht unmittelbar auch als Diffusionsmaske verwendet, so daß Verfahrensschritte eingespart werden.
Durchführungsbeispiele für das erfindungsgemäße
Verfahren werden nachfolgend unter Bezug auf die
Zeichnung in Einzelheiten verdeutlicht. Fa /eigen
Fig. IA bis IE Prinzip-Schnittdarstellungen zur
Verdeutlichung einzelner Herstellungsstufen eines Transistors nach einer Durchführungsform des erfin
dungsgemäßen Verfahrens.
F i g. 2 die schematische Darstellung einer Vorrichtung zur Erzeugung von polykristallinen Siliciumschichten aus einer Dampfphase, wobei die niedergeschlagenen Schichten entweder Sauerstoffatome oder Stick-
stoffatome enthalten kennen,
Fig.3 zeigt die Prinzip-Schnittdarstellung einer zu
Prüfzwecken erzeugten Diode, die eine polykristalline Siliciumschicht aufweist, die nach einer anderen
Ausführungsform der Erfindung erzeugt wurde und
Fig.4A bis 4E wiederum Schnittdarstellungen zur
Verdeutlichung der einzelnen Herstellungsstufen eines MOS-FET nach einer weiteren Ausführungsform der
Erfindung.
Zunächst wird anhand der Fig. IA bis IE eine
Durchführungsform des erfindungsgemäßen Verfahrens am Beispiel der Herstellung eines Transistors mit hoher
Sperr- oder Durchbruchspannung erläutert:
Auf der Hauptoberfläche des N--Typ-Halbleitersubstrats
1, das gleichzeitig als Kollektorbereich dient wird als ersie Passivierungsschicht eine polykristaiiine
Siliciumschicht 2 erzeugt, die eine bestimmte Menge an Sauerstoffatomen enthält (vgl. Fig. IA). Über der
polykristallinen Siliciumschicht 2 wird als zweite Passivierungsschicht eine weitere polykristalline Siliciumscmctit
3 aufgebracht die eine vorbestimmte Menge von Stickstoffatomen enthält. Schließlich wird über der
polykristallinen Siliciumschicht 3 eine weitere polykristalline Siliciumschicht 4 mit einem bestimmten Anteil
an Sauerstoffatomen aufgebracht Die polykristallinen Siliciumschichten 2, 3 und 4 werden nach einem
bekannten Dampfwachstumsverfahren erzeugt
Wie nachfolgend erläutert wird, werden bestimmte Bereiche für den Anteil an Sauerstoffatomen und
Stickstoffatomen sowie für die Dicken der polykristallinen SiiiciunischiL'hlcii 2, 3 und 4 bevorzugt So soll
beispielsweise die Dicke der polykristallinen ailiciumschicht 2 etwa 500 nm betragen, während der Gehalt an
Sauerstoffatomen bei etwa 15 Atomprozent liegen sollte. Die Dicke der polykristallinen Siliciumschicht 3
beträgt etwa 150 nm, während der Gehalt an Stickstoffatomen
bei etwa 50 Atomprozent liegen sollte. Schließlich wird für die polykristalline Siliciumschicht 4
eine Dicke von etwa 500 nm und ein Anteil an Sauerstoffatomen von etwa 15 Atomprozent bevorzugt.
Die polykristallinen Siliciumschichten 2,3 und 4 können aufeinanderfolgend mittels der in F i g. 2 veranschaulichten
Vorrichtung aufgebracht werden, deren Funktion und Arbeitsweise weiter unten erläutert wird.
Sodann wird auf die oberste polykristaiiine Siliciumschicht 4 eine Ätzabdeckung 5 in vorbestimmtem
Muster als Maskierungsschicht aufgebracht und die polykristallinen Siliciumschichten 4, 3 und 2 werden
durch ein Plasma-Ätzverfahren teilweise entfernt, um eine Öffnung 6 für die Basis-Diffusion zu bilden (vgl.
Fig. IB). Anstelle der Plasma-Ätzung können auch chemische Ätzlösungen Anwendung finde·!. Dabei
kommt für die polykristalline Siliciumschicht 3 beispielsweise Pyrophosphorsäure und für die polykristallinen
Siliciumschichten 4 und 2 eine Mischlösung aus Fluorwasserstoffsäure und Salpetersäure in Frage.
Anschließend werden über die öffnung 6 bei einer Temperatur von 9400C Boratome niedergeschlagen
oder in das Halbleitersubstrat 1 hinein vordiffundiert und anschließend durch die öffnung 6 bei einer
Temperatur von 12403C in einer Sauerstoffatmosphäre
während IU Stunden in das Halbleitersubstrat 1 eindiffundiert, um einen P* -Basisbereich 7 zu erzeugen
(vgl. Fig. IC). Bei diesem Diffusionsvorgang entsteht
auf der Unterfläche des Halbleitersubstrat: 1 eine P'-Typ-Halbleiterschicht 8, die vor der nachfolgenden
Emitter-Diffusion abgeätzt wird. Bei der Basis-Diffusion wirkt die polykristalline Siliciumschicht 4 als Stopper
und wird in der OrAtmosphäre in eine SiOrSchicht 9 als dritte Passivierungsschicht umgewandelt.
Sodann wird ein bestimmter Teil der SiOrSchicht 9 entfernt, um ein (nicht gezeigtes) Fenster für die
Emitter-Diffusion mittels eines herkömmlichen Photo-Itzverfahrens herzustellen. Über die so erzeugte
Öffnung werden scdann Phosphoratome in den Basisbereich 7 eindiffundiert, um einen N + -Typ-Emitterbereich
10 zu erzeugen j vgl. F i g. 1 D). Beim Vorgang der Emitter-Diffusion werden im Basisbereich 7 bei
einer Temperatur von 11500C Phosphoratome niedergeschlagen
und vordiffiindiert und anschließend bei einer Temperatur von 12400C während 1 Stunde in
einer Sauerstoffatmosphäre eindiffundiert Als Ergebnis erhält man auf dem Emitterbereich 10 eine Si33-Schicht,
die an die SiOrSchicht 9 angrenzt Auf der Unterfläche des Halbleitersubstrats 1 entsteht dabei gleichzeitig eine
N+-Typ-Halbleiterschicht 11. Bei der Emitter-Diffusion
ίο wirkt die SiOrSchicht hinsichtlich der Diffusion von
Phosphoratomen als voikländiger Stopper. SoI! ein
Hochfrequenz-Transistor mit niedriger Durchbruch- oder Sperrspannung entstehen, so wird die SiOrSchicht
9 nicht als Stopper benötigt, vielmehr reicht dazu die polykristalline Siliciumschicht 3 aus. Dementsprechend
wird für diesen Fall die anfänglich hergestellte polykristalline Siliciumschicht 4 dann nicht benötigt
wenn ein Transistor mit niedriger Durchbruchspannung entstehen soll. Für Transistoren mit hoher Durchbruchspannung
jedoch ist die polykristalline Siliciumschicht 4, d. h. die SiOrSchicht 9 erforderlich.
Sodann wird die SiOrSchicht 9 teilweise durch ein
Photoätzverfahren entfernt um bestimmte Fenster zu erzeugen. Diese Fenster werden mit einer Emitterelektrode
12 bzw. einer Basiselektrode 13 ausgefüllt (vgl.
F i g. 1EV Obgleich in der F i g. 1E nicht dargestellt wird
eine Kollektorelektrode am als Kollektorbereich wirkenden Halbleitersubstrat 1 befestigt
Unter Bezug auf die F i g. 2 wird nachfolgend das Verfahren zur Herstellung der erwähnten Passivierungsschichten
2, 3 und 4 auf dem Halbleitersubstrat 1 beschrieben:
Die Vorrichtung nach F i g. 2 wird normalerweise für chemische Dampfniederschlagsverfahren verwendet.
Ein Ofen 14 der Vorrichtung ist mit einer Mehrzahl von Behältern IS, 16, 17 und 18 verbunden, von denen aus
über geeignete Ventile und Strömungsmeßgeräte bestimmte Gase zugeführt werden können. Der Ofen 14
enthalt das Halbleitersubstrat 1. Dieses HJbleitrrsubstrat
1 wird mittels einer den Ofen 14 umgebenden Heizvorrichtung auf eine Temperatur von etwa 650"C
geb. acht. Diese Temperatur von etwa 650°C findet
Anwendung, wenn Monosilan SiH4 die Silicium-Speisequelle
bildet. Wird irgendein anderes Silangas als Speisequelle für den Siliciumniederschlag vorgesehen,
so bestimmt sich die Heiztemperatur nach der Reaktionstemperatur für dieses Gas. Dem Ofen 14
können Monosilan SiH4 vom ersten Behälter 15,
Stickstoffoxid, beispielsweise Distickstoffoxid N2O vom
zweiten Behälter 16, Ammoniak NHt vom dritten Behälter 17 und Stickstoffgas N2 vom vierten Behälter
18 als Trägergas zugeführt werden. In diesem Fall wird dem Ofen 14 vom Behälter 15 aus ein Inertgas
zugef'^irtdas 5% Monosilan SiH4 enthält
Zur Erzeugung der ersten Passivierungsschicht 2 (vgl. Fig. IA) werden Monosilan SiH4 und Distictstoffmonoxid
N2O auf da.· Halbleitersubstrat 1 zusammen mit
dem Trägergas geleitet. Die Sauerstoffkonzentration in der erzeugten polykristallinen Siliciumschicht 2 ist
bestimmt durch da» Anteilsverhältnis von N2O zu SiH4.
Bei dieser Ausführungsform wird dieses Strömungsverhältnis von N2O : SiH4 zu etwa ein Sechstel gewählt,
womit sich ein Sauerstoffanteil von 15 Atomprozent in der polykristallinen Siliciumschicht 2 ergibt. Anstelle
von N2OI nnn auch NO2 oder NO als SauerstofWefcrani
für die polykristalline Siliciumschicht vorgesehen sein.
Die Strömungs- oder Anteilsmenge von NO2 oder NO läßt sich leicht so einregulieren, daß sich eine
bevorzugte Sauerstoffkonzentration ergibt.
7,ur kontinuierlichen Ausbildung der zweiten polykristallinen
Siliciumschicht 3 auf der ersten polykristallinen Siliciumschicht 2 wird vorzugsweise Ammoniak NH>
anstelle von Distickstoffmonoxid N2O zugeführt.
Das Wachstum der zweiten polykristallinen Siliciumschicht 3 wird vorzugsweise ebenfalls bei einer
Temperatur von 650°C durchgeführt. Die Konzentration an Stickstoffatomen in der gewachsenen polykristallinen
Siüciumschichi 3 ist gegeben durch das ;<
> Strömungsanteilsverhältnis von NHj zu S1H4. Bei dieser
Ausführungsform wird das Verhältnis von NHj zu SiH* bei der Hersteilung der zweiten polykristallinen
Siliciumschicht 3 zu etwa 100/30 gewählt.
Vorzugsweise sollen die Passivierungsschichten 2 und 1 ~<
3 alle freiliegenden Teile der PN-Übergänge im Halbleitersubstrat 1 des Transistors bedecken (vgl.
Fig. IE). Alle freiliegenden Teile des Kollektor-Übergangs
Jc zwischen dem Kollektorbereich 1 und dem
dem Emitterbereich 10 und dem Basisbereich 7 sind unmittelbar mit der polykristallinen Siliciumschicht 2 als
erster Passivierungsschicht überdeckt. Insbesondere ist Wert darauf zu legen, daß der freiliegende Teil des
Kollektorübergangs Jeder im Betrieb des Transistors in 2>
Sperrichtung vorgespannt ist, mit der polykristallinen Siliciumschicht 2 bedeckt ist. Wird als Schutzring für den
Transistor mit hoher Durchbruchspannung ein (nicht gezeigter) P-Ieitender Halbleiterbereich vorgesehen, so
wird der Überdeckungsgrad der polykristallinen Silici- J"
umschicht 2 so breit gewählt, daß nicht nur der freiliegende Teil des Kollektor-Übergangs Jc, sondern
außerdem der freiliegende Bereich der Verarmungsschicht überdeckt ist, die sich ergibt, wenn der
Kollektor-Übergang/ein Sperrichtung vorgespannt ist. η
Dieser Bereich der Verarmungsschicht wird auch »Schutzring-Bereich« oder »Feldbegrenzungs-Bereich«
genannt; er liegt an der oberen Oberfläche des P-Typ-Halbleiterbereichs, so daß in diesem Fall der
gesamte Bereich zwischen dem Kollektorbcreich 1 und dem P-Typ-Halbleiterbereich überdeckt wird. Der
freiliegende Teil des Emitter-Übergangs Je kann unmittelbar durch eine übliche SiOrSchicht bedeckt
werden. In diesem Fall jedoch erhöht sich die Anzahl der Herstellungsstufen mehr oder weniger. Die
polykristalline Siliciumschicht 3 als zweite Passivierungsschicht ist mindestens so breit, daß die polykristalline
Siliciumschicht 2 als erste Passivierungsschicht überdeckt ist.
In diesem Fall wirkt die Sauerstoff enthaltende polykristalline Siliciumschicht 3 als Stopper für die
Diffusion von Borrtomen und die aus der polykristallinen Siliciumschicht umgewandelte SiO2-Schicht wirkt
als Stopper für die Diffusion von Phosphoratomen. Bei der Herstellung der Halbleitervorrichtung werden die
Elektroden auf dem Emitter- und Basisbereich auf einfache Weise dadurch hergestellt, daß die polykristalline
Siliciumschicht und die SiOrSchicht als Diffusionsmaske auf dem Halbleitersubstrat verbleiben. Der
Herstellungsprozeß wird also vergleichsweise sehr einfach und besonders genau.
Der Grund, weshalb die polykristallinen Siliciumschichten als Diffusionsmasken verwendet werden,
besteht in erster Linie darin, daß diese Schichten bei relativ niedrigen Temperaturen von etwa 650° C
hergestellt werden können und ihre Diffusionskonstanten sehr klein sind. Die keinen Sauerstoff enthaltende
polykristalline Siliciumschicht besitzt annähernd die gleiche Diffusionskonstante wie eine einkristalline
Siliciumschicht. Die Diffusionskonstante der polykristallinen Siliciumschicht vermindert sich mit dem Anteil an
Sauerstoffatomen beträchtlich. Eine Sauerstoff enthaltende polykristalline Siliciumschicht ist also hinsichtlich
der Verwendung ais Diffusionsmaske besonders vorteilhaft.
Die Sauerstoff enthaltende polykristalline Siliciumschicht 2 wird auf der Oberfläche des Transistors t5
erzeugt. Dieser Transistor 15 zeichnet sich also durch
eine hervorragende Oberflächenpassivierung aus. Bei herkömmlichen Transistoren der hier vergleichbaren
Art andererseits dient eine SiOrSchicht als Passivierungsschicht für die Oben lache. Durch die in dieser
SiO2-Schicht zwangsläufig induzierten elektrischen
Ladungen entsteht eine unerwünschte Speicherfunktion. Es bildet sich sehr häufig ein Kanal im
Halbleitersubstrat des Transistors aus. Darüber hinaus wird die elektrische Ladung noch aufgrund von
■ WiUi I1)UIIUIIJbIiVn(I-II nil uiiigVUVtiUVI! auaCffiriüCnucn
Kunstharz fixiert. Als Folge davon wird die Durchbruchspannung für den PN-Übergang beträchtlich
erniedrigt und die Zuverlässigkeit verschlechtert sich erheblich aufgrund externer elektrischer Feldeinflüsse.
Diese Nachteile herkömmlicher Transistoren lassen sich durch die polykristalline Siliciumschicht 2 vermeiden, da
der spezifische Widerstand in dieser Schicht niedriger liegt ais der einer SiO2-Schicht. Die Durchbruchspannung
de - PN-Übergangs andererseits wird durch die polykristalline Siliciumschicht 2 beträchtlich höher. Da
diese polykristalline Siliciumschicht 2 einen geeigneten Mengenanteil von Sauerstoffatomen enthält, liegt
wiederum der spezifische Widei stand dieser Schicht höher als der einer reinen polykristallinen Siliciumschicht,
so daß sich elektrische Ladungen nur schwer durch die polykristalline Siliciumschicht 2 hindurchbewegen
können und sich mithin ein nur sehr niedriger Leckstrom in Sperrichtung ergibt.
Da der thermische Ausdehnungskoeffizient der polykristallinen Siliciumschicht 2 nahezu gleich ist dem
des Halbleitersubstrats 1 wird auch der Kontakt zwischen der Schicht 2 und dem Halbleitersubstrat 1
nicht mit der Zeit schlechter. Dies bedeutet andererseits, daß der Passivierungseffekt wesentlich besser ist.
Da bei dieser Ausführungsform die Stickstoffatome enthaltende polykristalline Siliciumschichu 3 über der
polykristallinen Siliciumschicht 2 aufgebracht ist, ergibt sich eine erheblich verbesserte Widerstandsfähigkeit
gegen Feuchtigkeitseinflüsse. Um diese Widerstandsfähigkeit gegen Feuchtigkeit zu überprüfen, wurde eine
Diode hergestellt, deren prinzipiellen Aufbau die F i g. 3 veranschaulicht. An dieser Diode wurde die Spannu.igs/
Strom-Kennlinie vor und nach einer intensiven Aussetzung des Bauelements in Wasserdampf gemessen. Bei
dieser Diode wies die erste polykristalline Siliciumschicht 2 eine Dicke von 500 nm auf und ihr Wachstum
erfolgte bei einem Strömungsanteil-Verhältnis von N2O/SiO2=l/3, während die zweite polykristalline
Siliciumschicht 3 eine Dicke von 200 nm aufwies und bei einem Strömungsanteil-Verhältnis von NH3/SiH4 = 2/3
auf der ersten polykristallinen Siliciumschicht 2 hergestellt wurde. Auf dem P-leitenden Halbleiterbereich
7 wird eine Elektrode und auf der unteren Oberfläche des Halbleitersubstrats 1 eine weitere
Elektrode niedergeschlagen. Bei der Überprüfung zeigte sich, daß die Durchbruchspannung in Sperrichtung
Ve vor und nach der Wasserdampfbehandlung unverändert blieb und daß gleichzeitig nur ein sehr
niedriger Leckstrom festzustellen war. Daraus kann geschlossen werden, daß die polykristallinen Siliciumschiciuen
3 und 2 sehr widerstandsfähig gegen Feuchtigkeitseinflüsse sind.
Der nach einer Ausführungsform des Verfahrens gemäß der Erfindung hergestellte Transistor weist einen
guten Passivierungseffekt auf und es zeigten sich nur sehr geringe Veränderungen der Kennwerte bei
Änderung/,.ί der elektrischen Vorspannung und der
Temperatur. Ein Transistor der genannten Herstellungsart, bei dem externe Zuleitungen auf der
.SiOrSchicht 9 mit den dort freiliegenden Elektroden
verbunden sind, weist eine wesentlich verbesserte Stabilität und Zuverlässigkeit seiner Kennwerte auf und
dank der SiOrSchicht 9 ergibt sich auch ein höherer Wert für die Durchbruchspannung. Weiterhin zeigte
sich, daß eine elektrische Ladungskopplung zwischen der SiO2-Schicht 9 und dem Halbleitersubstrat I durch
die polykristallinen Siliciumschichten 2 und 3 verhindert -J- r*.__ r?:_ri..rt j__ :_ j-_ o:/-* c-u:~l.» η
vorhandenen elektrischen Ladung kann also vernachlässigt werden.
Die polykristalline Siliciumschicht 2 soll 2 bis 45 Atomprozent an Sauerstoffatomen enthalten. Um eine
gute Wirkung zu erzielen, sollte der Sauerstoffanteil 10 >is 30 Atomprozent und vorzugsweise 13 bis 20
Atomprozent betragen. Ist der Anteil an Sauerstoffatomen in der polykristallinen Siliciumschicht 2 zu klein, so
steigt der Leck-Sperrstrom an. Ist die Menge an Sauerstoffatomen in der polykristallinen Siliciumschicht
2 dagegen zu groß, so verhält sich diese Schicht innähern., ähnlich wie eine SiOj-Schicht.
Die Korngröße des polykristallinen Siliciums sollte vorzugsweise unter 100 nm, beispielsweise im Bereich
■.on 10 bis 20 nm liegen. Ist die Korngröße zu groß,
λ erden Elektronen eingefangen und in der polykristalli-
-.£.■ Siliciumschicht gespeichert, so daß das erwähnte >p :-kr rphänomen auftritt und eine ausreichende
ieirier><stp.bi!ität nicht erzielt werden kann. Die
κ ■ k >:alline Siliciumschicht 3 sollte einen Anteil an
Stickstoff von mehr als 10 Atomprozent enthalten. Bei Λ-eniger als 10 Atomprozent an Stickstoff tritt an der
Oberfläche dieser polykristallinen Siliciumschicht häufig ein dielektrischer Durchbruch auf. Es besteht dann die
Gefahr eines Kurzschlusses der Elektroden und damit einer Entladung der polykristallinen Siliciumschicht
über die Oberfläche. Die Eigenschaften der einen zu geringen Anteil an Sauerstoff enthaltenden polykristallinen
Siliciumschicht andererseits sind annähernd ähnlich jenen von reinem polykristallinen Silicium, das
— wie dargelegt — nicht ausreichend widerstandsfähig fgen Wassereinflüsse ist. Das polykristalline Silicium
in einen zu hohen Stickstoffanteil enthalten. Selbst
. ^kristallines Silicium, das Stickstoff in einer Konzen-■
ration enthält, die nahezu derjenigen von S13N« ntspricht, besitzt noch eine ausreichende Widerstands-,ähigkeit
gegen Wasser.
Die Dicke Ti der polykristallinen Siliciumschicht 2 ollte vorzugsweise im Bereich von
:.15μπιί ΤΊ^2,0μπι liegen. Es ließ sich nachweisen,
laß die Sperrstromkennwerte nach einer Wärmebeiandlung
schlechter werden, wenn die Dicke Ti kleiner :st als 0,15 μπι. Da sich Elektroden nicht in zufriedenstelendem
Maße auf einer zu dicken polykristallinen Siliciumschicht herstellen lassen, sollte die Dicke dieser
polykristallinen Siliciumschicht andererseits unter 2,0 μΐη liegen. Die Stärke T2 der polykristallinen
Siliciumschicht 3 wird vorzugsweise über 0,1 μπι
gewählt, um eine befriedigende Widerstandsfähigkeit gegen t-'euchtigkeitseinflüsse zu gewährleisten und um
die Entstehung von Feinlunkern und feinsten Löchern zu vermeiden. Damit ergibt sich, daß die zusammengefaßte
Stärke (Ti + Tj) der polykristallinen Siliciumschichten
2 und 3 unter 2 μηι liegen soilte ("Tj + Tj S 2 μπι), da sich die Elektroden nur für eine
solche Stärke der polykristallinen Siliciumschichten 2 und 3 befriedigend herstellen lassen.
Unter Bezug auf die Fig. 3 wird nachfolgend die Herstellung einer Diode nach einer anderen Ausführungsform
der Erfindung beschrieben:
Zunächst werden die erste und zweite polykristalline Siliciumschicht 2 bzw. 3 aufeinan. erfolgend durch ein
Dampfwachstumsverfahren in der oben beschriebenen Weise auf dem Halbleitersubstrat t erzeugt. An einem
vorbestimmten Bereich werden sodann die erste und zweite polykristallme Siliciumschicht 2 und 3 durch das
erwähnte Plasma-Ätzverfahren entfernt, um ein Fenster zürn LjiuuMitinuicrcu von ι - ijp- τ crunrcinigüngcn,
etwa Boratomen, in das Halbleitersubstrat 1 freizulegen. Nach diesem Diffusionsvorgang wird eine Elektrode auf
dem P-Typ-Halbleiterbereich 7 niedergeschlagen.
Während des Diffusionsvorgangs wirkt die Stickstoff atome enthaltende polykristalline Siliciumschicht 3 als
Diffusionsmaske oder als Diffusionsstopper. Nach dem Diffusionsvorgang entsteht auf dem Halbleitersubstrat 1
eine dünne SiOj-Schicht, die leicht mittels einer Ätzlösung, etwa verdünnter Fluorwasserstoffsäure,
entfernt werden kann, um die Elektrode niederschlagen zu können. Der Hersteilungsvorgang ist sehr einfach.
Auch in diesem Fall sol'u· d'e Gesamtdicke der
polykristallinen Siliciumschichten 2 lii-.-J .i t.i-ier ί η: ι
liegen. Die statischen Kennwerte, d. h. insbesondere die Spannungs/Strom-Sperrkennlinie der Diode entspricht
annähernd derjenigen einer herkömmlichen Diode (Vb= 70 V)· Der Leckstrom liegt jedoch sehr niedrig.
Unter Bezug auf die F i g. 4A bis 4E wird nachfolgend die Herstellung eines MOS-FET gemäß einer anderen
Ausführungsform der Erfindung beschrieben:
Auf der Hauptoberfläche eines N-leitenden Siliciumsubstrats
21 wird (vgl. Fig.4A) eine polykristalline
Siliciumschicht 22 erzeugt, die Sauerstoffatome enthält. Über der polykristallinen Siliciumschicht 22 wird
sodann eine SUN-t-Schicht 23 ausgebildet, die ihrerseits
mit einer SiO2-Schicht 29 bedeckt wird. Die Schichten 22, 23 und 29 lassen sich mittels der Dampfwachstumsvorrichtung
nach F i g. 2 herstellen.
Zur Ausbildung von Fenstern 20 und 26 (vgl. F i g. 4B) werden anschließend bestimmte Bereiche der Schichten
22, 23 und 29 abgeätzt. Durch die Fenster 20 und 26 werden sodann P-Typ-Verunreinigungen, etwa Boratome,
in das Halbleitersubstrat 21 eindiffundiert, um einen P-Ieitenden Source-Bereich 24 (Quelle) sowie einen
P-leitenden Drain-Bereich 25 (Senke) zu erzeugen (vgl. Fig.4C). Bei diesem Diffusionsvorgang wirken die
SiO-rSchicht 29 und die Si3N4-Schicht 23 als Diffusionsstopper.
Im Bereich der Öffnungen 20 und 26 wird sodann eine in die Schicht 29 einheitlich übergehende
SiO2-Schicht erzeugt
Als Öffnung (nicht gezeigt) für den Niederschlag einer Gate-Elektrode wird sodann ein bestimmter über einem
Abschnitt (Gate-Bereich) des Halbleitersubstrats zwischen dem Source-Bereich 24 und dem Drain-Bereich 25
liegender Teil der Schichten 22,23 und 29 abgeätzt Im Bereich dieser Öffnung wird sodann als Gate-Oxidationsschicht
durch thermische Oxidation eine SiO2-Schicht erzeugt, die in die SiOrSchicht 29 übergeht (vgl.
F ig. 4D).
Die polykristalline Siliciumschicht 22 und die Si)N4-Schicht 23 sollten vorzugsweise die freiliegenden
Bereiche des PN-Übergangs im Bereich der Hauptfläche des Halbleitersubstrats 21 (außer den freiliegenden ">
Bereichen des PN-Übergangs im Gate-Bereich) überdecken.
Anschließend werden Teile der über dem Source-Bereich 24 uiid dem Drain-Bereich 25 liegenden S1O2·
Schicht 29 abgeätzt, um Fenster freizulegen, die mit ί einer Source-Elektrode 27 und einer Drain-Elektrode 28
ausgefüllt werden (vgl. Fig. 4E). Eine Gate-Elektrode JO wird auf der Gate-Oxidationsschicht niedergeschlagen.
Bei dieser Ausführungsform wirken die SiO2-Schich- '>
ten 29 und die SijNi-Schicht 23 als Diffusionsstopper.
Wie bei der ersten Ausführungsform werden die drei Schichten einschließlich der als Passivierungsschicht
wirkenden polykristallinen Siliciumschicht nicht vom H2!b!eiter.cubstr2t 2! entfernt; sie verbleiben vielmehr -"
•uf diesem Grundkörper. Ersichtlicherweise wird damit der Herstellungsprozeß für ein solches Halbleiterbauelement
wesentlich vereinfacht. Darüber hinaus wird eine gute Passivierung erreicht und die Widerstandsfähigkeit
gegen Feuchtigkeitseinflüsse wird verbessert, -ί
Da die SiOj-Schicht 29 die oberste Schicht des MOS-FET bildet, bleiben die elektrischen Kennwerte
«wischen den Anschlüssen der Gate-Elektrode 30 und den anderen Elektroden sehr zuverlässig beibehalten.
Da darüber hinaus der Feldbereich des Halbleitersub- J<
> strats 21 außerhalb des Source-Bereichs 24 und des Drain-Bereichs 25 mit deren polykristallinen Silicium-
«chicht 22 bedeckt ist, ist es möglich, einen aufgrund einer Inversionsschicht auf der Oberfläche des Halbleitersubstrats
21 sonst oftmals zu beobachtenden iS
unerwünschten Kanal zu verhindern. Dies gilt namentlich für Komplementärtypen von MOS-FETen, bei
denen ein N-Kanal-MOS-FET (nicht gezeigt) angrenlend
an den in Fig.4E gezeigten MOS-FET vorgesehen wird. In diesem Fall ist es mit der Erfindung möglich, 4I)
die Ausbildung eines unerwünschten Leitungskanals «wischen den FETen zu verhindern. Es wird also auch
bei komplementären MOS-FETen — wenn diese nach dem erfindungsgemäßen Verfahren hergestellt werden
— kein sogenannter Kanal-Stopper, d. h. ein sonst •blicher spezieller Diffusionsbereich benötigt. Damit
läßt sich die Integrations- oder Packungsdichte der Elemente erhöhen. Wird auf dem Feldbereich des
Halbi-itersuLjtrats — wie bei der zuletzt beschriebenen
Ausführungsform — eine polykristalline Siliciumschicht mit guter Passivierungswirkung vorgesehen, so lassen
sich hohe Werte der parasitären Schwellen- oder Durchbruchspan'iung Par-Vth von mehr als 100 V
erreichen. Bei der Ausbildung des N-Kanal-MOS-FETs kann ein unnötige"; Eindiffundieren von N-Typ-Verunreinigungen,
etwa von Phosphoratomen durch die S1O2-Schicht 29 verhindert werden.
Abweichend von dem beschriebenen bevorzugten Durchführungsbeispiel kann sich die Konzentration der
Sauerstoff- oder der Stickstoffatome in der betreffenden polykristallinen Siliciumschicht in Dickenrichtung
dieser Schicht allmählich ändern. Die Grenzbereiche zwischen den polykristallinen Siliciumschichten können
sowohl Sauerstoff- als auch Stickstoffatome enthalten. Natürlich ist es auch möglich, einen umgekehtten
I.pitfähigkeitstyn für die Halbleiteibereiche vorzusehen.
Die SiOj-Schicht sollte jedoch auf der Siickstoffatome
enthaltenden polykristallinen Siliciumschicht vorhanden sein, wenn N-Typ-Verunreinigungen tindiffundiert
werden. Die Erfindung läßt sich auch auf die Herstellung eines PN-Übergangs bei einer IC-Trcnnung gut
anwenden. In diesem Fall wirkt — wenn P-Typ-Verunreinigungen in eine N-leitende Halbleiterschicht in
Dickenrichtung eindiffundiert werden — eine Stickstoffatome enthaltende polykristalline Siliciumschicht
auch als oberste Schicht in befriedigender Weise als Diffusionsstopper.
Da nach der Erfindung die Diffusionsmaske im Herstellungsprozeß der betreffenden Halbleiterbauelemente
nicht entfernt zu werden braucht, läßt sich die industrielle Herstellung ganz beträchtlich vereinfachen.
Durch Verbindung der zweiten polykristallinen Siliciumschicht als Diffusionsmaske mit der ersten polykristallinen
Siliciumschicht mit guter Passivierungswirkung läßt sich darüber hinaus der Einfluß elektrischer
Ladungen in einem umgebenden Gießharz vermeiden. Außerdem werden die Kennwerte des Halbleiterbauelements
bei Änderungen der elektrischer Vorspannung, bei Temperatur- und Feuchtigkeitsschwankungen nicht
oder nur sehr wenig beeinflußt. Die nach dem Verfahren hergestellten Bauelemente zeigten eine hervorragende
Zuverlässigkeit und Betriebsstabilität.
Hierzu 3 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Verfahren zur Herstellung eines Halbleiterbauelements, bei dem zur Bildung einer Passivierungsschicht oberhalb einer Halbleiterschicht bei relativ niedriger Reaktionstemperatur durch thermische Zersetzung von Silizium- und sauerstoffabgebenden Gasen eine erste polykristalline Siliziumschicht erzeugt wird, die Sauerstoffatome in einem Anteilsbereich von 2 bis 45 Atomprozent enthält, und über der so erzeugten ersten Schicht bei relativ niedriger Reaktionstemperatur durch thermische Zersetzung von Silizium- und stickstoffabgebenden Gasen eine zweite polykristalline Siliziumschicht aufgebracht wird, die einen Stickstoffanteil von über 10 Atomprozent enthält, dadurch gekennzeichnet, daß die doppellagige Passivierungsschicht bei der selektiven Diffusion eines VerunreinigungsmaterKIs in die Halbleiterschicht als Diffusionsmaske zur Umgrenzung eines Diffusionsfensters verwendet wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50019353A JPS5193874A (en) | 1975-02-15 | 1975-02-15 | Handotaisochino seizohoho |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2605830A1 DE2605830A1 (de) | 1976-09-02 |
DE2605830B2 DE2605830B2 (de) | 1980-11-06 |
DE2605830C3 true DE2605830C3 (de) | 1983-01-05 |
Family
ID=11997006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2605830A Expired DE2605830C3 (de) | 1975-02-15 | 1976-02-13 | Verfahren zur Herstellung eines Halbleiterbauelements |
Country Status (8)
Country | Link |
---|---|
US (1) | US4062707A (de) |
JP (1) | JPS5193874A (de) |
AU (1) | AU499549B2 (de) |
CA (1) | CA1059243A (de) |
DE (1) | DE2605830C3 (de) |
FR (1) | FR2301092A1 (de) |
GB (1) | GB1513332A (de) |
NL (1) | NL186048C (de) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4161744A (en) * | 1977-05-23 | 1979-07-17 | Varo Semiconductor, Inc. | Passivated semiconductor device and method of making same |
US4134125A (en) * | 1977-07-20 | 1979-01-09 | Bell Telephone Laboratories, Incorporated | Passivation of metallized semiconductor substrates |
US4149307A (en) * | 1977-12-28 | 1979-04-17 | Hughes Aircraft Company | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts |
US4148133A (en) * | 1978-05-08 | 1979-04-10 | Sperry Rand Corporation | Polysilicon mask for etching thick insulator |
US4174252A (en) * | 1978-07-26 | 1979-11-13 | Rca Corporation | Method of defining contact openings in insulating layers on semiconductor devices without the formation of undesirable pinholes |
US4219379A (en) * | 1978-09-25 | 1980-08-26 | Mostek Corporation | Method for making a semiconductor device |
US4242697A (en) * | 1979-03-14 | 1980-12-30 | Bell Telephone Laboratories, Incorporated | Dielectrically isolated high voltage semiconductor devices |
JPS5640269A (en) * | 1979-09-11 | 1981-04-16 | Toshiba Corp | Preparation of semiconductor device |
US4317690A (en) * | 1980-06-18 | 1982-03-02 | Signetics Corporation | Self-aligned double polysilicon MOS fabrication |
JPS58100441A (ja) * | 1981-12-10 | 1983-06-15 | Toshiba Corp | 半導体装置の製造方法 |
US4990989A (en) * | 1982-03-19 | 1991-02-05 | At&T Bell Laboratories | Restricted contact planar photodiode |
US4894703A (en) * | 1982-03-19 | 1990-01-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Restricted contact, planar photodiode |
US4634474A (en) * | 1984-10-09 | 1987-01-06 | At&T Bell Laboratories | Coating of III-V and II-VI compound semiconductors |
JPS61222172A (ja) * | 1985-03-15 | 1986-10-02 | Sharp Corp | Mosfetのゲ−ト絶縁膜形成方法 |
US4714518A (en) * | 1987-01-14 | 1987-12-22 | Polaroid Corporation | Dual layer encapsulation coating for III-V semiconductor compounds |
US5460983A (en) * | 1993-07-30 | 1995-10-24 | Sgs-Thomson Microelectronics, Inc. | Method for forming isolated intra-polycrystalline silicon structures |
DE4424420A1 (de) * | 1994-07-12 | 1996-01-18 | Telefunken Microelectron | Kontaktierungsprozeß |
US6068928A (en) * | 1998-02-25 | 2000-05-30 | Siemens Aktiengesellschaft | Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method |
KR100652909B1 (ko) * | 1998-03-06 | 2006-12-01 | 에이에스엠 아메리카, 인코포레이티드 | 하이 스텝 커버리지를 갖는 실리콘 증착 방법 |
EP1217652B1 (de) * | 2000-12-20 | 2003-09-24 | STMicroelectronics S.r.l. | Verfahren zur Kontrollierung von Zwischenoxyd bei einer monokristallinischen/polykristallinischen Silizium-Zwischenschicht |
US9443730B2 (en) | 2014-07-18 | 2016-09-13 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
US9837271B2 (en) | 2014-07-18 | 2017-12-05 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
US10460932B2 (en) | 2017-03-31 | 2019-10-29 | Asm Ip Holding B.V. | Semiconductor device with amorphous silicon filled gaps and methods for forming |
KR102591247B1 (ko) * | 2023-04-13 | 2023-10-19 | 삼성엔지니어링 주식회사 | 한쌍의 마스트를 이용한 대용량 건설용 리프트와 로드 셀을 이용한 건설용 리프트 장치 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2789258A (en) * | 1955-06-29 | 1957-04-16 | Raytheon Mfg Co | Intrinsic coatings for semiconductor junctions |
NL251064A (de) * | 1955-11-04 | |||
GB1053046A (de) * | 1963-02-25 | 1900-01-01 | ||
DE1514807B2 (de) * | 1964-04-15 | 1971-09-02 | Texas Instruments Inc., Dallas. Tex. (V.St.A.) | Verfahren zum herstellen einer planaren halbleiteranordnung |
GB1104935A (en) * | 1964-05-08 | 1968-03-06 | Standard Telephones Cables Ltd | Improvements in or relating to a method of forming a layer of an inorganic compound |
SE300472B (de) * | 1965-03-31 | 1968-04-29 | Asea Ab | |
US3479237A (en) * | 1966-04-08 | 1969-11-18 | Bell Telephone Labor Inc | Etch masks on semiconductor surfaces |
US3422321A (en) * | 1966-06-20 | 1969-01-14 | Sperry Rand Corp | Oxygenated silicon nitride semiconductor devices and silane method for making same |
US3463715A (en) * | 1966-07-07 | 1969-08-26 | Trw Inc | Method of cathodically sputtering a layer of silicon having a reduced resistivity |
US3455020A (en) * | 1966-10-13 | 1969-07-15 | Rca Corp | Method of fabricating insulated-gate field-effect devices |
US3472689A (en) * | 1967-01-19 | 1969-10-14 | Rca Corp | Vapor deposition of silicon-nitrogen insulating coatings |
US3537921A (en) * | 1967-02-28 | 1970-11-03 | Motorola Inc | Selective hydrofluoric acid etching and subsequent processing |
DE1614455C3 (de) * | 1967-03-16 | 1979-07-19 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen einer teils aus Siliciumoxid, teils aus Siliciumnitrid bestehenden Schutzschicht an der Oberfläche eines Halbleiterkörpers |
US3475234A (en) * | 1967-03-27 | 1969-10-28 | Bell Telephone Labor Inc | Method for making mis structures |
US3549411A (en) * | 1967-06-27 | 1970-12-22 | Texas Instruments Inc | Method of preparing silicon nitride films |
GB1244013A (en) * | 1967-10-13 | 1971-08-25 | Gen Electric | Fabrication of semiconductor devices |
GB1239852A (en) * | 1969-01-09 | 1971-07-21 | Ferranti Ltd | Improvements relating to semiconductor devices |
JPS497870B1 (de) * | 1969-06-06 | 1974-02-22 | ||
JPS5314420B2 (de) * | 1973-05-14 | 1978-05-17 | ||
JPS523277B2 (de) * | 1973-05-19 | 1977-01-27 | ||
US3862852A (en) * | 1973-06-01 | 1975-01-28 | Fairchild Camera Instr Co | Method of obtaining high-quality thick films of polycrystalline silicone from dielectric isolation |
JPS532552B2 (de) | 1974-03-30 | 1978-01-28 |
-
1975
- 1975-02-15 JP JP50019353A patent/JPS5193874A/ja active Pending
-
1976
- 1976-02-02 US US05/654,598 patent/US4062707A/en not_active Expired - Lifetime
- 1976-02-03 CA CA244,949A patent/CA1059243A/en not_active Expired
- 1976-02-05 GB GB4619/76A patent/GB1513332A/en not_active Expired
- 1976-02-05 AU AU10840/76A patent/AU499549B2/en not_active Expired
- 1976-02-13 DE DE2605830A patent/DE2605830C3/de not_active Expired
- 1976-02-13 FR FR7604063A patent/FR2301092A1/fr active Granted
- 1976-02-16 NL NLAANVRAGE7601576,A patent/NL186048C/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
FR2301092B1 (de) | 1982-06-18 |
US4062707A (en) | 1977-12-13 |
FR2301092A1 (fr) | 1976-09-10 |
AU1084076A (en) | 1977-08-11 |
DE2605830B2 (de) | 1980-11-06 |
NL186048C (nl) | 1990-09-03 |
DE2605830A1 (de) | 1976-09-02 |
AU499549B2 (en) | 1979-04-26 |
GB1513332A (en) | 1978-06-07 |
NL186048B (nl) | 1990-04-02 |
CA1059243A (en) | 1979-07-24 |
JPS5193874A (en) | 1976-08-17 |
NL7601576A (nl) | 1976-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2605830C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE2455730C3 (de) | Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell | |
DE3119886C2 (de) | ||
DE2623009C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE10206148B4 (de) | Verfahren zur Ausbildung einer Diffusionssperrschicht in einem pMOS-Bauteil | |
DE69015666T2 (de) | MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich. | |
DE2618733A1 (de) | Halbleiterbauelement mit heterouebergang | |
DE3030385C2 (de) | Verfahren zur Herstellung einer MOS-Halbleitervorrichtung | |
DE3688057T2 (de) | Halbleitervorrichtung und Methode zur Herstellung. | |
DE2513459B2 (de) | Halbleiterbauelement mit einer polykristallinen Siliciumabdeckung und Verfahren zu seiner Herstellung | |
DE2754229A1 (de) | Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren | |
DE2618965A1 (de) | Bipolares halbleiterbauelement | |
DE19809554A1 (de) | Siliziumkarbidhalbleitervorrichtung | |
DE2547304C2 (de) | ||
DE3011982A1 (de) | Halbleitervorrichtung mit mehreren feldeffekttransistoren | |
DE10039327A1 (de) | Elektronisches Bauelement und Herstellungsverfahren für elektronisches Bauelement | |
DE3603470A1 (de) | Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat | |
DE2641752B2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
DE2617855A1 (de) | Halbleiterbauelement mit schottky- sperrschicht | |
DE1764513B1 (de) | Feldeffekt halbleitersteuerelement | |
DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
DE3122382A1 (de) | Verfahren zum herstellen einer gateisolations-schichtstruktur und die verwendung einer solchen struktur | |
DE1514018B2 (de) | Verfahren zum Aufbringen von Schutz- und Passivierungsschichten auf Halbleiterplättchen | |
DE69105621T2 (de) | Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung. | |
DE2752335C3 (de) | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8263 | Opposition against grant of a patent | ||
8381 | Inventor (new situation) |
Free format text: MOCHIZUKI, HIDENOBU, ATSUGI, KANAGAWA, JP AOKI, TERUAKI, TOKYO, KANAGAWA, JP MATSUSHITA, TAKESHI, SAGAMIHARA, KANAGAWA, JP HAYASHI, HISAO OKAYAMA, MASANORI, ATSUGI, KANAGAWA, JP |
|
C3 | Grant after two publication steps (3rd publication) |