FR2474763A1 - Transistor a film mince - Google Patents

Transistor a film mince Download PDF

Info

Publication number
FR2474763A1
FR2474763A1 FR8026402A FR8026402A FR2474763A1 FR 2474763 A1 FR2474763 A1 FR 2474763A1 FR 8026402 A FR8026402 A FR 8026402A FR 8026402 A FR8026402 A FR 8026402A FR 2474763 A1 FR2474763 A1 FR 2474763A1
Authority
FR
France
Prior art keywords
thin film
field effect
effect transistor
film according
door
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8026402A
Other languages
English (en)
Other versions
FR2474763B1 (fr
Inventor
Scott H Holmberg
Richard A Flasck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Energy Conversion Devices Inc
Original Assignee
Energy Conversion Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Energy Conversion Devices Inc filed Critical Energy Conversion Devices Inc
Publication of FR2474763A1 publication Critical patent/FR2474763A1/fr
Application granted granted Critical
Publication of FR2474763B1 publication Critical patent/FR2474763B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

L'INVENTION CONCERNE UN DISPOSITIF A TRANSISTOR A EFFET DE CHAMP ET A FILM MINCE COMPORTANT DES REGIONS DE SOURCE 22, DE DRAIN 24 ET UN ISOLATEUR DE PORTE 26, UN ALLIAGE AMORPHE DEPOSE SOUS FORME D'UN FILM MINCE COMPRENANT AU MOINS DU SILICIUM ET DU FLUOR, COUPLE A LA REGION DE SOURCE 22, A LA REGION DE DRAIN 24 ET A L'ISOLATEUR DE PORTE ET UNE ELECTRODE DE PORTE EN CONTACT AVEC L'ISOLATEUR DE PORTE. DE PREFERENCE, L'ALLIAGE AMORPHE CONTIENT EGALEMENT DE L'HYDROGENE ET EST CONSTITUE EN A-SI:F: H OU A REPRESENTE UN POURCENTAGE ATOMIQUE COMPRIS ENTRE 80 ET 98, B UN POURCENTAGE ATOMIQUE COMPRIS ENTRE 1 ET 10 ET C UN POURCENTAGE ATOMIQUE COMPRIS ENTRE 1 ET 10. LE TRANSISTOR A EFFET DE CHAMP PEUT PRESENTER DES GEOMETRIES DIVERSES TELLES QU'UNE CONSTRUCTION DE TYPE V-MOS, ET IL PEUT ETRE DEPOSE SUR DIVERS SUBSTRATS, AVEC UN SUBSTRAT ISOLATEUR ENTRE LES REGIONS ACTIVES DU TRANSISTOR A EFFET DE CHAMP ET A FILM MINCE ET UN SUBSTRAT CONDUCTEUR.

Description

La présente invention concerne un transistor à effet de champ et à film
mince, et plus spécifiquement un transistor à effet de champ et à film mince du type formé à partir d'un
alliage amorphe comprenant au moins du silicium et du fluor.
A cet égard, référence est faite au brevet US n0 4.217.374 aux noms de Stanford R. Ovshinski et Masatsugu Izu intitulé
: AMORPHOUS SEMICONDUCTORS EQUIVALENT TO CRYSTALLINE SEMI-
CONDUCTORS (semiconducteurs amorphes équivalant à des semiconducteurs cristallins) et au brevet US n0 4.226.898 aux noms de Stanford R. Ovshinski et Arun Madan, de même titre. Le silicium constitue la base de l'immense industrie des semiconducteurs cristallins et il est le matériau qui est utilisé dans pratiquement tous les circuits intégrés du
commerce actuellement produits. Dès le moment o la techno-
logie des semiconducteurs cristallins a atteint le niveau commercial, elle est devenue le fondement de l'immense
industrie actuelle qui fabrique des dispositifs semicon-
ducteurs. Ceci a été dû à la capacité des scientifiques qui
ont obtenu la croissance pratiquement sans défaut de cris-
taux de germanium, et particulièrement de silicium, pour ensuite les transformer en matériaux extrinsèques contenant des régions à conductivité de type P et de type N. Ce résultat a été obtenu en diffusant dans ces matériaux cristallins quelques parties nar million de matériaux dopants
donneurs (N) ou accepteurs (P), ces matériaux étant intro-
duits pour former des impuretés de substitution dans les matériaux cristallins pratiquement purs en vue d'augmenter leur conductibilité électrique et pour déterminer leur conduction soit de type P soit de type N. Les procédés de fabrication des semiconducteurs utilisés pour obtenir des cristaux de jonction P-N mettent en oeuvre des procédures extrêmement complexes, demandant du temps et coûteuses, de même que des températures de traitement élevées. C'est pourquoi ces matériaux cristallins utilisés dans les transistors et autres dispositifs de commande du courant sont produits dans des conditions très soigneusement contrôlées en faisant croître des cristaux individuels et uniques de silicium et de germanium aux endroits o on désire établir des jonctions P-N en dopant ces cristaux
uniques au moyen de quantités extrêmement faibles et extrê-
mement critiques de dopants. Ces procédés de croissance de cristaux permettent d'obtenir des pastilles ou tranches cristallines relativement petites sur lesquelles sont formés
les circuits intégrés.
Dans ce domaine de la technologie d'intégration à l'échelle de la pastille, la faible surface des pastilles cristallines limite les dimensions d'ensemble des circuits intégrés que l'on peut former sur elles. Lorsqu'il s'agit d'applications o il faut des surfaces importantes, ce qui est le cas de la technologie de l'affichage, il n'est pas possible de fabriquer des pastilles de cristal ayant des surfaces de l'importance qui est nécessaire ou que l'on désire obtenir. Les dispositifs sont constitués, du moins en partie, en diffusant des dopants de type P ou de type N dans le substrat. En outre, chaque dispositif est constitué entre des canaux isolants diffusés dans le substrat. La densité d'enregistrement (nombre de dispositifs par unité de surface de la pastille) est également limitée sur les pastilles de silicium du fait des courant de fuite apparaissant dans chaque dispositif et de la puissance nécessaire pour faire fonctionner ces dispositifs, dont chacun engendre une chaleur indésirable. Les pastilles de silicium ne dissipent pas facilement la chaleur. Par ailleurs, les courants de fuite ont un effet nocif sur la durée de vie de la batterie ou de la cellule de puissance utilisée lorsqu'il s'agit de
dispositifs portatifs.
Dans la plupart des circuits de type MOS, la vitesse de commutation est en relation directe avec la longueur de porte, la longueur la plus courte étant liée à la vitesse la plus élevée. Les procédés de fabrication par diffusion ou par photolithographie, et d'autres procédés de fabrication cristallographiques limitent la dimension la plus faible qui
peut être réalisée pour la porte.
En outre, la densité d'enregistrement est extrêmement importante du fait que les dimensions de la cellule sont en
relation exponentielle avec le coût de chaque dispositif.
C'est ainsi qu'une diminution de la dimension de la matrice selon un facteur de deux détermine une diminution du coût
selon un facteur dont l'ordre de grandeur est de six.
En résumé, les paramètres des transistors et des circuits intégrés à cristal de silicium qui ne varient pas comme on le désire exigent de grandes quantités de matériaux et des températures de traitement élevées, ne peuvent être obtenus que sur des pastilles de surface relativement faible, et ils sont coûteux et longs à produire. Des dispositifs basés sur le silicium amorphe peuvent éliminer ces inconvénients du silicium cristallin. Le silicium amorphe peut être obtenu plus rapidement, plus facilement, à des températures plus basses, et avec des surfaces plus importantes que lorsqu'il
s'agit de silicium cristallin.
En conséquence, des efforts considérables ont été entrepris pour mettre au point des procédés permettant de deiposer facilement des alliages ou des films semiconducteurs amorphes, chacun pouvant couvrir des surfaces relativement importantes si on le désire, et qui ne sont limitées que par les dimensions de l'équipement de dépôt, et qui pourraient tre dopés pour former des matériaux de type P et de type N et constituer des transistors et des dispositifs à jonction P-N supérieurs du point de vue de leur coût et/ou de leur fonctionnement à ceux produits par leurs contreparties cristallines. Pendant de nombreuses-années, ces travaux ont été pratiquement non productifs. Les films de silicium ou de germanium amorphe (groupe IV) sont normalement coordonnés
quatre fois et on a constaté qu'ils comprennent des micro-
vides et des liaisons non saturées, ainsi que d'autres défauts qui provoquent une forte densité d'états localisés dans leur intervalle de bande. La présence d'états localisés
à haute densité dans l'intervalle de bande de films se-
miconducteurs en silicium amorphe avait pour conséquence que ces films ne pouvaient être dopés, ou modifiés de toute autre manière, avec succès en vue de rapprocher ie niveau de Fermi des bandes de conduction ou de valence, ce qui les
rendait inutilisables pour établir les jonctions P-N néces-
saires à des transistors et autres dispositifs de commande
du courant.
Dans leurs efforts pour réduire les problèmes qui viennent d'être mentionnés et concernant le silicium et le germanium amorphe, W.E. Spear et P.G. Le Comber du Carnegie Laboratory of Physics de l'Université de Dundee à Dundee, Ecosse, ont effectué certains travaux sur le dopage par substitution du silicium amorphe ("Substitutional Doping of Amorphous Silicon") qui ont fait l'objet d'un rapport publié par *Solid State Communications", volume 17, pages 1193-1196 de 1975, le but étant de réduire les états localisés dans l'intervalle de bande du silicium ou du germanium amorphe et de rendre ces éléments plus ou moins semblables au silicium ou au germanium intrinsèque cristallin, et de doper par substitution les matériaux amorphes au moyen de dopants classiques appropriés, comme dans le cas du dopage de matériaux cristallins, de manière à les rendre extrinsèques et pourvus d'une conduction de type P ou N. La réduction des états localisés a été obtenue par dépôt par décharge luminescente de films de silicium amorphe, procédé selon lequel on fait passer du gaz silane (SiH4) dans un tube à réaction o le gaz est décomposé par une décharge luminescente à haute fréquence et déposée sur un substrat dont la température est comprise entre environ 500 et 6000K (227 à 3271C). Le matériau déposé sur le substrat est un matériau amorphe extrinsèque consistant en silicium et en hydrogène. Pour produire un matériau amorphe, on commence par mélanger un gaz de phosphine (PH3) pour une conduction de type N ou un gaz de diborane (B2H6) pour une conduction de type P, avec le gaz silane, et on fait passer l'ensemble dans le tube à réaction à décharge fluorescente
dans les mêmes conditions de fonctionnement. La concentra-
tion gazeuse des dopants utilisés est comprise entre environ x 106 et 102 parties par volume. Le matériau ainsi déposé comprend probablement un dopant de substitution constitué par des phosphores ou du bore et on constate qu'il est extrinsèque et de conduction de type N ou P. Bien que ces chercheurs ne l'aient pas su, on sait maintenant grâce à des travaux d'autres chercheurs que l'hydrogène contenu dans le silane se combine à une température optimale avec un grand nombre de liaisons non
saturées du silicium lors du dépôt par décharge lumines-
cente, ce qui réduit sensiblement la densité des états localisés dans l'intervalle de bande et permet de rendre les propriétés électroniques du matériau amorphe beaucoup plus
proches de celles du matériau cristallin correspondant.
D.I. Jones, W.E. Spear, P.G. Le Comber, S. Li, et R.
Martins ont également effectué des travaux sur la prépara-
tion d'a-GE:H à partir de GeH4, en faisant appel à des techniques de dépôt similaires. Le matériau obtenu s'est
révélé comme présentant une densité élevée des états loca-
lisés dans son intervalle de bande. Bien qu'il soit possible de doper le matériau, son rendement est sensiblement plus faible que celui que l'on peut obtenir avec le a-Si:H. Dans le rapport concernant ces travaux et qui a paru dans le Philosophical Magazine B. volume 39, page 147 (1979), la conclusion des auteurs est que du fait de la forte densité des états dans l'intervalle de bande, le matériau obtenu constitue: "... un matériau moins intéressant que l'a-Si
pour effectuer des expériences de dopage et en vue d'appli-
cations possibles".
L'incorporation d'hydrogène dans le procédé au silane mentionné ci,dessus présente non seulement des limites basées sur le rapport fixe existant entre l'hydrogène et le silicium dans le silane, mais, et ceci est plus important, du fait que les diverses configurations des liaisons du Si: H introduisent de nouveaux états anti-liaisons pouvant avoir des conséquences nuisibles pour ces matériaux. Il existe donc des limites fondamentales à la réduction de la densité
des états localisés dans ces matériaux, et qui sont parti-
culièrement nuisibles du point de vue d'un dopage efficace de type P aussi bien que de type N. La densité des états des matériaux obtenus par dépôt de silane conduit à une largeur étroite de la zone d'épuisement qui, de son côté, limite le rendement du dispositif dont le fonctionnement dépend du glissement des porteurs libres. Le procédé de fabrication de ces matériaux qui fait appel seulement au silicium et à l'hydrogène a également pour conséquence une densité élevée des états de surface ayant un effet sur tous les paramètres ci-dessus. Lorsque le procédé de dépôt de silicium à partir de gaz silane et par décharge luminescente a été mis au point, des travaux ont été effectués sur le procédé de dépôt par pulvérisation de films de silicium amorphe dans une atmos- phère constituée par un mélange d'argon (nécessaire au
procédé de dépôt par pulvérisation) et d'hydrogène molécu-
laire pour déterminer les effets de cet hydrogène molécu-
laire sur les caractéristiques du film de silicium amorphe
déposé. Ces recherches ont montré que l'hydrogène se com-
portait comme un agent compensateur déterminant des liaisons de manière à réduire les états localisés dans l'intervalle
de bande. Cependant, le degré de réduction des états loca-
lisés dans l'intervalle de bande obtenu par le procédé de dépôt par pulvérisation est très inférieur à celui obtenu par le procédé de dépôt par silane décrit ci-dessus. Les matériaux dopants de type P et N décrits ci-dessus ont également été utilisés avec le procédé de pulvérisation pour produire des matériaux dopés de types P et N. Ces matériaux se sont révélés comme ayant une capacité de dopage plus faible que celle des matériaux produits par le procédé de décharge luminescente. Aucun de ces procédés ne permet de produire des matériaux dopés efficacement selon le type P et comprenant une concentration suffisamment élevée d'accepteurs
pour produire des dispositifs commerciaux à jonctions P-N.
Le rendement du dopage de type N est inférieur aux niveaux commerciaux acceptables et souhaitables, et le dopage de type P est particulièrement indésirable du fait qu'il augmente le nombre d'états localisés dans l'intervalle de
bande.
On a proposé divers procédés de fabrication et de construction de transistors et de dispositifs à film mince
o on réalise les divers films du transistor en des maté-
riaux différents présentant des caractéristiques électriques diverses. Par exemple, on a proposé des transistors à film mince o l'on utilise des films d'oxyde de nickel, des films de silicium, des films de silicium amorphe et des films de silicium et d'hydrogène amorphes formés à partir de silane, comme mentionné ci-dessus. On a également proposé des
configurations géométriques variées telles qu'une construc-
tion MOS-plane.
Le dépôt préalable de silicium amorphe, modifié par l'hydrogène provenant du gaz silane dans le but de le faire ressembler plus étroitement à du silicium cristallin, et qui a été dopé d'une manière similaire à celle du dopage de silicium cristallin, présente des caractéristiques qui, sous certains aspects importants, sont inférieures à celles de silicium cristallin dopé. Comme le font remarquer Le Comber et Spear, et d'autres chercheurs mentionnés ci-dessus, le courant de fuite des dispositifs à transistor à base de silane peut être très réduit et de seulement 1011 ampères, le courant de saturation semblant être d'environ 5 x 106 ampères, la fréquence de commutation du dispositif étant d'environ 104 Hz et la stabilité étant faible du fait que le
matériau se dégrade avec le temps.
On a proposé de réaliser une pile solaire, qui est essentiellement un redresseur photosensible, en utilisant un alliage amorphe comprenant du silicium et du fluor, et ceci dans le brevet US n0 4.217.374 susmentionné au nom de
Stanford R. Ovshinski et Masatsugu Izu et intitulé "Amor-
phous Semiconductor Equivalent to Crystalline Semiconduc-
tors " (Semiconducteur amorphe équivalant aux semiconducteurs cristallins) ainsi que dans le brevet US n0 4.276.898 aux noms de Stanford R. Ovshinsky et Arun Madan, et de même titre. Selon l'invention, il est créé un transistor à effet de champ et à film mince comprenant une région de source, une région de drain, un isolateur de porte, un alliage amorphe déposé sous forme d'un film mince et comprenant au moins du silicium et du fluor couplé à la région de source, à la région de drain et à l'isolateur de porte, et une électrode
de porte en contact avec l'isolateur de porte.
De préférence, l'alliage amorphe comprend également de l'hydrogène tel qu'un alliage amorphe répondant à la formule a-Sia:FbHc o la" représente un pourcentage atomique compris entre 80 et 98, "b" un pourcentage atomique compris entre 1
et 10, et "c" un pourcentage atomique compris entre 1 et 10.
Le transistor à effet de champ peut se présenter selon
des géométries variées y compris des constitutions sembla-
bles au type V-MOS selon l'invention, et il peut être déposé sur des substrats divers avec un isolateur entre les régions actives du transistor à effet de champ et à film mince et un substrat conducteur tel qu'un métal. Les transistors peuvent être déposés sur un isolateur, un semiconducteur, un métal isolé ou un substrat semiconducteur isolé. Du fait de la capacité qu'ils présentent d'être formés sur des substrats divers et du faible niveau de fuite et du faible courant de fonctionnement, les transistors peuvent également être
formés les uns au-dessus des autres, c'est-à-dire empilés.
Le transistor à effet de champ et à film mince peut présenter diverses caractéristiques souhaitables selon la géométrie particulière qui a été choisie et l'épaisseur du film constitué en un matériau à base de silicium amorphe et de fluor, ces caractéristiques pouvant être par exemple un courant de saturation, en courant continu, très faible et de seulement 10-6 ampères et pouvant atteindre et dépasser 10î4 ampères, une fréquence de coupure supérieure dépassant au moins 10 MHz, un rapport élevé entre la résistance de coupure et la résistance de fonctionnement et d'environ 107 et un très faible courant de fuite d'environ 10 11 ampères ou moins. En outre l'alliage ne se dégrade pas avec le temps. En conséquence, un premier but de l'invention est de créer un dispositif à transistors à effet de champ et à film mince comprenant une région de source, une région de drain, un isolateur de porte, et une électrode de porte en contact avec ledit isolateur de porte, caractérisé par un alliage amorphe déposé sous forme d'un film mince et comprenant au moins du silicium et du fluor couplé à ladite région de source, à ladite région de drain et audit isolateur de porte. Un second but de l'invention est de créer un dispositif à transistors à effet de champ et à film mince comprenant une région de source, une région de drain, un isolateur de porte, un alliage semiconducteur déposé sous forme d'un film mince et couplé à ladite région de source, à ladite région de drain et audit isolateur de porte, caractérisé en ce que
sa constitution est de type V-MOS.
On décrira maintenant à titre d'exemple le mode de réalisation préféré de l'invention, avec référence aux
dessins annexés à la présente description et dans lesquels:
la figure 1 est une vue en coupe verticale d'un mode de réalisation d'un transistor à effet de champ et à film mince obtenu par dépôt, réalisé selon les enseignements de la présente invention et comprenant des régions métalliques de source et de drain semblables à celles d'un transistor de type MOS-plan, la figure 2 est un diagramme qui représente un circuit schématique du transistor illustré à la figure 1, la figure 3 est une vue en coupe verticale d'un second mode de réalisation d'un transistor à effet de champ et à film mince semblable au transistor représenté à la figure 1,
comprenant des régions de source et de drain semiconduc-
trices, la figure 4 est un diagramme représentant un circuit schématique du transistor illustré à la figure 3, la figure 5 est une vue en coupe verticale d'un autre mode de réalisation d'un transistor à effet de champ et à film mince appliqué par dépôt, semblable au transistor représenté à la figure 1, comprenant des régions métalliques de source et de drain semblables à celles d'un transistor de type V-MOS, la figure 6 est un diagramme représentant un circuit schématique du transistor illustré à la figure 5, la figure 7 est une vue en coupe verticale d'un second mode de réalisation d'un transistor à effet de champ et à film mince appliqué par dépôt et semblable au transistor représenté à la figure 5, comprenant des régions de source et de drain semiconductrices, la figure 8 est un diagramme représentant un circuit schématique du transistor illustré à la figure 7,
la figure 9 est une vue en coupe verticale d'un transis-
tor à effet de champ et à film mince appliqué par dépôt, semblable par son fonctionnement aux transistors représentés
aux figures 1 à 8, mais dont la géométrie est différente.
Référence étant maintenant faite plus en détail aux figures, la figure 1 représente un transistor à effet de champ et à film mince 10 réalisé selon les enseignements de la présente invention. Comme représenté, le transistor 10 est formé sur un substrat 12 en matériau isolant qui peut être un matériau à base de silicium, une couche d'un maté-
riau polymérique ou un isolateur placé par dessus le métal.
Selon les enseignements de la présente invention, une fine couche d'alliage 14 comprenant du silicium et du fluor, et pouvant également contenir de l'hydrogène, et qui peut être dopée pour former un alliage de type N ou de type P, est déposée sur le substrat 12. Par dessus cette couche d'alliage 14 est prévue une couche ou bande 16 d'un matériau isolant tel qu'un oxyde de champ, et à une certaine distance de celui-ci, une autre couche ou bande 18 en un matériau
isolant tel qu'un oxyde de champ.
Un canal ou ouverture 20 est formé par exemple par des techniques classiques de photolithographie entre les deux bandes 16 et 18. Un conducteur métallique de source 22 est déposé par dessus la bande 16, et une partie de celui-ci est en contact avec la couche d'alliage 14 de manière à former un contact de barrière de Schottky à l'interface entre le
métal de source 22 et la couche d'alliage amorphe 14.
De la même manière, un conducteur ou couche 24 d'un métal de drain est déposé par dessus la bande isolante 18, avec une partie de ce métal en contact avec la couche d'alliage 14 espacée du métal de source 22. L'interface entre le métal de drain 24 et la couche amorphe 14 crée un
autre contact de barrière de Schottky. Une couche d'isola-
teur de porte 26 en un matériau isolant tel que de l'oxyde de porte ou du nitrure de porte 26 est déposée par dessus le métal de source 22 et le métal de drain 24 et en contact avec la couche d'alliage amorphe 14 entre le métal de source et de drain. Sur cette couche 26 du matériau isolant de porte est déposé un conducteur de porte 28 pouvant être réalisé en tout métal approprié tel que de l'aluminium ou du molybdène. Sur le conducteur de porte est déposée une autre couche 30 d'un matériau isolant pour passiver le dispositif, qui est représenté sur la figure comme étant un oxyde de champ. Les couches isolantes 16 et 30 sont reliées avant le transistor adjacent suivant à la source 22 reliée à un conducteur externe. La couche isolante 16 forme l'isolateur pour le dispositif suivant semblable à l'isolateur 18 du transistor 10 qui est représenté. La couche isolatrice de porte 26 et les bandes 16 et 18 du matériau isolant auquel il est fait référence comme étant
un oxyde de champ peuvent être réalisées en un oxyde métal-
lique, du dioxyde de silicium ou autre isolateur tel que du nitrure de silicium. Le métal de source 22 et le métal de drain 24 peuvent être constitués en tout métal conducteur approprié tel que de l'aluminium, du molybdène ou un métal à forte résistance au travail tel que de l'orpalladium, du platine ou du chrome. L'isolateur de porte peut être un
nitrure, du dioxyde de silicium ou du nitrure de silicium.
Selon les enseignements de la présente invention, on utilise pour former la couche d'alliage amorphe 14 un alliage contenant du silicium et du fluor, pouvant également contenir de l'hydrogène. Cet alliage permet d'obtenir les caractéristiques désirées énumérées ci-dessus et que l'on peut utiliser pour de nombreux circuits différents. La
couche d'alliage 14 est de préférence constituée en a-
Sia:Fb:Hc o "a" représente un pourcentage atomique compris entre 80 et 98, "b" un pourcentage atomique compris entre 1
et 10 et "cn un pourcentage atomique compris entre 1 et 10.
L'alliage peut être dopé avec un dopant du groupe V ou du groupe III des éléments de la Table Périodique, leur quantité représentant entre 10 et 1000 parties par million (ppm). Les matériaux dopants et la quantité de dopage
peuvent varier.
L'épaisseur de la couche d'alliage 14 du matériau amorphe peut être comprise entre 100 et 5000 Angstrôms, une
épaisseur courante étant d'approximativement 1000 Angstrôms.
Le métal de source 22 et le métal de drain 24 peuvent également présenter des épaisseurs comprises entre 500 et 20.000 Ansgtrôms, l'épaisseur habituellement utilisée étant d'approximativement 2.000 Angstrôms. Le conducteur de porte 28, bien qu'ayant été décrit comme constitué en métal, peut être réalisé, si on le désire, en un matériau semiconducteur dopé. Selon la géométrie et les épaisseurs des différentes couches, on peut constituer un transistor à effet de champ
comme décrit ci-dessus o le courant de fuite est d'appro-
ximativement 10-11 ampères, ce qui permet d'obtenir une résistance de coupure élevée et un courant de saturation, en
courant continu, d'environ 10-4 ampères.
Quand on constitue le transistor à effet de champ et à film mince 10 représenté à la figure 1, les couches de matériau, et particulièrement la couche d'alliage 14, sont déposées en faisant appel à diverses techniques de dépôt, et
de préférence celle par décharge luminescente.
Un diagramme représentant le circuit schématique de porte (G), de source (S) et de drain (D) du transistor à
effet de champ 10 est illustré à la figure 2.
Si on se réfère maintenant à la figure 3, celle-ci représente un transistor à effet de champ et à film mince 40 du type plan qui est formé comme le transistor 10 sur une couche de substrat isolée 42. Par dessus le matériau 42 du substrat est déposée, par exemple par décharge luminescente, une couche d'alliage 44 comprenant du silicium et du-fluor et qui comprend également de préférence de l'hydrogène, et qui peut être du type N ou P. Sur cette couche d'alliage 44 sont déposées deux couches de matériau isolant 46 et 48 qui, à la figure 3, sont représentées comme étant constituées par
un oxyde de champ, avec une ouverture 50 formée entre elles.
Au-dessus des couches isolantes 46 et 48 sont déposées respectivement une couche d'alliage de source 52 et une
couche d'alliage de drain 54 comprenant également du sili-
cium et du fluor, et comprenant de préférence de l'hydrogène.
Les alliages de la source 52 et du drain 54 sont des alliages amorphes du type N ou P. Une jonction N-P ou P-N est alors formée à l'interface à l'endroit o les couches 52 et 54
établissent le contact avec la couche d'alliage 44.
Après avoir déposé les couches 52 et 54, on dépose une couche d'isolateur de porte 56, représentée sur le dessin sous forme d'un oxyde de porte 56, par dessus la région de source 52, la partie exposée'de la couche amorphe 44 et la région de drain 54. On dépose ensuite un conducteur de porte 58 par dessus l'isolateur de porte 46 et une couche isolante de passivation 60 est déposée par dessus le conducteur de porte 58, et elle est indiquée sur la figure comme étant de
l'oxyde de champ.
Un diagramme représentant un circuit schématique clas-
sique de porte (G), de source (S) et de drain (D) du tran-
sistor à effet de champ 40 est illustré à la figure 4.
La différence entre le transistor 40 et le transistor 10 est constituée par le fait que les régions de drain et de source ou conductrices 54 et 52 du transistor 40 sont réalisées en un matériau semiconducteur, et de préférence en
un alliage a-Si:F:H.
A la figure 5 est illustrée une nouvelle construction de type V-MOS d'un transistor à effet de champ et à film mince
70 réalisé selon les enseignements de la présente invention.
Sur une couche de substrat 72 est d'abord déposée une couche ou bande demétal de drain 74 comprenant une partie centrale découpée ou décapée. Par dessus le métal de drain 74 est déposée une mince couche ou bande d'alliage amorphe 76 dont une partie centrale est découpée ou décapée et en alignement avec la partie découpée de la couche 74. De même, une couche de métal de source 78 est déposée sur la couche 76 et une partie centrale correspondante en est découpée. En variante, toutes les couches peuvent être décapées par une opération suivant le dépôt de toutes les couches. On dépose ensuite un isolateur de porte 80, indiqué sur la figure comme étant un oxyde de porte, par dessus le métal de source 78 et à l'intérieur de l'espace central 82 découpé en V et en résultant, et sur les rebords inclinés des parties 74, 76 et 78 de la couche, et par dessus le substrat exposé 72. On dépose ensuite un conducteur de porte 84 sur l'isolateur de porte 82 et on dépose une couche 86 d'un matériau isolant, représenté sur la figure comme étant de l'oxyde de champ,
par dessus le conducteur métallique de porte 84 pour cons-
tituer une couche de passivation.
Ce type particulier de construction de type V-MOS, comprenant un espace ouvert 80 présente cet avantage que la distance L entre le métal de source 74 et le métal de drain
78 et passant par la couche d'alliage 76 est très courte.
L'épaisseur de la couche ou distance L a pour conséquence une fréquence de fonctionnement plus élevée et un courant de
saturation plus élevé que pour la configuration du tran-
sistor des figures 1 et 3. Le courant de fuite peut être plus important que celui de la configuration des figures 1 et 3.
Un diagramme représentant le circuit schématique clas-
sique de porte (G), de source (S) et de drain (D) du tran-
sistor 70 est illustré à la figure 6.
La figure 7 représente un autre transistor à effet de champ et à film mince 90 semblable au type V-MOS, formé sur un substrat 92 avec des couches d'alliages 94, 96 et 98 comprenant du silicium et du fluor (de type N ou P) déposé sur le substrat 92. Les couches respectives 94, 96 et 98 ont une partie centrale 100 qui est découpée ou décapée. On dépose ensuite un isolateur de porte 102, indiqué sur la figure comme étant un oxyde de porte, au-dessus des rebords de la couche 98 et il établit un contact avec les rebords exposés des couches 94, 96 et 98 et également avec la partie exposée du substrat 92, comme le montre la figure. Un conducteur de porte 104 est déposé par dessus la couche isolante 102 et finalement une couche 106 de matériau isolant tel que de l'oxyde de champ est déposée par dessus le conducteur de porte 104. Le transistor 90 fonctionne en utilisant les jonctions à polarisation opposée P-N formées
entre les couches 94 et 96 et entre les couches 96 et 98.
Le transistor 90 est semblable au transistor 70 repré-
senté à la figure 5, avec cette exception que la région de source 98 et la région de drain 94 sont constituées en un alliage semiconducteur tel que du a-Si:F:H. La construction
de type V-MOS de l'invention et illustrée par les transis-
tors 70 et 90 est utilisée avec avantage avec tous matériaux semiconducteurs déposés tels, entre autres, qu'un alliage de silicium contenant au moins de l'hydrogène et déposé à
partir de silane.
Un diagramme représentant un circuit schématique clas-
sique du transistor 90 est illustré à la figure 8.
Si on se réfère maintenant à la figure 9, celle-ci représente un autre transistor à effet de champ 110 réalisé
selon les enseignements de la présente invention. Le tran-
sistor 110 est formé sur un-substrat métallique 111 sur lequel a été déposée une fine couche de matériau isolant 112 qui sépare les composants actifs du transistor 110 du substrat métallique 111 et qui est pourtant suffisamment mince pour que la chaleur engendrée dans le transistor 110 puisse parvenir au substrat métallique formant un radiateur
à cet effet.
Le transistor à effet de champ et à film mince 110 est formé par dépôt d'une couche conductrice de source 114 réalisée en métal ou en un alliage semiconducteur de type N ou P. Un conducteur de drain 116 est déposé sur la couche isolante 112 et également réalisé en un métal ou en un alliage semiconducteur de type P ou N. Par dessus les - conducteurs 114 et 116 est déposée une couche d'allia( i
intrinsèque ou légèrement dopée 118, telle que l'alliage a-
Si:F:H précédemment décrit.
Par dessus la couche d'alliage 118 est déposé un isola-
teur de porte 120 qui peut être un oxyde de silicium ou un nitrure de silicium. Par dessus l'isolateur de porte 120 est déposée une couche de conducteur de porte 122 qui peut être un métal ou un matériau semiconducteur. Une couche de passivation 124 est déposée par dessus le conducteur de
porte 122.
Les divers transistors 10, 40, 70, 90 et 110 peuvent être rassemblés dans une matrice de manière que la région de source ou la région de drain soit disposée sous forme d'un conducteur d'axe Y en travers du substrat déposé 112. La région de drain ou de source est alors déposée pour former une région de drain ou de source séparée et qui est alors connectée à un conducteur d'axe X. Ensuite, l'électrode de porte est déposée de manière à être parallèle à l'axe Y et
former un conducteur de porte d'axe Y. Ainsi, les transis-
tors à effet de champ 10, 50, 70, 90 et 110 peuvent être utilisés en conjonction avec des dispositifs PROM pour
former le dispositif isolant d'un circuit de mémoire compre-
nant une région de mémoire et le dispositif isolant.
Le transistor à effet de champ et à film mince de la présente invention et les divers modes de réalisation spécifiques qui en ont été décrits ici permettent d'obtenir un transistor très petit et présentant pourtant les très
bonnes caractéristiques de fonctionnement énumérées ci-
dessus. La couche isolante supérieure des transistors, telle que la couche 124 de la figure 9, peut être utilisée pour former la couche isolante d'un autre transistor à former par dessus et obtenir une configuration de transistors empilés, ce qui augmente encore plus la densité d'enregistrement des dispositfs. Ceci est possible du fait que les couches sont
obtenues par dépôt et du fait du faible courant de fonc-
tionnement et du faible courant de fuite des dispositifs.
De la description qui précède, il est clair qu'un
transistor à effet de champ et à film mince comprenant une couche d'alliage en a-Si:F:H selon les enseignements de la
présente invention présente un certain nombre d'avantages.
Les structures planes des figures 1, 3 et 9 peuvent également être formées dans l'ordre inverse à celui qui est représenté, la porte étant à la partie inférieure. Les barrières de Schottky peuvent également être constituées par un contact MIS (semiconducteur-isolant-métal). Egalement, le conducteur de porte d'un dispositif peut être réalisé en métal, en poly-silicium ou en un matériau semiconducteur dopé, avec un matériau de drain différent constitué par un métal ou un semiconducteur, au lieu d'être tous les deux
constitués par le même métal ou le même matériau semicon-
ducteur.

Claims (27)

REVENDICATIONS
1. Dispositif à transistor à effet de champ et à film mince comprenant une région de source, une région de drain, un isolateur de porte et une électrode de porte en contact avec ledit isolateur de porte, caractérisé en ce qu'il comprend un alliage amorphe (14; 44; 76; 96; 118) déposé sous forme d'un film mince, comprenant au moins du silicium et du fluor, couplé à ladite région de source (22; 52; 78; 98; 114), à ladite région de drain (24; 54; 74; 94; 116) et
audit isolateur de porte (26; 56; 80; 102; 120).
2. Transistor à effet de champ et film mince selon la revendication 1, caractérisé en ce que ledit alliage amorphe
contient également de l'hydrogène.
3. Transistor à effet de champ et film mince selon la revendication 1 ou 2, caractérisé en ce que ledit alliage
amorphe a une épaisseur comprise entre 100 et 5.000 Angstrôms.
4. Transistor à effet de champ et film mince selon l'une
des revendications 1 à 3, caractérisé en ce que ladite
région de drain a une épaisseur comprise entre 500 et 20.000
Angstrôms.
5. Transistor à effet de champ et film mince selon l'une
des revendications 1 à 4, caractérisé en ce que la région de
source a une épaisseur comprise entre 500 et 20.000 Angstrôms.
6. Transistor à effet de champ et
des revendications 1 à 5, caractérisé
de porte est un oxyde métallique.
7. Transistor à effet de champ et
des revendications 1 à 6, caractérisé
porte est réalisée en un métal.
8. Transistor à effet de champ et
des revendications 1 à 7, caractérisé
drain est réalisée en un métal.
9. Transistor à effet de champ et
des revendications 1 à 6, ou 8, carac4
film mince selon l'une en ce que l'isolateur film mince selon l'une en ce que la région de film mince selon l'une en ce que la région de film mince selon l'une Lérisé en ce que ladite
région de source est réalisée en un alliage semiconducteur.
10. Transistor à effet de champ et film mince selon
l'une des revendications 1 à 7, ou 9, caractérisé en ce que
la région de drain est réalisée en un alliage semiconducteur.
11. Transistor à effet de champ et film mince selon
l'une des revendications 1 à 10, caractérisé en ce que
ladite électrode de porte est réalisée en un métal.
12. Transistor à effet de champ et film mince selon
l'une des revendications 1 à 10, caractérisé en ce que
ladite électrode de porte est réalisée en un alliage semi- conducteur.
13. Transistor à effet de champ et film mince selon
l'une des revendications 1 à 12, caractérisé en ce que ledit
alliage amorphe est du SiaFbHc, o "a"représente un pour-
centage atomique compris entre 80 et 98, "b" un pourcentage
atomique compris entre 1 et 10 et "c" un pourcentage ato-
mique compris entre 1 et 10.
14. Transistor à effet de champ et film mince selon
l'une des revendications 1 à 13, caractérisé en ce que sa
construction (10; 40; 110) est du type MOS-plan.
15. Transistor à effet de champ et film mince selon
l'une des revendications 1 à 14, caractérisé en ce qu'il
comprend plusieurs constructions du type MOS-plan empilées
les unes sur les autres.
16. Transistor à effet de champ et film mince selon
l'une des revendications 1 à 13, caractérisé en ce que sa
construction (70; 90) est du type V-MOS.
17. Transistor à effet de champ et film mince selon
l'une des revendications 1 à 16, caractérisé en ce qu'il est
déposé sur un substrat métallique.
18. Transistor à effet de champ et film mince selon
l'une des revendications 1 à 16, caractérisé en ce qu'il est
déposé sur un substrat en verre.
19. Transistor à effet de champ et film mince selon
l'une des revendications 1 à 16, caractérisé en ce qu'il est
déposé sur un substrat en polymère.
20. Transistor à effet de champ et film mince selon la revendication 17, caractérisé en ce qu'il comprend une fine couche de matériau isolant (112) entre ledit transistor (110) et ledit substrat métallique (111) de manière que le parcours thermique entre ledit transistor et ledit substrat
métallique ne constitue qu'une très petite distance permet-
tant audit substrat métallique de fonctionner en tant que radiateur de chaleur effectif pour dissiper la chaleur engendrée par ledit transistor à effet de champ et à film mince.
21. Transistor à effet de champ et film mince selon
l'une des revendications 1 à 20, caractérisé en ce que le
courant de fuite est inférieur à 10 10 ampères.
22. Transistor à effet de champ et film mince selon
l'une des revendications 1 à 21, caractérisé en ce que la
fréquence de coupure est supérieure à 10 MHz.
23. Transistor à effet de champ et film mince selon
l'une des revendications 1 à 22, caractérisé en ce que le
courant de saturation, en courant continu, est d'approxi-
mativement 10 6 ampères.
24. Transistor à effet de champ et film mince selon
l'une des revendications 1 à 20, caractérisé par un courant
de fuite inférieur à 10-10 ampères, un courant de saturation en courant continu supérieur à 10-6 ampères et une fréquence
de coupure supérieure à 10 MHz.
25. Transistor à effet de champ et film mince selon
l'une des revendications 1 à 24, caractérisé en ce qu'il est
réalisé en mettant en oeuvre une technique de dépôt à la vapeur.
26. Transistor à effet de champ et film mince selon la revendication 25, caractérisé en ce qu'il est réalisé en
mettant en oeuvre une technique de décharge incandescente.
27. Dispositif à transistor à effet de champ et film mince comprenant une région de source, une région de drain, un isolateur de porte, un alliage semiconducteur déposé sous forme d'un film mince et couplé à ladite région de source, à ladite région de drain et audit isolateur de porte, et une électrode de porte en contact avec ledit isolateur de porte, caractérisé en ce qu'il se présente selon une construction
(70; 90) de type V-MOS.
FR8026402A 1979-12-13 1980-12-12 Transistor a film mince Expired FR2474763B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10301179A 1979-12-13 1979-12-13
US20827880A 1980-11-19 1980-11-19

Publications (2)

Publication Number Publication Date
FR2474763A1 true FR2474763A1 (fr) 1981-07-31
FR2474763B1 FR2474763B1 (fr) 1987-03-20

Family

ID=26799985

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8026402A Expired FR2474763B1 (fr) 1979-12-13 1980-12-12 Transistor a film mince

Country Status (14)

Country Link
KR (2) KR840001605B1 (fr)
AU (2) AU538008B2 (fr)
BE (1) BE886630A (fr)
CA (3) CA1153480A (fr)
DE (2) DE3051063C2 (fr)
FR (1) FR2474763B1 (fr)
GB (2) GB2067353B (fr)
IE (1) IE51076B1 (fr)
IL (1) IL61679A (fr)
IT (1) IT1193999B (fr)
MX (1) MX151189A (fr)
NL (2) NL8006770A (fr)
SE (1) SE8008738L (fr)
SG (1) SG72684G (fr)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294796B1 (en) 1982-04-13 2001-09-25 Seiko Epson Corporation Thin film transistors and active matrices including same
US5698864A (en) * 1982-04-13 1997-12-16 Seiko Epson Corporation Method of manufacturing a liquid crystal device having field effect transistors
US5736751A (en) * 1982-04-13 1998-04-07 Seiko Epson Corporation Field effect transistor having thick source and drain regions
FR2527385B1 (fr) * 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
US5365079A (en) * 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
US5677547A (en) * 1982-04-30 1997-10-14 Seiko Epson Corporation Thin film transistor and display device including same
US5650637A (en) * 1982-04-30 1997-07-22 Seiko Epson Corporation Active matrix assembly
US4547789A (en) * 1983-11-08 1985-10-15 Energy Conversion Devices, Inc. High current thin film transistor
US4620208A (en) * 1983-11-08 1986-10-28 Energy Conversion Devices, Inc. High performance, small area thin film transistor
US4633284A (en) * 1983-11-08 1986-12-30 Energy Conversion Devices, Inc. Thin film transistor having an annealed gate oxide and method of making same
US4543320A (en) * 1983-11-08 1985-09-24 Energy Conversion Devices, Inc. Method of making a high performance, small area thin film transistor
US4752814A (en) * 1984-03-12 1988-06-21 Xerox Corporation High voltage thin film transistor
US4673957A (en) * 1984-05-14 1987-06-16 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
US4769338A (en) * 1984-05-14 1988-09-06 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4670763A (en) * 1984-05-14 1987-06-02 Energy Conversion Devices, Inc. Thin film field effect transistor
US4668968A (en) * 1984-05-14 1987-05-26 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
KR100741798B1 (ko) * 2004-12-30 2007-07-25 엘지전자 주식회사 건조기 일체형 세탁기
CN112420821B (zh) * 2020-10-29 2021-11-19 北京元芯碳基集成电路研究院 一种基于碳基材料的y型栅结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2378355A1 (fr) * 1977-01-26 1978-08-18 Westinghouse Electric Corp Film de transition, mince, entre un film d'aluminium et un film indium-cuivre

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3384792A (en) * 1965-06-01 1968-05-21 Electro Optical Systems Inc Stacked electrode field effect triode
US4217374A (en) * 1978-03-08 1980-08-12 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors
DE2820331C3 (de) * 1978-05-10 1982-03-18 Lüder, Ernst, Prof. Dr.-Ing., 7000 Stuttgart Dünnschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung
GB2052853A (en) * 1979-06-29 1981-01-28 Ibm Vertical fet on an insulating substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2378355A1 (fr) * 1977-01-26 1978-08-18 Westinghouse Electric Corp Film de transition, mince, entre un film d'aluminium et un film indium-cuivre

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ELECTRONICS INTERNATIONAL, vol. 52, no. 13, 21 juin 1979, New York (US); *
NATURE, vol. 282, no. 5739, décembre 1979, Basingstoke (GB); *

Also Published As

Publication number Publication date
KR850000902B1 (ko) 1985-06-26
KR850001478A (ko) 1985-02-18
BE886630A (fr) 1981-04-01
GB2067353B (en) 1984-07-04
AU554058B2 (en) 1986-08-07
DE3051063C2 (fr) 1991-04-11
SE8008738L (sv) 1981-06-14
CA1163377A (fr) 1984-03-06
KR830004680A (ko) 1983-07-16
MX151189A (es) 1984-10-09
CA1153480A (fr) 1983-09-06
GB2131605B (en) 1985-02-13
CA1188008A (fr) 1985-05-28
DE3046358A1 (de) 1981-09-17
IT8026642A0 (it) 1980-12-12
IE51076B1 (en) 1986-10-01
IL61679A0 (en) 1981-01-30
KR840001605B1 (ko) 1984-10-11
GB8326775D0 (en) 1983-11-09
IL61679A (en) 1984-11-30
GB2067353A (en) 1981-07-22
AU2845184A (en) 1984-09-13
FR2474763B1 (fr) 1987-03-20
AU6531380A (en) 1981-06-18
GB2131605A (en) 1984-06-20
AU538008B2 (en) 1984-07-26
NL8006770A (nl) 1981-07-16
IE802615L (en) 1981-06-13
SG72684G (en) 1985-03-29
IT1193999B (it) 1988-08-31
DE3046358C2 (de) 1987-02-26
NL8401928A (nl) 1984-10-01

Similar Documents

Publication Publication Date Title
FR2474763A1 (fr) Transistor a film mince
FR2475295A1 (fr) Diode et dispositif rom ou eeprom utilisant cette diode
US7238545B2 (en) Method for fabricating tandem thin film photoelectric converter
FR2526223A1 (fr) Alliages perfectionnes de silicium amorphe contenant de l'oxygene a large intervalle de bande et de type p, et dispositifs pour les utiliser
FR2518318A1 (fr) Dispositif photovoltaique a capacite de production de courant plus importante
EP0204907A2 (fr) Système à micro-ondes et procédé pour la fabrication de composants semi-conducteurs et composants semi-conducteurs fabriqués par ce procédé
FR2482786A1 (fr) Procede de fabrication de films de silicium a dopage de type p et dispositif realise a partir de ces films
FR2477771A1 (fr) Procede pour la realisation d'un dispositif semiconducteur a haute tension de blocage et dispositif semiconducteur ainsi realise
FR2464565A1 (fr) Pile solaire au silicium amorphe
FR2512274A1 (fr) Procede de fabrication d'une metallisation en siliciure de cobalt pour un transistor
JP4171162B2 (ja) 光起電力素子およびその製造方法
FR2638900A1 (fr) Dispositif photovoltaique a empilement, comportant une couche anti-reflexion
JPH1084124A (ja) 光起電力素子、並びにその製造方法及び装置
FR2490018A1 (fr) Procede et dispositif pour etalonner les intervalles de bande d'alliages semi-conducteurs amorphes et alliages obtenus
US20100126580A1 (en) CdTe deposition process for solar cells
FR2714523A1 (fr) Procédé d'empêchement de la détérioration de la qualité de film d'un film conducteur transparent, dispositif à semiconducteur et son procédé de fabrication.
FR2490013A1 (fr) Dispositif amorphe photosensible a cellules multiples
FR2481518A1 (fr) Procede de realisation d'un dispositif semiconducteur comportant des transistors a effet de champ complementaires
EP3376545B1 (fr) Transistor a regions source et drain structurees et son procede d'elaboration
FR2523768A1 (fr) Systeme permettant de reflechir un rayonnement non utilise et le renvoyer dans une region active d'une matiere semi-conductrice d'un dispositif photovoltaique et dispositifs utilisant un tel systeme
FR2491260A1 (fr) Electrode a couche composite et dispositif a semi-conducteurs muni de cette electrode
GB2111534A (en) Making photoresponsive amorphous alloys and devices by reactive plasma sputtering
BE900365R (fr) Transistor a film mince.
FR2462782A1 (fr) Procede de realisation d'une couche contenant du silicium et dispositif de conversion photoelectrique mettant en oeuvre ce procede
EP1517377A1 (fr) Transistor bipolaire

Legal Events

Date Code Title Description
ST Notification of lapse