CN112420821B - 一种基于碳基材料的y型栅结构及其制备方法 - Google Patents

一种基于碳基材料的y型栅结构及其制备方法 Download PDF

Info

Publication number
CN112420821B
CN112420821B CN202011179036.2A CN202011179036A CN112420821B CN 112420821 B CN112420821 B CN 112420821B CN 202011179036 A CN202011179036 A CN 202011179036A CN 112420821 B CN112420821 B CN 112420821B
Authority
CN
China
Prior art keywords
gate
carbon
based material
photoresist
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011179036.2A
Other languages
English (en)
Other versions
CN112420821A (zh
Inventor
周简硕
丁力
彭练矛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Yuanxin Carbon Based Integrated Circuit Research Institute
Peking University
Beijing Hua Tan Yuan Xin Electronics Technology Co Ltd
Original Assignee
Beijing Yuanxin Carbon Based Integrated Circuit Research Institute
Peking University
Beijing Hua Tan Yuan Xin Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Yuanxin Carbon Based Integrated Circuit Research Institute, Peking University, Beijing Hua Tan Yuan Xin Electronics Technology Co Ltd filed Critical Beijing Yuanxin Carbon Based Integrated Circuit Research Institute
Priority to CN202011179036.2A priority Critical patent/CN112420821B/zh
Publication of CN112420821A publication Critical patent/CN112420821A/zh
Application granted granted Critical
Publication of CN112420821B publication Critical patent/CN112420821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种基于碳基材料的Y型栅结构，包括一碳基材料沟道层的衬底，在其上具有由栅金属栅根和栅金属栅帽组成的一体化栅金属结构，所述栅金属结构与所述碳基材料沟道层之间具有一第一高K栅介质层，所述栅金属栅帽下部具有第一宽度，其上部具有大于或等于所述第一宽度的第二宽度，所述栅金属栅帽上部和下部之间形成有两个侧面，在所述侧面上分别包覆有第二高K栅介质层。同时还提出该Y型栅结构的制备方法，只须一次曝光即可形成自对准Y型栅结构，工艺简单，操作方便。本发明提出的基于碳基材料的Y型栅结构在降低栅电阻的同时，进一步降低寄生效应，可以提升碳基高速、高频器件性能。

Description

一种基于碳基材料的Y型栅结构及其制备方法
技术领域
本发明涉及晶体管电子器件制备技术领域，尤其涉及一种基于碳基材料的Y型栅结构及其制备方法。
背景技术
以三维体材料金刚石、二维材料石墨烯和准一维材料碳纳米管为代表的碳基电子材料,分别拥有超宽禁带、超高载流子迁移率、优异的导热性能和机械特性,以及独特的低维结构带来的各种量子效应,在射频大功率、高线性、太赫兹以及光电混频等器件领域,具有巨大的潜力。随着碳基射频器件的发展，现有实验结果表明碳基射频器件的性能，受限于当前的材料以及器件结构的不完善，仍滞后于理论预期。
T型栅由于可以显著的降低栅电阻，故广泛应用于射频器件。T型栅器件有两种结构，一是gate-first自对准结构，其缺点在于自对准的源漏电极所定义的沟道长度取决于栅帽的长度，这样在长栅帽(更大的栅帽横截面积，更小的栅电阻)的设计下，无法制备短沟道的晶体管，而短沟道对于射频器件而言是必要的。二是gate-last非自对准结构，通过两次曝光，增加了工艺的复杂度，虽然可以解决前者的问题，但缩小了源漏电极与栅极之间的距离，从而增大了器件的寄生效应，不利于器件的高频性能。
因此需要开发一种在降低栅电阻的同时，降低寄生效应的新型栅极结构。
发明内容
针对以上现有技术中T型栅极结构存在的不足，本发明提出了一种能够同时减低栅电阻、降低寄生效应的全新的Y型栅结构及其制备方法。
本发明一方面提供了一种基于碳基材料的Y型栅结构，包括一碳基材料沟道层的衬底，在所述碳基材料沟道层上具有由栅金属栅根和栅金属栅帽组成的一体化栅金属结构，其特征在于：
所述栅金属结构与所述碳基材料沟道层之间具有一第一高K栅介质层，所述栅金属栅帽与所述栅金属栅根一体化形成，所述栅金属栅帽下部具有第一宽度，其上部具有大于或等于所述第一宽度的第二宽度，所述栅金属栅帽上部和下部之间形成有两个侧面，在所述侧面上分别包覆有具有与第一高K栅介质层相同材质的第二高K栅介质层。
进一步地，所述侧面与所述衬底所在平面的夹角为60°-80°。
进一步地，所述低电阻栅金属栅帽的上表面低于Y型栅结构(2)的顶端。
进一步地，所述衬底为硬质绝缘材料或耐高温柔性绝缘材料，其中所述硬质绝缘材料选自氧化硅、石英、玻璃、氧化铝，所述耐高温柔性绝缘材料选自聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或聚酰亚胺。
进一步地，所述碳基材料为金刚石、石墨烯、碳纳米管、碳纳米线、富勒烯、碳纳米纤维或碳纳米球等，其中碳纳米管包括单壁、多壁碳纳米管。
进一步地，所述第一高K栅介质层和第二高K栅介质层为氧化铪或氧化钇。
进一步地，所述栅金属结构采用低电阻率金属材料，优选为银、金或铜中的一种或多种叠层结构。
另一方面，本发明的还提供一种如上基于碳基材料的Y型栅结构的制备方法，具体步骤如下：
步骤A：提供一具有碳基材料沟道层的衬底，在其上分别旋涂低灵敏度光刻胶、中灵敏度光刻胶和高灵敏度光刻胶三层光刻胶，根据栅结构掩膜图案对所述三层光刻胶进行一次曝光，并进行显定影，从而在所述低灵敏度光刻胶中形成具有垂直侧面的栅根图形，在所述中灵敏度光刻胶和高灵敏度光刻胶中形成具有倾斜梯度侧面的栅帽图形；
步骤B：在步骤A所获得的图形上形成一高k栅介质层，使得在所述栅根图形底部以及所述栅帽图形侧面分别形成第一高k栅介质层和第二高k栅介质层；
步骤C：进一步在步骤B获得的结构上沉积一栅金属层，使栅金属层的厚度大于低灵敏度光刻胶的厚度，小于三层光刻胶的总厚度；
步骤D：将上述结构泡入丙酮溶脱剥离，形成含有高k栅介质、低电阻率栅金属的自对准Y型栅结构。
进一步地，步骤A中所述衬底为硬质绝缘材料或耐高温柔性绝缘材料，其中所述硬质绝缘材料选自氧化硅、石英、玻璃、氧化铝，所述耐高温柔性绝缘材料选自聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或聚酰亚胺。
进一步地，步骤A中在旋涂光刻胶后还需要涂覆导电胶。
进一步地，所述低灵敏度光刻胶采用PMMA系列中的低灵敏度胶，旋涂所述低灵敏度后即刻烘干，所述中灵敏度光刻胶采用PMMA系列中的高灵敏度胶，所述高灵敏度光刻胶采用AR-P 617高灵敏度胶。
进一步地，在旋涂所述中灵敏度光刻胶后继续旋涂所述高灵敏度，使得两种电子束光刻胶的灵敏度在界面发生梯度变化，并通过控制匀胶机转速控制胶厚。
进一步地，所述步骤B中所述生长高k栅介质的方法包括采用ALD法直接生长氧化铪高k栅介质。
进一步地，在所述步骤B中首先采用电子束蒸发法沉积一层金属钇，然后对所述金属钇进行紫外臭氧氧化形成高k氧化钇栅介质。
进一步地，所述金属钇的厚度为1～4nm，所述紫外臭氧氧化时间为5-10min。
进一步地，所述步骤C中采用电子束蒸发、磁控溅射或电镀形成所述栅金属层，所述栅金属选自银、金、铜中的一种或多种金属。
进一步地，步骤A中所述碳基材料为金刚石、石墨烯、碳纳米管、碳纳米线、富勒烯、碳纳米纤维或碳纳米球等，其中碳纳米管包括单壁、多壁碳纳米管。
以上基于碳基材料的Y型栅结构的制备方法中底层电子束光刻胶由于灵敏度低，故在受到曝光、显影后在竖直方向形成较为理想的垂直于底面的结构。旋涂底层光刻胶后即刻烘干目的是为了防止中层电子束光刻胶影响其灵敏度，使得垂直结构产生倾斜。旋涂中层PMMA电子束光刻胶后，不烘干，继续旋涂顶层AR-P 6179电子束光刻胶，使得两种电子束光刻胶在界面处发生互溶，因此胶的灵敏度会在界面处，由顶部到底部，从高到低发生梯度变化。这样在受到曝光时，由于曝光的邻近效应，灵敏度高的结构被显影掉的成分更多，灵敏度低的结构被显影掉的成分更少。由于灵敏度是梯度变化的，因此可形成如附图1所示的倾斜结构，从而得到Y栅的栅帽结构。
本发明的有益效果为：
相较于T型栅结构，本发明的Y型栅结构栅帽距离接触电极更远，可降低栅极与源漏电极之间的寄生效应，从而抑制短沟道效应。相较于现有T型栅结构中通常需要沉积金属铝来进行栅介质和栅金属的制备，本发明采用电阻率更低的栅金属(如：银，金，铜的一种或多种叠层结构)，可以降低栅电阻，从而提高碳基射频器件的最大振荡频率(与栅电阻负相关)和碳基集成电路的工作频率。
同时，本发明的Y型栅结构的制备方法可与氧化钇高k栅介质兼容，由于金属钇与碳基材料间出色的浸润性，使得氧化钇与碳基材料接触界面陷阱密度低，可制备得亚阈值斜率SS低(最小可至室温下理论极限60mV/dec)的碳纳米管晶体管，提升晶体管关断的速度，从而抑制短沟道效应，使碳纳米管适合于制备高性能小尺寸晶体管(特征尺寸小于10nm)，充分提高器件的截止频率(与栅长成反比)，提升碳纳米管集成电路的工作频率。同时减少器件的漏电流，从而降低了电路的功耗。
本发明的制备方法可通过一次电子束曝光工艺实现，工艺简单、容易实现。由于电子束光刻胶对传统的加热方式(250℃，30min)不耐受，本发明所采用的特定工艺条件(5～10min的紫外臭氧处理)，能够得到性能良好的高k栅介质，同时对Y型栅结构图形化无不良影响。即本发明的制备方法可简易地实现传统加热方式无法制备的自对准氧化钇Y型栅结构。
附图说明
图1为本发明的Y型栅结构示意图；
图2为基于碳基材料的Y型栅结构制备方法流程示意图；
图3为本发明中在包含碳基沟道材料的衬底1上旋涂低灵敏度光刻胶301、中灵敏度光刻胶302、高灵敏度光刻胶303后结构示意图；
图4为本发明中对涂覆在包含碳基沟道材料的衬底1上的三层光刻胶301、302、303进行电子束曝光，显定影后形成Y型栅结构的图形；
图5为本发明中在电子束曝光、显定影后形成的Y型栅结构图形上生长第一高K栅介质203、第二高K栅介质204后结构示意图；
图6为本发明中进一步在高K栅介质203、204上沉积低电阻率栅金属207后结构示意图；
图7为本发明中在电子束曝光、显定影后形成的Y型栅结构图形上先沉积一层金属钇的结构示意图；
图8为不同的工作电压Vds下，栅压Vgs正向扫描(-1V到1V)和反向扫描(1V到-1V)的转移特性曲线。
具体实施方式
下面将参照附图详细说明本发明的实施方式。在各附图中，相同的元件采用相同的附图标记来表示，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
本发明中所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请所述的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
本发明提供一种基于碳基材料的Y型栅结构，其结构如图1所示，包括一碳基材料沟道层的衬底1，在所述碳基材料沟道层上具有由栅金属栅根201和栅金属栅帽202组成的一体化栅金属结构2，所述栅金属结构2与所述碳基材料沟道层之间具有一第一高K栅介质层203，所述栅金属栅帽202与所述栅金属栅根201一体化形成，所述栅金属栅帽202下部具有第一宽度，其上部具有大于或等于所述第一宽度的第二宽度，所述栅金属栅帽202上部和下部之间形成有两个侧面，在所述侧面上分别包覆有与第一高K栅介质层203相同材质的第二高K栅介质层204；所述侧面与所述衬底所在平面的夹角为60°-80°；所述低电阻栅金属栅帽202的上表面205低于Y型栅结构2的顶端。
在本发明所提供的基于碳基材料的Y型栅结构中，所述衬底1为硬质绝缘材料，其中硬质绝缘材料选自氧化硅、石英、玻璃、氧化铝，在本实施例中优选为氧化硅。在另一个实施例中，衬底1可为耐高温柔性绝缘材料，耐高温柔性绝缘材料选自聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或聚酰亚胺。
在本发明所提供的基于碳基材料的Y型栅结构中，上述碳基材料可以选自金刚石、石墨烯、碳纳米线、富勒烯、碳纳米纤维或碳纳米球等为碳纳米管，其中碳纳米管可以为单壁、多壁碳纳米管，在本实施例中上述碳基材料优选采用单壁碳纳米管。
在本发明所提供的基于碳基材料的Y型栅结构中，第一高K栅介质层203和第二高K栅介质层204为氧化铪，在另一个实施例中，上述第一高K栅介质层203和第二高K栅介质层204可以为氧化钇。
在本发明所提供的基于碳基材料的Y型栅结构中，上述栅金属结构2可以为低电阻率金属材料，例如选自银、金、铜中的一种或多种叠层结构。在本实施例中，栅金属结构2采用金属银。
图2示出了本发明提出的基于碳基材料的Y型栅结构的制备方法流程示意图，图3-6具体示出了本实施例中的制备基于碳基材料的Y型栅结构的具体步骤，下面根据图3-6所示的步骤对本实施例的基于碳基材料的Y型栅结构的制备方法具体实施方式进行详细描述。
首选按照步骤A，提供一衬底1，然后在该衬底1上形成一层碳纳米管沟道材料，在本实施例中采用单壁碳纳米管。在包含单壁碳纳米管沟道材料的衬底1上分别旋涂低灵敏度光刻胶301、中灵敏度光刻胶302和高灵敏度光刻胶303三层光刻胶，如附图3所示。其中，旋涂低灵敏度光刻胶301后即刻烘干，在旋涂中灵敏度光刻胶302后继续旋涂高灵敏度303，使得两种电子束光刻胶的灵敏度在界面发生梯度变化，并通过控制匀胶机转速控制胶厚。然后根据栅结构掩膜图案对上述三层光刻胶进行一次电子束曝光，并进行显定影。在另外的实施例中也可以采用紫外线曝光，对应的光刻胶采用紫外线光刻胶。从而在低灵敏度光刻胶301中形成具有垂直侧面的栅根图形，在上述中灵敏度光刻胶302和高灵敏度光刻胶303中形成具有倾斜梯度侧面的栅帽图形，如图4所示。在其他实施例中，衬底上的碳基沟道材料可以选自金刚石、石墨烯、碳纳米线、多壁碳纳米管、富勒烯、碳纳米纤维或碳纳米球等。其中，在其他的实施例中，在步骤A中在旋涂光刻胶后还可涂覆一层导电胶。
进一步按照步骤B，首先采用电子束蒸发法沉积一层厚度1～4nm的金属钇，如图7所示；然后对上述金属钇进行5-10min的紫外臭氧氧化形成高k氧化钇栅介质，如图5所示。其中，上述金属钇的厚度优选为3nm，所述紫外臭氧氧化时间优选为7min。在另外的实施例中，可以采用氧化铪材料作为高k栅介质层，通过在步骤A所获得的图形上采用原子层沉积法(ALD)直接生长氧化铪高k栅介质形成一高k栅介质层，使得在所述栅根图形底部以及所述栅帽图形侧面分别形成第一高k栅介质层203和第二高k栅介质层204，如图5所示。
进一步按照步骤C，在步骤B获得的结构上采用电子束蒸发法沉积一银栅金属层，使银栅金属层的厚度大于低灵敏度光刻胶301的厚度，小于三层光刻胶的总厚度，如图6所示。在其他的实施例中，也可采用磁控溅射或电镀法沉积栅金属层，栅金属可选自银、金、铜中的一种或多种金属。
进一步按照步骤D，将上述结构泡入丙酮溶脱剥离，形成含有高k栅介质、低在电阻率栅金属的自对准Y型栅结构，如图1所示。
如图8所示，上述实施例中所提供的基于碳纳米管沟道材料、以氧化钇为栅介质的Y型栅结构在不同的工作电压Vds下，栅压Vgs正向扫描(-1V到1V)和反向扫描(1V到-1V)，转移特性曲线几乎没有回滞(曲线基本重合)，亚阈值区域基本重合，短沟道DIBL效应很小。证明了本发明中采用氧化钇栅介质的Y型栅结构质量高，受栅压扫描方向影响小，可使器件稳定工作。
应该指出，上述详细说明都是示例性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语均具有与本申请所属技术领域的普通技术人员的通常理解所相同的含义。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种基于碳基材料的Y型栅结构，包括一碳基材料沟道层的衬底（1），在所述碳基材料沟道层上具有由栅金属栅根（201）和栅金属栅帽（202）组成的一体化栅金属结构（2），其特征在于：
所述栅金属结构（2）与所述碳基材料沟道层之间具有一第一高K栅介质层（203），所述栅金属栅帽（202）与所述栅金属栅根（201）一体化形成，所述栅金属栅帽（202）下部具有第一宽度，其上部具有大于所述第一宽度的第二宽度，使得在所述栅金属栅帽（202）两侧形成侧面，所述侧面与所述衬底所在平面的夹角为60º-80º，在所述侧面上分别包覆有与第一高K栅介质层（203）相同材质的第二高K栅介质层（204），所述第一高K栅介质层（203）和第二高K栅介质层（204）为氧化钇层。
2.如权利要求1所述基于碳基材料的Y型栅结构，其特征在于：所述栅金属栅帽（202）的上表面（205）低于Y型栅结构的顶端。
3.如权利要求1所述基于碳基材料的Y型栅结构，其特征在于：所述衬底（1）为硬质绝缘材料或耐高温柔性绝缘材料，其中所述硬质绝缘材料选自氧化硅、石英、玻璃、氧化铝，所述耐高温柔性绝缘材料选自聚对苯二甲酸乙二醇酯（PET）、聚萘二甲酸乙二醇酯（PEN）或聚酰亚胺。
4.如权利要求1所述基于碳基材料的Y型栅结构，其特征在于：所述碳基材料为金刚石、石墨烯、碳纳米管、碳纳米线、富勒烯、碳纳米纤维或碳纳米球其中之一，其中所述碳纳米管为单壁或多壁碳纳米管。
5.如权利要求1所述基于碳基材料的Y型栅结构，其特征在于：所述栅金属结构（2）选自银、金或铜中的一种或多种叠层结构。
6.一种如权利要求1-5中任一项所述基于碳基材料的Y型栅结构的制备方法，具体步骤如下：
步骤A：提供一具有碳基材料沟道层的衬底（1），在其上分别旋涂低灵敏度光刻胶、中灵敏度光刻胶和高灵敏度光刻胶三层光刻胶，根据栅结构掩膜图案对所述三层光刻胶进行一次曝光，并进行显定影，从而在所述低灵敏度光刻胶中形成具有垂直侧面的栅根图形，在所述中灵敏度光刻胶和高灵敏度光刻胶中形成具有倾斜梯度侧面的栅帽图形；
步骤B：在步骤A所获得的图形上形成一高k栅介质层，使得在所述栅根图形底部以及所述栅帽图形侧面分别形成第一高k栅介质层（203）和第二高k栅介质层（204）；
步骤C：进一步在步骤B获得的结构上沉积一栅金属层，使栅金属层的厚度大于低灵敏度光刻胶的厚度，小于三层光刻胶的总厚度；
步骤D：将上述结构泡入丙酮溶脱剥离，形成含有高k栅介质、栅金属的自对准Y型栅结构。
7.如权利要求6所述基于碳基材料的Y型栅结构的制备方法，其特征在于：步骤A中所述衬底（1）为硬质绝缘材料或耐高温柔性绝缘材料，其中所述硬质绝缘材料选自氧化硅、石英、玻璃、氧化铝，所述耐高温柔性绝缘材料选自聚对苯二甲酸乙二醇酯（PET）、聚萘二甲酸乙二醇酯（PEN）或聚酰亚胺。
8.如权利要求6所述基于碳基材料的Y型栅结构的制备方法，其特征在于：所述步骤A中在旋涂光刻胶后进一步涂覆一层导电胶。
9.如权利要求6所述基于碳基材料的Y型栅结构的制备方法，其特征在于：所述低灵敏度光刻胶采用PMMA系列中的低灵敏度光刻胶，旋涂所述低灵敏度光刻胶后即刻烘干，所述中灵敏度光刻胶采用PMMA系列中的高灵敏度胶，所述高灵敏度光刻胶采用AR-P 617高灵敏度胶。
10.如权利要求9所述基于碳基材料的Y型栅结构的制备方法，其特征在于：在旋涂所述中灵敏度光刻胶后继续旋涂所述高灵敏度光刻胶，使得两种电子束光刻胶的灵敏度在界面发生梯度变化，并通过控制匀胶机转速控制胶厚。
11.如权利要求6所述基于碳基材料的Y型栅结构的制备方法，其特征在于：所述步骤B中所述高k栅介质的采用ALD法直接生长氧化铪形成。
12.如权利要求6所述基于碳基材料的Y型栅结构的制备方法，其特征在于：在所述步骤B中首先采用电子束蒸发法沉积一层金属钇，然后对所述金属钇进行紫外臭氧氧化形成氧化钇从而形成所述高k栅介质。
13.如权利要求12所述基于碳基材料的Y型栅结构的制备方法，其特征在于：所述金属钇的厚度为1~4 nm，所述紫外臭氧氧化时间为5-10 min。
14.如权利要求6所述基于碳基材料的Y型栅结构的制备方法，其特征在于：所述步骤C中采用电子束蒸发、磁控溅射或电镀形成所述栅金属层，所述栅金属选自银、金或铜中的一种或多种。
15.如权利要求6所述基于碳基材料的Y型栅结构的制备方法，其特征在于：步骤A中所述碳基材料为金刚石、石墨烯、碳纳米管、碳纳米线、富勒烯、碳纳米纤维或碳纳米球中的一种或多种，其中碳纳米管为单壁或多壁碳纳米管。
CN202011179036.2A 2020-10-29 2020-10-29 一种基于碳基材料的y型栅结构及其制备方法 Active CN112420821B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011179036.2A CN112420821B (zh) 2020-10-29 2020-10-29 一种基于碳基材料的y型栅结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011179036.2A CN112420821B (zh) 2020-10-29 2020-10-29 一种基于碳基材料的y型栅结构及其制备方法

Publications (2)

Publication Number Publication Date
CN112420821A CN112420821A (zh) 2021-02-26
CN112420821B true CN112420821B (zh) 2021-11-19

Family

ID=74841585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011179036.2A Active CN112420821B (zh) 2020-10-29 2020-10-29 一种基于碳基材料的y型栅结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112420821B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2067353A (en) * 1979-12-13 1981-07-22 Energy Conversion Devices Inc Thin film transistor
US4808545A (en) * 1987-04-20 1989-02-28 International Business Machines Corporation High speed GaAs MESFET having refractory contacts and a self-aligned cold gate fabrication process
JP2003059949A (ja) * 2001-08-20 2003-02-28 Nec Corp 電界効果トランジスタ及び電界効果トランジスタの製造方法
CN101295645A (zh) * 2007-04-29 2008-10-29 联华电子股份有限公司 具有y型金属栅极的金属氧化物半导体晶体管及其工艺
CN104538292A (zh) * 2014-12-03 2015-04-22 复旦大学 一种电子束曝光单层光刻胶制作y型栅的方法
CN105679670A (zh) * 2016-03-18 2016-06-15 中国电子科技集团公司第五十五研究所 减小毫米波AlGaN/GaN HEMT栅寄生电容的方法
CN110571144A (zh) * 2019-07-25 2019-12-13 西安电子科技大学 一种新型半导体栅极的制作方法
CN110767804A (zh) * 2019-11-19 2020-02-07 北京元芯碳基集成电路研究院 一种碳纳米管器件及其制造方法
CN111640795A (zh) * 2020-04-28 2020-09-08 西安电子科技大学 一种具有弧形栅电极的氮化镓高频晶体管及制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5740356B2 (ja) * 2012-06-20 2015-06-24 株式会社東芝 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2067353A (en) * 1979-12-13 1981-07-22 Energy Conversion Devices Inc Thin film transistor
US4808545A (en) * 1987-04-20 1989-02-28 International Business Machines Corporation High speed GaAs MESFET having refractory contacts and a self-aligned cold gate fabrication process
JP2003059949A (ja) * 2001-08-20 2003-02-28 Nec Corp 電界効果トランジスタ及び電界効果トランジスタの製造方法
CN101295645A (zh) * 2007-04-29 2008-10-29 联华电子股份有限公司 具有y型金属栅极的金属氧化物半导体晶体管及其工艺
CN104538292A (zh) * 2014-12-03 2015-04-22 复旦大学 一种电子束曝光单层光刻胶制作y型栅的方法
CN105679670A (zh) * 2016-03-18 2016-06-15 中国电子科技集团公司第五十五研究所 减小毫米波AlGaN/GaN HEMT栅寄生电容的方法
CN110571144A (zh) * 2019-07-25 2019-12-13 西安电子科技大学 一种新型半导体栅极的制作方法
CN110767804A (zh) * 2019-11-19 2020-02-07 北京元芯碳基集成电路研究院 一种碳纳米管器件及其制造方法
CN111640795A (zh) * 2020-04-28 2020-09-08 西安电子科技大学 一种具有弧形栅电极的氮化镓高频晶体管及制作方法

Also Published As

Publication number Publication date
CN112420821A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
Yang et al. Advantages of top-gate, high-k dielectric carbon nanotube field-effect transistors
Snow et al. High-mobility carbon-nanotube thin-film transistors on a polymeric substrate
Zhang et al. Simultaneous synthesis and integration of two-dimensional electronic components
Cao et al. Arrays of single-walled carbon nanotubes with full surface coverage for high-performance electronics
Lin et al. High-performance carbon nanotube field-effect transistor with tunable polarities
Xu et al. Lowering interface state density in carbon nanotube thin film transistors through using stacked Y2O3/HfO2 gate dielectric
Guo et al. Soft-lock drawing of super-aligned carbon nanotube bundles for nanometre electrical contacts
Rosaz et al. Vertically integrated silicon-germanium nanowire field-effect transistor
Nihey et al. A top-gate carbon-nanotube field-effect transistor with a titanium-dioxide insulator
Shin et al. Ultrafast metal-insulator-multi-wall carbon nanotube tunneling diode employing asymmetrical structure effect
Dhara et al. Facile fabrication of lateral nanowire wrap-gate devices with improved performance
Liu et al. Study of random telegraph signals in single-walled carbon nanotube field effect transistors
Kohani Khoshkbijari et al. Reducing the gate current in vacuum channel field-emission transistors using a finger gate
Wang et al. Analysis of the electron emission characteristics and working mechanism of a planar bottom gate vacuum field emission triode with a nanoscale channel
Ishibashi et al. Quantum-dot nanodevices with carbon nanotubes
CN112420821B (zh) 一种基于碳基材料的y型栅结构及其制备方法
CN105895704A (zh) 一种石墨烯场效应晶体管及其制造方法
Aïssa et al. The channel length effect on the electrical performance of suspended-single-wall-carbon-nanotube-based field effect transistors
US20080149970A1 (en) Multi-gated carbon nanotube field effect transistor
Sano et al. A simple drain current model for single-walled carbon nanotube network thin-film transistors
JP2013179274A (ja) 電界効果トランジスタおよびその製造方法
Monica et al. Suppression of ambipolar conduction in schottky barrier carbon nanotube field effect transistors: Modeling, optimization using particle swarm intelligence, and fabrication
JP2011159820A (ja) トランジスタ及びその製造方法
KR20170104861A (ko) 3차원 구조의 탄소나노튜브 전계 효과 트랜지스터 및 그 제조 방법
Chen Nanotubes for nanoelectronics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant