FR2475295A1 - Diode et dispositif rom ou eeprom utilisant cette diode - Google Patents

Diode et dispositif rom ou eeprom utilisant cette diode Download PDF

Info

Publication number
FR2475295A1
FR2475295A1 FR8026401A FR8026401A FR2475295A1 FR 2475295 A1 FR2475295 A1 FR 2475295A1 FR 8026401 A FR8026401 A FR 8026401A FR 8026401 A FR8026401 A FR 8026401A FR 2475295 A1 FR2475295 A1 FR 2475295A1
Authority
FR
France
Prior art keywords
region
diode
amorphous alloy
conductors
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR8026401A
Other languages
English (en)
Inventor
Scott H Holmberg
Richard A Flasck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Energy Conversion Devices Inc
Original Assignee
Energy Conversion Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Energy Conversion Devices Inc filed Critical Energy Conversion Devices Inc
Publication of FR2475295A1 publication Critical patent/FR2475295A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/35—Material including carbon, e.g. graphite, grapheme
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Bipolar Transistors (AREA)

Abstract

L'INVENTION CONCERNE UNE DIODE COMPRENANT AU MOINS UNE PREMIERE REGION 26 ET UNE SECONDE REGION 28, LES REGIONS S'ABOUTANT L'UNE CONTRE L'AUTRE POUR FORMER UNE JONCTION ENTRE ELLES, LA PREMIERE REGION ETANT REALISEE EN UN ALLIAGE AMORPHE COMPRENANT DU SILICIUM ET DU FLUOR. DE PREFERENCE, L'ALLIAGE AMORPHE COMPREND EGALEMENT DE L'HYDROGENE ET EST UN ALLIAGE TEL QUE LE A-SI: F: H OU A REPRESENTE UN POURCENTAGE ATOMIQUE COMPRIS ENTRE 80 ET 98, B REPRESENTE UN POURCENTAGE ATOMIQUE COMPRIS ENTRE 0 ET 10 ET C REPRESENTE UN POURCENTAGE ATOMIQUE COMPRIS ENTRE 0 ET 10.

Description

La présente invention concerne une diode et un dispositif
ROM ou EEPROM utilisant cette diode. Plus spécifiquement, la présente invention concerne une diode utilisant un alliage amorphe comprenant du silicium et du fluor. A cet égard, référence est faite au brevet US n0 4.217.374 aux noms de
Stanford R. Ovshinski et Masatsugu Izu intitulé : AMORPHOUS SEMICONDUTORS EQUIVALENT TO CRYSTALLINE SEMICONDUCTORS (semiconducteurs amorphes équivalant à des semiconducteurs cristallins) et au brevet US n0 4.226.898 aux noms de
Stanford R. Ovshinski et Arun Madan, de même titre.
Le silicium constitue la base de l'immense industrie des semiconducteurs cristallins et il est le matériau qui est utilisé dans pratiquement tous les circuits intégrés du commerce actuellement produits. Dès le moment où la technologie des semiconducteurs cristallins a atteint le niveau commercial, elle est devenue le fondement de l'immense industrie actuelle qui fabrique des dispositifs semiconducteurs. Ceci a été dû à la capacité des scientifiques qui ont obtenu la croissance pratiquement sans défaut de cristaux de germanium, et particulièrement de silicium, pour ensuite les transformer en matériaux extrinsèques contenant des régions à conductivité de type P et de type N.Ce résultat a été obtenu en diffusant dans ces matériaux cristallins à quel ques parties par million de matériaux dopants donneurs (N) ou accepteurs (P), ces matériaux étant introduits pour former des impuretés de substitution dans les matériaux cristallins pratiquement purs en vue d'augmenter leur conductibilité électrique et pour déterminer leur conduction soit de type P soit de type N.
Les procédés de fabrication des semiconducteurs utilisés pour obtenir des cristaux de jonction P-N mettent en oeuvre des procédures extrêmement complexes, demandant du temps et coûteuses, de même que des températures de traitement élevées. C'est pourquoi ces matériaux cristallins utilisés dans les transistors et autres dispositifs de commande du courant sont produits dans des conditions très soigneusement contrôlées en faisant croître des cristaux individuels et uniques de silicium et de germanium aux endroits où on désire établir des jonctions P-N en dopant ces cristaux uniques au moyen de quantités extrêmement faibles et extrêmement critiques de dopants. Ces procédés de croissance de cristaux permettent d'obtenir des pastilles ou tranches cristallines relativement petites sur lesquelles sont formés les circuits intégrés.
Dans ce domaine de la technologie d'intégration à l'échelle de la pastille, la faible surface des pastilles cristallines limite les dimensions d'ensemble des circuits intégrés que l'on peut former sur elles. Lorsqu'il s'agit d'applications où il faut des surfaces importantes, ce qui est le cas de la technologie de l'affichage, il n'est pas possible de fabriquer des pastilles de cristal ayant des surfaces de l'importance qui est nécessaire ou que l'on désire obtenir. Les dispositifs sont constitués, du moins en partie, en diffusant des dopants de type P ou de type N dans le substrat. En outre, chaque dispositif est constitué entre des canaux isolants diffusés dans le substrat.La densité d'enregistrement (nombre de dispositifs par unité de surface de la pastille) est également limitée sur les pastilles de silicium du fait des courants de fuite apparaissant dans chaque dispositif et de la puissance nécessaire pour faire fonctionner ces dispositifs, dont chacun engendre une chaleur indésirable. Les pastilles de silicium ne dissipent pas facilement la chaleur. Par ailleurs, les courants de fuite ont un effet nocif sur la durée de vie de la batterie ou de la cellule de puissance utilisée lorsqu'il s'agit de dispositifs portatifs
En outre, la densité d'enregistrement est extrêmement importante du fait que les dimensions de la cellule sont en relation exponentielle avec le coût de chaque dispositif.
C'est ainsi qu'une diminution de la dimension de la matrice selon un facteur de deux détermine une diminution du coût selon un facteur dont l'ordre de grandeur est de six.
Une mémoire ROM cristalline classique obtenue par un procédé de lithographie ayant une définition de 2 microns comprend des cellules bipolaires dont les dimensions sont comprises entre environ 0,000193 mm2 et 0,000325 mm2 alors que les dimensions d'une cellule MOS sont comprises entre environ 0,000129 mm2 et 0,000193 mm2.
En résumé, les paramètres des transistors et des circuits intégrés à cristal de silicium qui ne varient pas comme on le désire exigent de grandes quantités de matériaux et des températures de traitement élevées, ne peuvent être obtenus que sur des pastilles de surface relativement faible, et ils sont coûteux et longs à produire. Des dispositifs basés sur le silicium amorphe peuvent éliminer ces inconvénients du silicium cristallin. Le silicium amorphe peut être obtenu plus rapidement, plus facilement, à des températures plus basses, et avec des surfaces plus importantes que lorsqu'il s'agit de silicium cristallin.
En conséquence, des efforts considérables ont été entrepris pour mettre au point des procédés permettant de déposer facilement des alliages ou des films semiconducteurs amorphes, chacun pouvant couvrir des surfaces relativement importantes si on le désire, et qui ne sont limitées que par les dimensions de l'équipement de dépôt, et qui pourraient être dopés pour former des matériaux de type P et de type N et constituer des transistors et des dispositifs jonction
P-N supérieurs du point de vue de leur coût et/ou de leur fonctionnement à ceux produits par leurs contreparties cristallines. Pendant de nombreuses années, ces travaux ont été pratiquement non productifs.Les films de silicium ou de germanium amorphe (groupe IV) sont normalement coordonnés quatre fois et on a constaté qu'ils comprennent des microvides et des liaisons non saturées, ainsi que d'autres défauts qui provoquent une forte densité d'états localisés dans leur intervalle de bande. La présence d'états localisés à haute densité dans l'intervalle de bande de films semiconducteurs en silicium amorphe avait pour conséquence que ces films ne pouvaient être dopés, ou modifiés de toute autre manière, avec succès en vue de rapprocher le niveau de
Fermi des bandes de conduction ou de valence, ce qui les rendait inutilisables pour établir les jonctions P-N nécessaires à des transistors et autres dispositifs de commande du courant.
Dans leurs efforts pour réduire les problèmes qui viennent d'être mentionnés et concernant le silicium et le germanium amorphe, W.E. Spear et P.G. Le Comber du Carnegie
Laboratory of Physics de l'Université de Dundee à Dundee,
Ecosse, ont effectué certains travaux sur le dopage par substitution du silicium amorphe ("Substitutional Doping of Amorphous Silicon") qui ont fait l'objet d'un rapport publié par "Solid State Communications", volume 17, pages 1193-1196 de 1975, le but étant de réduire les états localisés dans l'intervalle de bande du silicium ou du germanium amorphe et de rendre ces éléments plus ou moins semblables au silicium ou au germanium intrinsèque cristallin, et de doper par substitution les matériaux amorphes au moyen de dopants classiques appropriés, comme dans le cas du dopage de matériaux cristallins, de manière d les rendre extrinsèques et pourvus d une conduction de type P ou N.
La reduction des états'localisés a été obtenue par dépôt par décharge luminescente de films de silicium amorphe, procédé selon lequel on fait passer du gaz silane (Sill4) dans un tube réaction où le gaz est décomposé par une décharge luminescente à haute fréquence et déposée sur un substrat dont la température est comprise entre environ 500 et 6000K (227 à 327 C). Le matériau déposé sur le substrat est un matériau amorphe extrinsèque consistant en silicium et en hydrogène.Pour produire un matériau amorphe dope, on commence par mélanger un gaz de phosphine (PH,) pour une conduction de type N ou un gaz de diborane (B2H6) pour une conduction'de type P, avec le gaz silane, et on fait passer l'ensemble dans le tube d réaction a décharge fluorescente dans les mêmes conditions de fonctionnement. La concentration gazeuse des dopants utilisés est comprise entre environ 5 x 10 ó et 10 2 parties par volume. Le matériau ainsi déposé comprend probablement un dopant de substitution constitué par des phosphores ou du bore et on constate qu'ils est extrinsèque et de conduction de type N ou P.
Bien que ces chercheurs ne l'aient pas su, on sait maintenant grâce à des travaux d'autres chercheurs' que l'hydrogène contenu dans le silane se combine une température optimale avec un grand nombre de liaisons non saturées du silicium lors du dépôt par décharge luminescente, ce qui réduit sensiblement la densité des états localisés dans l'intervalle de bande et permet de rendre les propriétés électroniques du matériau amorphe beaucoup plus proches de celles du matériau cristallin correspondant.
D.I. Jones, W.E. Spear, P.G. Le Comber, S. Li, et R.
Martins ont également effectué des travaux sur la préparation d'a-GE:H a partir de GeH4, en faisant appel a des techniques de dépôt similaires. Le matériau obtenu s'est révélé comme présentant une densité élevée des états localisés dans son intervalle de bande. Bien qu'il soit possible de doper le matériau, son rendement est sensiblement plus faible que celui que l'on peut obtenir avec le a-Si:H. Dans le rapport concernant ces travaux et qui a paru dans le
Philosophical Magazine B. volume 39, page 147 (1979), la conclusion des auteurs est que, du fait de la forte densité des états dans l'intervalle de bande, le matériau obtenu constitue: "... un matériau moins intéressant que l'a-Si pour effectuer des expériences de dopage et en vue d'applications possibles".
L'incorporation d'hydrogène dans le procédé au silane mentionné ci-dessus présente non seulement des limites basées sur le rapport fixe existant entre l'hydrogène et le silicium dans le silane, mais, et ceci est plus important, du fait que les diverses configurations des liaisons du Si:
H introduisent de nouveaux états anti-liaison" pouvant avoir des conséquences nuisibles pour ces matériaux. Il existe donc des limites fondamentales à la réduction de la densité des états localisés dans ces matériaux, et qui sont parti culièrement nuisibles du point de vue d'un dopage efficace de type P aussi bien que de type N.La densité des états des matériaux obtenus par dépôt de silane conduit a une largeur étroite de la zone d'épuisement qui, de son coté, limite le rendement du dispositif dont le fonctionnement dépend du glissement des porteurs libres. Le procédé de fabrication de ces matériaux qui fait appel seulement au silicium et à l'hydrogène a également pour conséquence une densité élevée des états de surface ayant un effet sur tous les paramètres ci-dessus.
Lorsque le procédé de dépôt de silicium a partir de gaz silane et par décharge luminescente a été mis au point, des travaux ont été effectués sur le procédé de dépôt par pulvérisation de films de silicium amorphe dans une atmos phère constituée par un mélange d'argon (nécessaire au procédé de dépôt par pulvérisation) et d'hydrogène moléculaire pour déterminer les effets de cet hydrogène moléculaire sur les caractéristiques du film de silicium amorphe déposé. Ces recherches ont montré que l'hydrogène se comportait comme un agent compensateur déterminant des liaisons de manière a réduire les états localisés dans l'intervalle de bande.Cependant, le degré de réduction des états localisés dans l'intervalle de bande obtenu par le procédé de dépôt par pulvérisation est très inférieur d celui obtenu par le procédé de dépôt par silane décrit ci-dessus. Les matériaux dopants de type P et N décrits ci-dessus ont également été utilisés avec le procédé de pulvérisation pour produire des matériaux dopés de types P et N. Ces matériaux se sont révélés comme ayant une capacité de dopage plus faible que celle des matériaux produits par le procédé de décharge luminescente. Aucun de ces procédés ne permet de produire des matériaux dopés efficacement selon le type P et comprenant une concentration suffisamment élevée d'accepteurs pour produire des dispositifs commerciaux a jonctions P-N.Le rendement du dopage de type N est inférieur aux niveaux commerciaux acceptables et souhaitables, et i dopage de type P est particulièrement indésirable du fait qu'il augmente le nombre d'états localisés dans l'intervalle de bande.
Jusqu ici, on a proposé divers matériaux semiconducteurs, aussi bien cristallins qu'amorphes, en vue d'une utilisation dans des dispositifs de type redresseur tels qu'une diode.
On a également proposé de réaliser un semiconducteur ou un redresseur photoconducteur en utilisant un alliage amorphe comprenant du silicium et du fluor. Le brevet US n0 4.217.374 publié le 12 août 1980 et intitule Amorphous Semiconductor
Equivalent to Crystalline Semiconductor" (Semiconducteur amorphe équivalant a un semiconducteur cristallin) aux noms de Stanford R. Ovshinsky et Masatsugu Izu et le brevet US n0 4.226.898 publié le 7 octobre 1980 aux noms de Stanford R.
Ovshinsky et Arun Madan et de même titre concernant ce sujet.
Ainsi qu'une description plus détaillée en sera donnée ci-après, la diode de la présente invention contient l'alliage amorphe comprenant du silicium et du fluor décrit dans les demandes mentionnées ci-dessus selon une construction spécifique de la diode qui comporte au moins deux régions, l'une au moins de ces régions contenant l'alliage amorphe en combinaison avec des constitutions du dispositif selon le type ROM ou EEPROM.
Un dispositif ROM typique comprend une matrice de conducteurs d'axes X et Y qui sont isolés les uns des autres et qui comportent un circuit de mémoire a chaque croisement d'un conducteur d'axe X passant par-dessus un conducteur d'axe Y, le circuit étant couplé entre ces conducteurs.
Chaque circuit de mémoire comprend une région de mémoire et un dispositif isolant tel qu'un transistor ou une diode.
Typiquement, ces transistors et ces diodes sont formés dans des substrats semiconducteurs avec des points de contact ouverts en permanence ou des points de contacts fermés en permanence pour constituer les bits d'information d'état logique 1 ou d'état logique 0 qui sont stockés dans les dispositifs ROM. Ce dispositif ROM est programmé au moment de sa fabrication.
On a proposé des dispositifs EEPROM (mémò.res à lecture seule et effaçable électriquement) oh une région ou cellule de mémoire disposée verticalement dans un circuit de mémoire est couplée verticalement à et entre un conducteur supérieur d'axe X et un conducteur inférieur d'axe Y dans une matrice de mémoire. Ces dispositifs constituent des dispositifs de stockage de l'information en conjonction avec des dispositifs de commutation à changement de phase qui ont été inventés par Stanford R. Ovinshky et décrits par exemple dans le brevet US n0 3.271.591.
Selon la présente invention, il est créé une diode comprenant au moins une première région et une seconde région, les régions s'aboutant l'une contre l'autre pour former une jonction entre elles, le perfectionnement étant constitué par le fait que la première région est réalisée en un alliage amorphe comprenant du silicium et du fluor.
En outre, selon l'invention, il est créé un dispositif
ROM comprenant des moyens de circuit de mémoire à chaque point de croisement d'un conducteur d'un premier groupe de conducteurs s'étendant dans une première direction au-dessus d'un conducteur d'un second groupe de conducteurs s'étendant dans une seconde direction transversale à la première direction, le premier groupe de conducteurs étant isolé du second groupe de conducteurs, et chaque circuit de mémoire étant couplé a et entre une paire de conducteurs se croisant en l'un des points de croisement et comprenant des moyens isolants, le perfectionnement consistant dans le fait que les moyens isolants comprennent une diode pourvue d'au moins une première région et une seconde région, les régions s'aboutant l'une contre l'autre pour former une jonction entre elles et la première région étant réalisée en un alliage amorphe comprenant du silicium et du fluor
En outre, selon l'invention, il est créé un dispositif
EEPROM comprenant des moyens de circuit de mémoire a chaque point de croisement d'un conducteur d'un premier groupe de conducteurs s'étendant dans une première direction au-dessus d'un conducteur d'un second groupe de conducteurs s'étendant dans une seconde direction transversale la première direction, le premier groupe de conducteurs étant isolé du second groupe de conducteurs et chaque moyen::# circuit de mémoire étant couplé et entre une paire de conducteurs se croisant en l'un des points de croisement et comprenant des moyens isolants, le perfectionnement consistant dans le fait que les moyens isolants comprennent une diode pourvue d'au moins une première région et une seconde région, les régions s'aboutant l'une contre l'autre pour former une jonction entre elles et la première région étant réalisée en un alliage amorphe comprenant du silicium et du fluor.
De préférence, l'alliage amorphe contient également de l'hydrogène et un alliage amorphe tel que du a-Sia:Fb:Hc, où "a" représente un pourcentage atomique compris entre 80 et 98, tbw un pourcentage atomique compris entre 0 et 10, et "c" un pourcentage atomique compris entre 0 et 10.
La première région réalisée en alliage est dopée avec un matériau dopant N choisi parmi des éléments du groupe V de la Table Périodique tels que du phosphore, de l'arsenic ou autres, selon une quantité comprise entre quelques parties par million (ppm) et un pourcentage atomique de cinq, et de préférence entre 10 et 1000 parties par million.
La seconde région peut être un métal, un alliage de métaux ou un matériau de type métallique, formant une barrière de hauteur élevée sur la première région de manière à créer une barrière de Schottky.
En variante, la seconde région peut également être un alliage amorphe comprenant du silicium et du fluor, et contenant de préférence aussi de l'hydrogène. La seconde région de l'alliage est dopée avec un matériau dopant P choisi parmi des éléments du groupe III de la Table Périodique et tels que du bore, de l'aluminium ou autres, selon une quantité comprise entre quelques parties par million et un pourcentage atomique de cinq, et de préférence entre 10 et 1000 parties par million. La première région peut être également une région de type P et la seconde région une région de type N.
La densité d'empilement dite dans ce qui suit d'enregistrement obtenue par lithographie avec une résolution de 2 microns est de l'ordre de 0,0000645 mml par cellule pour une mémoire ROM à films minces ou pour une mémoire EEPROM en totalité à films minces. En outre, du fait de la structure déposée entièrement sous forme de films minces et du faible courant de fuite, les dispositifs peuvent être empilés les uns sur les autres pour améliorer encore plus la densité de l'enregistrement. Les dispositifs peuvent être formés sur des substrats divers y compris un métal isolé utilisé pour constituer un radiateur pour ces dispositifs.
En conséquence, un premier objet de l'invention est de créer une diode comprenant au moins une première région et une seconde région s'aboutant l'une contre l'autre pour former une jonction entre elles, caractérisée en ce que ladite première région est réalisée en un alliage amorphe comprenant du silicium et du fluor.
Un second objet de l'invention est de créer un dispositif ROM comprenant des cellules ouvertes et fermées avec des moyens de circuit de mémoire à chaque point de croisement d'une cellule fermée entre un conducteur d'un premier groupe de conducteurs s'étendant dans une première direction audessus d'un conducteur d'un second groupe de conducteurs s'étendant dans une seconde direction transversale à la première direction, le premier groupe de conducteurs étant isolé du second groupe de conducteurs, et chaque circuit de mémoire étant couplé à et entre une paire de conducteurs se croisant en l'un des points de croisement et comprenant des moyens d'isolation, caractérisé en ce que lesdits moyens d'isolation comprennent une diode pourvue d'une première région et d'une seconde région, lesdites régions s'aboutant l'une contre l'autre pour former une jonction entre elles et ladite première région étant réalisée en un alliage amorphe.
Un troisième objet de l'invention est de créer un dispositif EEPROM comprenant des moyens de circuit de mémoire à chaque point de croisement d'un conducteur d'un premier groupe de conducteurs s'étendant dans une première direction au-dessus d'un conducteur d'un second groupe de conducteurs s1 étendant dans une seconde direction transversale à la première direction, le premier groupe de conducteurs étant isolé du second groupe de conducteurs, chaque moyen de circuit de mémoire étant couplé a et entre une paire de conducteurs se croisant en l'un des points de croisement et comprenant des moyens d'isolatin, caractérisé en ce que lesdits moyens d'isolation comprennent une diode pourvue d'au moins une première région et d'une seconde région, lesdites régions s'aboutant l'une contre l'autre pour former une jonction entre elles, et ladite première région étant réalisée en un alliage amorphe.
On décrit maintenant les modes de réalisation préférés de l'invention, à titre d'exemples et avec référence aux dessins annexés à la présente description.
La figure 1 est une vue en plan fragmentaire du côté d'un substrat où a été déposé le film et formant un support pour un dispositif ROM constitué en entier par dépôt de films et comprenant une diode réalisée selon les enseignements de la présente invention.
La figure 2 est une vue en coupe du circuit de mémoire du dispositif ROM représenté à la figure 1 et selon la ligne 2-2 de la figure 1.
La figure 3 est un diagramme représentant schématiquement le circuit de mémoire illustré à la figure 2.
La figure 4 est une vue en plan fragmentaire du côté d'un substrat où a été déposé le film et formant un support pour un dispositif EEPROM obtenu en entier par dépôt de films minces, et comprenant des circuits de mémoire, chacun d'eux comportant une diode constituée selon les enseignements de la présente invention.
La figure 5 est une vue en coupe de deux circuits de mémoire représentés à la figure 4 et selon la ligne 5-5 de la figure 4.
La figure 6 est un diagramme représentant schématiquement un circuit de la mémoire illustré à la figure 5.
La figure 7 est une vue en coupe d'un second mode de réalisation d'un dispositif ROM obtenu par dépôt de films minces et comprenant un dispositif de diode de Schottky réalisé selon les enseignements de la présente invention.
La figure 8 est un diagramme représentant schématiquement un circuit de la mémoire illustré à la figure 7.
Si on se réfère d'abord aux figures 1 et 2, celles-ci représentent un dispositif ROM 10 comprenant deux circuits de mémoire indiqués par les références 11 et 12, chacun d'eux comportant une diode ou dispositif redresseur 14 à films minces (figure 2) construit selon les enseignements de la présente invention. Le circuit de mémoire 11 est un circuit fermé comportant la diode 14 qui est couplée par l'intermédiaire d'une région de contact ohmique telle qu'une région de siliciure de platine 16 a un conducteur supérieur d'axe X 18 et à un conducteur inférieur d'axe Y 20.
Le circuit de mémoire 12 comporte également une diode 14 qui est connectée sur un côté a un autre conducteur axe Y 20' et est constituée sur l'autre côté sous forme d'un circuit ouvert obtenu par une région de matériau isolant 21 déposé entre la surface supérieure de la diode 14 et le conducteur d'axe X 18, comme cela sera décrit plus en détail ci-après.
Dans la construction du dispositif ROM 10, des conducteurs parallèles 20 et 20' formant les conducteurs d'axe Y et constituant un interface compatible avec la diode 14 sont déposés sur tout substrat approprié 22 pourvu d'une surface supérieure isolante 25. Les conducteurs ou bandes 20 en matériau conducteur peuvent être réalisés en- aluminium, en chrome, en molybdène, en un alliage de titane et de tung stèle (Ti-W) ou analogue. Par ailleurs, les bandes conductrices 20 peuvent comporter une couche inférieure 23 en un matériau fortement conducteur tel que de l'aluminium et une couche supérieure 24 en un matériau réfractaire formant barrière tel que du molybdène ou du Ti-W.Les couches conductrices 23 et 24 peuvent être réalisées en faisant appel à des techniques classiques par dépôt sous vide, masquage par "photorésist" et gravure par décapant.
Ensuite, des couches espacées 26 et 28 en un alliage semiconducteur amorphe comprenant du silicium et du fluor sont déposées par-dessus les bandes des conducteurs 20 pour former les diodes à film mince 14 a chaque point de croisement dans la matrice de conducteurs d'axes X et Y 18 et 20 du dispositif ROM 10. Chaque diode 14 comportant une telle jonction P-N peut être formée à partir de couches 26 et 28 en alliage amorphe à dopage de type N+ et de type P+, comme le montre la figure.
Une couche isolante 30, telle qu'en dioxyde de silicium, est appliquée sur la totalité du substrat 22 ;'e manière à former la région isolante 21 au-dessus de la diode 14 dans le circuit de mémoire 12. Cependant, chaque fois que' l'on désire emmagasiner un bit de donnée qui sera caractérisé par un état de faible résistante couplé par l'intermédiaire de la diode 14, on forme une ouverture 31 dans la couche isolante en dioxyde de silicium.
La région de contact ohmique ou de siliciure de platine 16 peut être formée sur la couche externe de silicium amorphe 28, a l'endroit où l'ouverture 31 a été formée dans la couche isolante 30, par exemple par application de platine sur les parties exposées de la couche d'alliage amorphe 28. Les diodes redresseuses 14 peuvent alors être pourvues d'une bande formant conducteur 32 formée par-dessus en un matériau formant barrière tel que du molybdène ou un alliage de Ti-W. Ensuite, on dépose une bande d'aluminium par-dessus la bande constituant un conducteur 32 pour former un conducteur d'axe X 18. En variante, on peut déposer le conducteur 18 par. dessus la couche 28 et l'isolateur 30 sans la barrière 32.
De la description qui précède, il ressort que la région de mémoire de chaque circuit de mémoire 11 et 12 constitue un parcours conducteur prédéterminé ou un parcours isolant prédéterminé entre le conducteur d'axe Y 20 et le conducteur d'axe X 18 en passant par la diode 14.
Il est également clair que les régions de mémoire sont formées par dépôt d'un film mince d'un matériau isolant 30 sur une région 28 de chaque diode 14, suivi par le dépôt d'une bande en film mince (bande 32 et/ou 18) en matériau conducteur pour former le conducteur d'axe X 18. Pour constituer une région de mémoire à parcours conducteur, on découpe ou on décape la couche de film isolant 30, comme par exemple en 31, dans la zone située au-dessus d'une région 28 d'une diode sélectionnée 14 avant que la bande conductrice en film mince soit déposée, de manière que le parcours conducteur forme un contact direct entre la bande conductrice 18 et la première région 28 de la diode sélectionnée 14.
Il est également clair que chaque circuit de mémoire 11 ou 12 couplé à et entre une paire de conductqurs 1 et 20 se croisant comporte non seulement une région de mémoire à parcours conducteur ou à parcours isolant, mais également la diode 14 pourvue d'une première région 26 et d'une seconde région 28 s'aboutant l'une contre l'autre pour former une jonction entre elles, la première région 26 au moins étant réalisée en un alliage amorphe comprenant du silicium et du fluor. Dans le mode de réalisation illustré a la figure 2, la seconde région 28 est également constituée en un alliage amorphe comprenant du silicium et du fluor.
Par ailleurs, dans chaque circuit de mémoire 11 et 12, la région de mémoire est alignée avec les régions 26 et 28 de la diode 14, et toutes les régions sont juxtaposées et situées sur une ligne sensiblement perpendiculaire a et située entre chaque paire de conducteurs croisés 18 et 20 en leur point de croisement, de manière que la distance de centre centre entre circuits de mémoire adjacents 11 et 12 soit très petite et que l'on obtienne une densité d'empilement des circuits de mémoire 11 et 12 du dispositif ROM 10 très élevée et de l'ordre de 0,0000654 mm2.
Selon les enseignements de la présente invention, l'alliage amorphe comprenant du silicium et du fluor contient également de préférence de l'hydrogène, et il est constitué avantageusement par un alliage de type a-SiaFb:Hc où taw représente un pourcentage atomique compris entre 80 et 98, wbw un pourcentage atomique compris entre 0 et 10 et n c n un pourcentage atomique compris entre 0 et 10.
L'épaisseur des couches d'alliage 26 et 28 peut être comprise entre 500 et 20.000 Angströms, une épaisseur couramment utilisée étant de 1000 Angströms.
La première région ou couche 26 peut être dopée avec un matériau dopant de type N choisi par des éléments du groupe
V de la Table Périodique, tel que du phosphore ou de l'arsenic, selon une quantité comprise entre quelques parties par million et un pourcentage atomique de 5, cette quantité étant de préférence de 10 à 1000 parties par million. En variante, la première région 26 peut être dopée avec un matériau dopant de type P choisi parmi des éléments du groupe III de la Table Périodique et tel que du bore ou de l'aluminium, selon une quantité de quelques orties par million et un pourcentage atomique de 5, et de préférence dopée selon une quantité formant de 10 a 1000 parties par million.
En variante, la seconde région 28 peut être un métal, un alliage de métaux ou un matériau de type métallique, formant une barrière de hauteur élevée sur la région 26 dé manière à créer une barrière de Schottky. Il peut également exister une couche isolatrice formant un interface MIS (métalisolateur-semiconducteur).
En outre, et selon une autre variante, la seconde région 28 peut être dopée avec un matériau choisi parmi des éléments du groupe III de la Table Périodique ou avec un élément du groupe V de la Table Périodique. Toujours en variante, l'une des régions peut être réalisée en un matériau non semblable à l'alliage amorphe de manière former un dispositif redresseur a jonction hétérogène.
De toute manière, grâce à la diode à film mince 14 pourvue d'au moins une région réalisée en un alliage amorphe et comprise dans le circuit de mémoire 11, on obtient un dispositif ROM 10 à faible résistance et à haute conductivité dans la direction de la polarisation vers l'avant, et à très haute résistance dans la direction de la polarisation inverse.
Un diagramme représentant schématiquement le circuit de mémoire fermé 11 et le circuit de mémoire ouvert 12 est illustré a la figure 3 du dessin.
Si on se reporte maintenant aux figures 4 et 5, cellesci représentent un dispositif EEPROM 50, et plus spécifiquement deux circuits de mémoire 52 appartenant à ce dispositif et réalisés selon les enseignements de la présente invention.
Comme représenté, chaque circuit de mémoire 52 comprend une région de mémoire 56 réalisée en un matériau de mémoire réversible et pouvant être ramené à l'état d'origine, comme cela sera décrit plus en détail ci-après, connecté en série à une diode à films minces 58 entre un conducteur supérieur d'axe X 60 et des conducteurs inférieurs d'axe Y 62 et 62'.
Si on se réfère à la figure 5, on verra facilement que la région de mémoire 56 et la diode 58 sont juxtaposées l'une sur l'autre le long d'une ligne sensiblement perpen- diculaire au croisement des conducteurs 60 et 62 et de manière que le circuit de mémoire 52 forme par chaque- région de mémoire 56 et chaque diode 58 soit constituée par une cellule de surface minimale de manière S obtenir une densité d'empilement maximale des cellules de mémoire ou circuits de mémoire 56 du dispositif EEPROM 50.
Dans la construction du dispositif EEPROM 50, on prévoit un substrat 64 tel qu'un substrat en métal sur lequel est déposée une couche de matériau isolant 66, par exemple en ayant recours à la technique de dépôt de films minces.
Ensuite, on applique des bandes parallèles d'un matériau conducteur tel qu'un métal pour former les conducteurs d'axe
Y 62.
Selon les enseignements de la présente invention, la diode a jonction P-N 58 est réalisée par des couches d'un film conducteur en alliage amorphe 68 et 70 déposées pardessus les bandes 60 des conducteurs d'axe Y. La diode isolante 58 est formée par des couches ou régions 68 et 70 en alliage amorphe et à dopages successifs selon le type N+ et le type P+. Une fois que ces couches ont été déposées, on dépose une couche 72 de matériau isolant tel qu'un matériau en dioxyde de silicum par-dessus le substrat 66 et les couches 62, 68 et 70 appliquées sur lui.
Ensuite, on découpe ou on décape un espace ouvert 74 dans la couche de matériau isolant dans la zone située audessus de la couche supérieure 70 de la diode 58. De pré férence, on forme une région de contact ohmique ou en siliciure de platine 76 dans la couche supérieure 70 qui est exposée par l'ouverture 74 de la manière décrite ci-dessus pour former la région 16 du dispositif ROM 10.
Ensuite, on dépose un film. mince d'un matériau amorphe réversible à changement de phase pour former la région-de mémoire 56. On dépose ensuite une couche mince 80 en un matériau réfractaire formant barrière tel que du molybdène ou un alliage du type Ti-W sur la couche isolante 72 et sur la région de mémoire 56. Puis on dépose une couche plus épaisse 60 d'un matériau conducteur tel que de l'aluminium, sous forme d'une bande, par-dessus la couche réfractaire formant barrage 80 pour constituer le condùct > ur d'axe X 60.
La région de siliciure de platine 76 peut former un contact ohmique ou un interface à barrière de Schottky avec la couche supérieure dopée 70.
Comme déjà prévu pour la construction du dispositif ROM 10 décrit ci-dessus et selon les enseignements de la présente invention, la diode 58 comprend au moins une première région ou couche 68 et une seconde région ou couche 70 qui s'aboutent l'une contre l'autre pour former une jonction entre elles, la première région 68 étant réalisée en un alliage amorphe.
La seconde région ou couche 70 peut également être réalisée en un alliage amorphe qui peut être dopé avec un matériau dopant différent du matériau avec lequel la couche 68 avait été dopée. En variante, la région'70 peut être réalisée en un métal, un alliage de métaux ou un matériau de type métallique formant une barrière de hauteur élevée sur la première région 68 de manière à créer une barrière de
Schottky, quand la première région 68 est dopée avec un matériau dopant choisi parmi des éléments du groupe V de la
Table Périodique. Ce métal peut être choisi dans le groupe constitué par l'or, le platine, le palladium ou le chrome.
De même, la seconde région 70 peut être réalisée en un matériau non semblable au matériau amorphe de la première région 68 de manière à former une jonction hétérogène. La première région peut être à dopage de type N ou P, et la seconde région de dopage de type P ou N.
Un alliage amorphe préféré est de forme a-Si a :Fb:Hc où "a" représente un pourcentage atomique compris entre 80 et 90, "b" un pourcentage atomique compris entre 0 et 10 et "c" un pourcentage atomique compris entre 0 et 10. Le matériau dopant peut également être choisi parmi des éléments du groupe V de la Table Périodique tel que du phosphore ou de l'arsenic et il peut constituer entre quelques parties par million et un pourcentage atomique de 5 de la région 68 ou 70, cette quantité étant comprise de préférence entre 10 et 1000 parties par million.
La seconde région ou couche 70 peut alors être un alliage amorphe comme c'est le cas de la première région 68.
Ensuite, ce matériau peut être dopé avec un matériau dopant choisi parmi des éléments du groupe III de la Table Périodique, et il peut constituer entre quelques parties par million et un poucentage atomique de 5 de la région 70. Ce matériau dopant peut être du bore ou de l'aluminium et il peut constituer de 10 à 1000 parties par million de la région 70. Naturellement, il est clair que le dopage des régions 68 et 70 peut être inversé si on le désire. Toujours selon les enseignements de la présente invention, les régions sont appliquées sous forme de films minces déposés.
Les régions de mémoire 56 sont alignées avec les régions 68 et 70 de la diode 58 et toutes ces régions sont juxtaposées et situées sur une ligne sensiblement perpendiculaire à et entre une paire de conducteurs croisés 60 et 62, au point de croisement de ces conducteurs, pour que la distance de centre à centre très faible entre les circuits de mémoire adjacents 52 pour obtenir ainsi une densité d'empilement ou enregistrement très élevée de ces circuits de mémoire 52 du dispositif EEPROM 50. Dans ce cas également, aussi bien la région de mémoire que la région de la diode sont obtenues par dépôt de films minces.
En outre, les régions de mémoire 56 comprennent un matériau réversible à changement de phase qui peut être amené à un état fortement conducteur ou à un état fortement non conducteur. Plus spécifiquement, la région de mémoire 56 est constituée en un matériau initialement amorphe et pouvant être modifié par une tension et un courant de changement d'état en un état conducteur cristallin, puis ramené à un état isolateur amorphe par une tension et un courant de remise à l'état d'origine. Un matériau préféré avec lequel on peut constituer la région de mémoire 56 comprend du germanium et du tellure, tel que le Ge20Te80.
Ce matériau présente une bonne réversibilité pouvant atteindre 106 cycles, une température maximale de traitement d'environ 2000C, une température d'emmagasinage maximale de 1000C, une tension de seuil de 8 volts, une résistance au changement d'état de 300 ohms et une résistance de coupure (d 1750C) d'approximativement 104 ohms.
La région de mémoire peut comprendre une structure de mémoire située entre l'un des conducteurs 60 > t 62tet une région 68 ou 70 de la diode 58, la structure de la mémoire comprenant une première, une seconde et une troisième régions. La première région est adjacente à celui des conducteurs 60 ou 62 ou à celle des régions 70 ou 68 qui est prévu(e) pour être couplé(e) à une source de tension positive.
La seconde région est située entre la première et la troisième région et la troisième région est adjacente à celle des régions 70 ou 68 ou à celui des conducteurs 62 ou 60, qui est prévu(e) pour être couplé(e) à une ligne négative de la source de tension et elle sépare complètement la seconde région de la connexion avec la ligne négative.
La seconde région est formée en chalcogénure à base de tellure dont la résistance électrique à l'état amorphe est plus élevée, la résistance électrique à l'état cristallin plus faible, et qui peut être commuté d'un état à l'autre lorsqu'on applique aux conducteurs un signal électrique de valeur appropriée.
La première région est formée sur un matériau comprenant un pourcentage de tellure plus élevé que la seconde région.
La troisième région est formée en un matériau comprenant du germanium selon un pourcentage atomique compris entre 25 et 46, le matériau restant étant essentiellement du tellure.
De préférence, la troisième région contient du germanium selon un pourcentage atomique d'environ 33, et la seconde région peut contenir du germanium selon un pourcentage atomique compris entre 10 et 25, et de préférence entre 15 et 17.
De préférence également, la première région contient du tellure selon un pourcentage atomique d'au moins 90.
Un diagramme représentant schématiquement les circuits de mémoire EEPROM 52 est illustré à la figure 6 du dessin.
La figure 7 représente un dispositif ROM 100 semblable à celui illustré à la figure 2 et comprenant un dispositif redresseur à barrière de Schottky dans une cellule fermée 102. Une cellule ouverte 104 peut être constituée de façon sensiblement identique à la cellule 12, à l'exception de la diode 14 représentée à la figure 2. Le dispositif 100 est formé sur un substrat 106 comprenant une couche isolante 108 formée sur lui. Les conducteurs inférieurs ou d'axé Y 110 sont formés sur la couche 108 comme décrit précédemment.
Si on se réfère à la cellule 102, on forme une couche de contact 112 en alliage amorphe fortement dopé sur le conducteur 110. Une couche d'alliage intrinsèque ou légèrement dopée 114 du même type de conductivité est formée sur la couche 112. Une couche constituant un isolateur 116 est alors formée par-dessus les films 102 et 104, une ouverture 118 étant décapée ou découpée dans la couche 116 de chaque cellule fermée 102. Une barrière de Schottky 120 est alors formée sur l'alliage 114, tel que la barrière 16 décrite avec référence à la figure 2. Un conducteur supérieur d'axe
X 122 est formé par-dessus les cellules 102 et 104 comme décrit précédemment. La barrière de Schottky 120 forme alors le dispositif redresseur de cellule à la place de la jonction P-N décrite avec référence aux figures 2 ou 5.
Un diagramme représentant le circuit schématique de la cellule fermée ROM 102 et de la cellule ouverte 104 est illustré à la figure 8 du dessin. La cellule ouverte 104 ne comprend pas de dispositif redresseur 120 du fait que le matériau isolant 116 est déposé sur les couches d'alliage.
Aussi bien le dispositif ROM 10 que le dispositif EEPROM 50 peuvent être déposés sur une couche de matériau isolant qui a été préalablement déposée sur un substrat en métal, lequel substrat de métal peut former un radiateur qui facilite l'empilement et la dissipation de la chaleur d'un dispositif ROM déposé sur un autre dispositif ROM ou d'un dispositif EEPROM déposé sur un autre dispositif EEPROM. Si on le désire également, les rebords du substrat ou des substrats en métal peuvent comprendre une ailette rayonnant la chaleur et facilitant encore plus la dissipation de la chaleur.
Naturellement, les substrats en métal ne sont pas essentiels et le dispositif ROM 10 ou le dispositif EEPROM 50 utilisant les substrats présentent un certain nombre d'avantages, certains d'entre eux ayant été décrits cidessus et d'autres étant inhérents à l'invention. Ces diodes et régions de mémoire qui forment les circuits de mémoire d'un dispositif ROM ou EEPROM peuvent être déposées facilement en faisant appel à des techniques de dépit de films minces sur un substrat, et les dispositifs peuvent être empilés pour obtenir un système de mémoire tri-dimensionnel.
De même, une diode constituée par deux régions de ce matériau, l'une à dopage de type N et l'autre à dopage de type
P, présente une résistance de polarisation vers l'avant qui est faible et une résistance de polarisation inverse qui est élevée.
La diode prend un minimum d'espace du fait qu'elle est réalisée par des techniques de dépôt de films minces avec l'alliage amorphe. Une telle diode, en combinaison avec une région de mémoire d'un dispositif ROM ou d'un dispositif
EEPROM, prend très peu d'espace et il en résulte que la densité du circuit de mémoire ou de la cellule de mémoire peut n'être que de 0,0000645 mm2, la distance de centre à centre entre cellules ou circuits de mémoire adjacents étant de 8 microns quand on fait appel à un procédé lithographique dont la définition est de deux microns. Lorsqu'il s'agit de dispositifs ROM bipolaires classiques, chaque cellule est isolée entre une paire de canaux à diffusion de jonction. Le matériau à diffuser est déposé sur une largeur de 2 microns, mais la haute température du procédé diffuse le matériau dans le substrat.Il en résulte que les canaux ont une largeur comprise entre 4 et 6 microns, que la largeur du redresseur est d'environ 2 microns alors qu'une distance de 6 à 8 microns est admise entre les canaux et le redresseur.
On obtient de ce fait, dans un dispositif ROM bipolaire, une distance de centre à centre d'environ 18 microns et une densité des cellules d'environ 0,00032 mmr.
Quand on utilise une isolation à l'oxyde, les redresseurs peuvent être formés, dans le cas le plus avantageux, dans une position adjacente ou chevauchant les canaux; cependant, la largeur des canaux est de 8 à 10 microns. Il en résulte une distance de centre à centre d'environ 12 microns et une densité améliorée de la cellule qui est d'environ 0,00015 mmn,
La réduction de la densité de la cellule de 0,00015 mm2 à 0,0000645 mm2 représente une réduction très significative de son coût. Bien que la jonction et l'isolation par oxyde classique d'un dispositif ROM puissent être x5duites en dimensions à mesure que les techniques de photolithographie s'améliorent, une réduction correspondante pourra être obtenue avec les dispositifs ROM et EEPROM mettant en oeuvre la diode à films minces de l'invention.

Claims (51)

REVENDICATIONS
1. Diode comprenant au moins une première région et une seconde région s'aboutant l'une contre l'autre pour former une jonction entre elles, caractérisée en ce que ladite première région (26, 68, 112 ou 28, 70, 114) est réalisée en un alliage amorphe comprenant du silicium et du fluor
2. Diode selon la revendication 1, caractérisée en ce que ledit alliage amorphe contient également de l'hydrogène.
3. Diode selon la revendication 2, caractérisée en ce que ledit alliage amorphe est du Si F. H où Ian représente un pourcentage atomique compris entre 80 et 98, "b" représente un pourcentage atomique compris entre 0 et 10 et ncn représente un pourcentage atomique compris entre 0 et 10.
4. Diode selon l'une des revendications 1 à 3, carac térisée en ce que ladite première région (26, 68, 112 ou 28, 70, 114) en alliage amorphe est dopée avec un matériau dopant de type N.
5. Diode selon l'une des revendications 1 à 4, carac térisée en ce que ladite première région (26, 68, 112 ou 28, 70, 114) est dopée avec une quantité de matériau dopant constituant entre quelques parties par million et un pourcentage atomique de cinq.
6. Diode selon l'une des revendications 4 ou 5, carac térisée en ce que ledit matériau dopant est cu phosphore.
7. Diode selon l'une des revendications 4 ou 5, carac terisee en ce que ledit matériau dQpant est de l'arsenic.
8. Diode selon l'une des revendications 1 à 7, caractérisée en ce que ladite seconde région (28, 70, 114 ou 26, 68, 112) est un métal, un alliage de métaux ou un matériau de type métallique, formant une barrière de hauteur élevée sur ladite première région de manière à créer une barrière de Schottky.
9. Diode selon l'une des revendications 1 à 8, caractérisée en ce que ladite seconde région (28, 70, 114 ou 26, 68, 112) est un métal choisi dans le groupe constitué par l'or, le platine, le palladium ou le chrome.
10. Diode selon l'une des revendications 1 à 7, caractérisée en ce que ladite seconde région (28, 70, 114 ou 26, 68, 112) est réalisée en un alliage amorphe comprenant du silicium et du fluor.
11. Diode selon la revendication 10, caractérisée en ce que ledit alliage amorphe de ladite seconde région (28, 70, 114 ou 26, 68, 112) est du SiaFbHc oh "a" représente un pourcentage atomique compris entre 80 et 98, wbw représente un pourcentage atomique compris entre 0 et 10 et wct représente un pourcentage atomique compris entre 0 et 10.
12. Diode selon la revendication 10 ou 11, caractérisêe en ce que ladite seconde région (28, 70, 114 ou 26, 63, 112) en matériau amorphe est dopée avec un matériau dopant du type P.
13. Diode selon l'une des revendications 1 à 12, caractérisée en ce que ladite seconde région est dopée avec une quantité de matériau dopant constituant entre quelques parties par million et un pourcentage atomique de cinq.
14. Diode selon la revendication 13, caractérisée en ce que ledit matériau dopant est du bore ou de l'aluminium.
15. Diode selon l'une des revendications 1 à 14, carac terisée en ce que lesdites première et seconde régions (26, 68, 112 et 28, 70, 114) comprennent un isolateur qui les sépare.
16. Diode selon la revendication 1, caractérisée en ce que ladite seconde région (28, 70, 114 ou 26, 68, 112) est réalisée en un matériau non semblable audit alliage amorphe de manière à former une jonction hétérogène.
17. Diode selon la revendication 1 ou 16, caractérisée en ce que ladite première région (26, 68, 112) est à dopage de type N ou P, et en ce que ladite seconde région (28, 70, 114) est à dopage de type P ou N.
18. Diode selon l'une des revendications 1 à 17, caractérisée en ce que ladite première région (26, 68, 112 ou 28, 70, 114) au moins est constituée par un film mince déposé.
19. Dispositif ROM comprenant des cellules ouvertes et fermées avec des moyens de circuits de mémoire à chaque point de croisement en cellule fermée d'un conducteur d'un premier groupe de conducteurs s'étendant dans une première direction au-dessus d'un conducteur d'un second groupe de conducteurs s'étendant dans une seconde direction transversale à la première direction, le premier groupe de conducteurs étant isolé du second groupe de conducteurs, et chaque circuit de mémoire étant couplé à et entre une paire de conducteurs se croisant à l'un des points de croisement et comprenant des moyens isolants, caractérisé en ce que lesdits moyens isolants comprennent une diode (14, 14'; 120) pourvue d'au moins une première région (26, 26'; 112) et d'une seconde région (28, 28'; 114), lesdites régions s'aboutant l'une contre l'autre pour former une jonction entre elles et ladite première région étant réalisée-en un alliage amorphe.
20. Dispositif ROM selon la revendication 19, caractérisé en ce que ledit alliage amorphe comprend au moins du silicium, du fluor et/ou de l'hydrogène.
21. Dispositif ROM selon la revendication 20, caractérisé en ce que ledit alliage amorphe est du Si F H où "a" représente un pourcentage atomique compris entre 80 et 98, wbw représente un pourcentage atomique compris entre 0 et 10 et "c" représente un pourcenta#ge atomique compris entre 0 et 10.
22. Dispositif ROM selon l'une des revendications 19 à 21, caractérisé en ce que ladite première région (26, 26'; 112) en alliage amorphe est dopée avec un matériau dopant de type N.
23. Dispositif ROM selon l'une des revenclicatiflns 19 à 22, caractérisé en ce que ladite seconde région est un métal, un alliage de métaux ou un matériau de type métallique formant une barrière de hauteur élevée sur ladite première région de manière à créer une barrière de Schottky.
24. Dispositif ROM selon l'une des revendications 19 à 22, caractérisé en ce que ladite seconde région est réalisée en un alliage amorphe comprenant du silicium et du fluor et/ou de l'hydrogène.
25. Dispositif ROM selon la revendication 24, caractérisé en ce que ladite seconde région (28, 28'; 114) en alliage amorphe est dopée avec un matériau dopant de type P.
26. Dispositif ROM selon la revendication 19, caractérisé en ce que ladite seconde région (28, 28'; 114) est réalisée en un matériau non semblable audit alliage amorphe de manière à former une jonction hétérogène.
27. Dispositif ROM selon la revendication 19, caractérisé en ce que ladite première région (26, 26'; 112) est à dopage de type N ou P, et en ce que ladite seconde région (28, 28'; 114) est à dopage de type P ou N.
28. Dispositif ROM selon l'une des revendications 19 à 27, caractérisé en ce que ladite première région (26, 26'; 112) au moins est constituée par un film mince déposé.
29. Dispositif ROM selon l'une des revendications 19 à 28, caractérisé en ce que lesdits moyens de circuit de mémoire (11, 12) comprennent une région de mémoire (16, 21; 102, 104) en alignement avec lesdites régions (26, 26'; 112; 28, 28'; 114) de ladite diode (14, 14'; 120) et en ce que toutes lesdites régions (16, 20, 28; 21, 26', 28'; 102, 112, 114) sont juxtaposées et situées sur une ligne sensiblement perpendiculaire à et située entre une paire de conducteurs (18, 20; 110, 122) se croisant au point de croisement, l'isolation en oxyde déposé étant prévue entre chaque croisement de ces dispositifs pour déterminer une très faible distance de centre à centre entre des moyens de circuit de mémoire adjacents pour obtenir une densité d'empilement très élevée des cellules du dispositif ROM.
30. Dispositif ROM selon la revendication 29, caractérisé en ce que ladite région de mémoire (16, 21; 192, 104) et ladite diode (14, 14'; 120) sont realisees par dépôts de films minces.
31. Dispositif ROM selon la revendication 19 ou 30, caractérisé en ce qu'au moins certaines desdites cellules (11, 12; 102, 104) sont empilées les unes au-dessus des autres.
32. Dispositif ROM selon l'une des revendications 19 à 31, caractérisé en ce que lesdites première et seconde régions (26, 28; 26', 28'; 112, 114) comprennent un isolateur qui les sépare.
33. Dispositif EEPROM comprenant des moyens de circuit de mémoire à chaque point de croisement d'un conducteur d'un premier groupe de conducteurs s'étendant dans une première direction au-dessus d'un conducteur d'un second groupe de conducteurs s'étendant dans une seconde direction et transversale à la première direction, le premier groupe de conducteurs étant isolé du second groupe de conducteurs, et chaque moyen de circuit de mémoire étant couplé à et situé entre une paire de conducteurs se croisant en l'un des points de croisement et comprenant des moyens isolants, caractérisé en ce que lesdits moyens isolants comportent une diode (58) pourvue d'au moins une première région (68) et d'une seconde région (70), lesdites régions s'aboutant l'une contre l'autre pour former une jonction entre elles et ladite première région (68) étant réalisée en un alliage amorphe.
34. Dispositif EEPROM selon la revendication 33, caractérisé en ce que ledit alliage amorphe comprend au moins du silicium, du fluor et/ou de l'hydrogène.
35. Dispositif EEPROM selon la revendication 33 ou 34, caractérisé en ce que ledit alliage amorphe est du SiaFbHC où wa représente un pourcentage atomique compris entre 80 et 98, wbw représente un pourcentage atomique compris entre 0 et 10 et tct représente un pourcentage atomique compris entre 0 et 10.
36. Dispositif EEPROM selon l'une des revendications 33 à 35, caractérisé en ce que ladite première région (68) en matériau amorphe est dopée avec un matériau dopant de type
N.
37. Dispositif EEPROM selon l'une des revandicWtions 33 à 36, caractérisé en ce que ladite seconde région (70) est un métal, un alliage de métaux ou un matériau de type métallique formant une barrière de hauteur élevée sur ladite première région de manière à créer une barrière de Schottky.
38. Dispositif EEPROM selon l'une des revendications 33 à 36, caractérisé en ce que ladite seconde région (70) est réalisée en un alliage amorphe comprenant du silicium et du fluor et/ou de l'hydrogène.
39. Dispositif EEPROM selon la revendication 38, caractérisé en ce que ladite seconde région (70) en alliage amorphe est dopée avec un matériau dopant de type p.
40. Dispositif EEPROM selon l'une des revendications 33 39, caractérisé en ce que ladite seconde région (70) est réalisée en un matériau non semblable audit alliage amorphe de manière à former une jonction hétérogène.
41. Dispositif EEPROM selon l'une des revendications 33 à 36 ou 38 à 40, caractérisé en ce que ladite première région (68) est à dopage de type N ou P, et en ce que ladite seconde région (70) est à dopage de type P ou N.
42. Dispositif EEPROM selon l'une des revendications 33 à 41, caractérisé en ce que ladite première région (68) est dopée avec une quantité de matériau dopant constituant entre quelques parties par million et un pourcentage atomique de cinq.
43. Dispositif EEPROM selon l'une des revendications 33 à 42, caractérisé en ce que ladite première région (68) au moins est constituée par un film mince déposé.
44. Dispositif EEPROM selon l'une des revendications 33 à 43, caractérisé en ce que lesdits moyens de circuit de mémoire (52) comprennent une région de mémoire (56) en alignement avec lesdites régions (68, 70) de ladite diode (58) et en ce que toutes lesdites régions sont juxtaposées et situées sur une ligne sens#iblement perpendiculaire à et entre une paire de conducteurs (60, 62) se croisant, au point de croisement, avec une isolation (72) en oxyde déposé entre chaque croisement pour déterminer une très faible distance de centre à centre entre moyens de circuits de mémoire adjacents (52) en créant ainsi une densitE d'empi- lement très élevée des moyens de circuits detnémoite (52) dans ledit dispositif EEPROM (50).
45. Dispositif EEPROM selon la revendication 44, caractérisé en ce que ladite région de mémoire (56) et ladite diode (58) sont constituées par dépôts de films minces.
46. Dispositif EEPROM selon la revendication 45, caractérisé en ce que ladite région de mémoire (56) comprend un matériau à changement de phase réversible qui peut être amené un état fortement conducteur ou à un état fortement non conducteur.
47. Dispositif EEPROM selon l'une des revendications 44 à 46, caractérisé en ce que chacun desdits moyens de circuits de mémoire (52) comprend une région de mémoire (56) comportant du germanium et du tellure.
48. Dispositif EEPROM selon la revendication 46 ou 47, caractérisé en ce que chaque circuit de mémoire comprend une structure de mémoire située entre l'un des conducteurs d'une région de ladite diode, cette structure de mémoire comprenant des première, seconde et troisième régions, la première région étant adjacente a celui des conducteurs ou à celle des régions qui a été adapté(e) pour être couplé(e) à une source de tension positive, la seconde région étant entre lesdites première et troisième régions, et ladite troisième région étant adjacente à celle des régions ou à celui des conducteurs qui a été adapté(e) pour être couplé(e) à une ligne négative de la source de tension et séparant complètement ladite seconde région de la connexion aux lignes négatives et la seconde région étant formée en chalcogénure à base de tellure pourvu d'une résistance électrique plus importante dans son état amorphe et une résistance électri- que plus faible dans son état cristallin, et qui peut être commutée d'un état à l'autre par application au conducteur d'un signal électrique de valeur appropriée, ladite première région étant formée en un matériau comprenant un pourcentage de tellure plus élevé que ladite seconde région, ladite troisième région étant formée en un matériau comprenant un pourcentage atomique de germanium compris entre 25 et 45, le matériau restant étant essentiellement du tellure.
49. Dispositif EEPROM selon l'une des revendications 33 a 38, caractérisé en ce qu'un ou plusieurs moyens de circuit de mémoire (52) sont empilés les uns au-dessus des autres.
50. Dispositif ROM selon l'une des revendications 19 à 32, caractérisé en ce qu'il est formé au moyen d'une technique de dépôt de films minces sur une couche mince (108) en matériau isolant qui a été de son côté déposée sur un substrat de métal (106) de manière que la chaleur engendrée par les composants actifs du dispositif ROM (lu0) puisse être transférée par conduction au substrat de métal (106) servant de radiateur pour dissiper cette chaleur.
51. Dispositif EEPROM selon l'une des revendications 33 à 49, caractérisé en ce qu'il est formé au moyen d'une technique de dépôt de films minces sur une couche mince (66) d'un matériau isolant qui de son côté a été déposé sur un substrat de métal (64) de manière que la chaleur engendrée par les composants actifs du dispositif EEPROM (50) puisse être transférée par conduction au substrat de métal (64) qui sert de radiateur pour dissiper cette chaleur.
FR8026401A 1979-12-13 1980-12-12 Diode et dispositif rom ou eeprom utilisant cette diode Pending FR2475295A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10301179A 1979-12-13 1979-12-13
US20827480A 1980-11-19 1980-11-19

Publications (1)

Publication Number Publication Date
FR2475295A1 true FR2475295A1 (fr) 1981-08-07

Family

ID=26799984

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8026401A Pending FR2475295A1 (fr) 1979-12-13 1980-12-12 Diode et dispositif rom ou eeprom utilisant cette diode

Country Status (15)

Country Link
JP (3) JPS56115571A (fr)
KR (2) KR850001045B1 (fr)
AU (1) AU543740B2 (fr)
BE (1) BE886631A (fr)
CA (3) CA1155239A (fr)
DE (1) DE3046701A1 (fr)
FR (1) FR2475295A1 (fr)
GB (1) GB2066566B (fr)
IL (1) IL61671A (fr)
IT (1) IT1194001B (fr)
MX (1) MX150800A (fr)
NL (1) NL8006771A (fr)
SE (1) SE8008739L (fr)
SG (1) SG72784G (fr)
ZA (3) ZA807761B (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0072221A2 (fr) * 1981-08-07 1983-02-16 The British Petroleum Company p.l.c. Dispositif de mémoire non volatile électriquement programmable

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5867066A (ja) * 1981-10-16 1983-04-21 Semiconductor Energy Lab Co Ltd 絶緑ゲート型電界効果半導体装置の作製方法
JPS59501988A (ja) * 1982-11-11 1984-11-29 ハイドリル　カンパニ− 安全弁装置及び方法
US4545111A (en) * 1983-01-18 1985-10-08 Energy Conversion Devices, Inc. Method for making, parallel preprogramming or field programming of electronic matrix arrays
US4677742A (en) * 1983-01-18 1987-07-07 Energy Conversion Devices, Inc. Electronic matrix arrays and method for making the same
AU562641B2 (en) * 1983-01-18 1987-06-18 Energy Conversion Devices Inc. Electronic matrix array
US4569121A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing deposition of amorphous semiconductor layer
US4569120A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing ion implantation
JPS60153552U (ja) * 1984-03-24 1985-10-12 沖電気工業株式会社 Ｐｎ接合半導体装置
US4667217A (en) * 1985-04-19 1987-05-19 Ncr Corporation Two bit vertically/horizontally integrated memory cell
US4914055A (en) * 1989-08-24 1990-04-03 Advanced Micro Devices, Inc. Semiconductor antifuse structure and method
GB9113795D0 (en) * 1991-06-26 1991-08-14 Philips Electronic Associated Thin-film rom devices and their manufacture
GB9117680D0 (en) * 1991-08-16 1991-10-02 Philips Electronic Associated Electronic matrix array devices
JP3501416B2 (ja) * 1994-04-28 2004-03-02 忠弘 大見 半導体装置
JP2500484B2 (ja) * 1994-07-11 1996-05-29 ソニー株式会社 薄膜トランジスタの製法
US6646912B2 (en) * 2001-06-05 2003-11-11 Hewlett-Packard Development Company, Lp. Non-volatile memory
US6599796B2 (en) * 2001-06-29 2003-07-29 Hewlett-Packard Development Company, L.P. Apparatus and fabrication process to reduce crosstalk in pirm memory array
JP3948292B2 (ja) 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
AU2003264480A1 (en) * 2002-09-19 2004-04-08 Sharp Kabushiki Kaisha Variable resistance functional body and its manufacturing method
JP4541651B2 (ja) * 2003-03-13 2010-09-08 シャープ株式会社 抵抗変化機能体、メモリおよびその製造方法並びに半導体装置および電子機器
JP4634014B2 (ja) * 2003-05-22 2011-02-16 株式会社日立製作所 半導体記憶装置
KR100504700B1 (ko) * 2003-06-04 2005-08-03 삼성전자주식회사 고집적 상변환 램
JP4767653B2 (ja) * 2004-10-22 2011-09-07 株式会社半導体エネルギー研究所 半導体装置及び無線チップ
CN101044624A (zh) 2004-10-22 2007-09-26 株式会社半导体能源研究所 半导体器件
JP2008118108A (ja) * 2006-08-25 2008-05-22 Qimonda Ag 情報記憶素子およびその製造方法
JP2007019559A (ja) * 2006-10-23 2007-01-25 Hitachi Ltd 半導体記憶装置及びその製造方法
US7915603B2 (en) * 2006-10-27 2011-03-29 Qimonda Ag Modifiable gate stack memory element
CN101689603B (zh) * 2007-06-20 2015-08-12 台湾积体电路制造股份有限公司 电子元件及其制造方法
US9716225B2 (en) 2014-09-03 2017-07-25 Micron Technology, Inc. Memory cells including dielectric materials, memory devices including the memory cells, and methods of forming same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064521A (en) * 1975-07-28 1977-12-20 Rca Corporation Semiconductor device having a body of amorphous silicon

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51122382A (en) * 1975-04-18 1976-10-26 Fujitsu Ltd Semiconductor device
JPS5819138B2 (ja) * 1977-01-11 1983-04-16 日本電信電話株式会社 半導体装置
JPS53144274A (en) * 1977-05-23 1978-12-15 Hitachi Ltd Semiconductor device and its manufacture
JPS5457879A (en) * 1977-10-15 1979-05-10 Cho Lsi Gijutsu Kenkyu Kumiai Semiconductor
US4177475A (en) * 1977-10-31 1979-12-04 Burroughs Corporation High temperature amorphous memory device for an electrically alterable read-only memory
DE2909197A1 (de) * 1978-03-20 1979-10-04 Texas Instruments Inc Verfahren zur herstellung eines festspeichers und festspeichermatrix

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064521A (en) * 1975-07-28 1977-12-20 Rca Corporation Semiconductor device having a body of amorphous silicon

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NATURE, vol. 282, no. 5739, 6 décembre 1979, Basingtoke (GB) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0072221A2 (fr) * 1981-08-07 1983-02-16 The British Petroleum Company p.l.c. Dispositif de mémoire non volatile électriquement programmable
EP0072221A3 (en) * 1981-08-07 1984-08-01 Univ Edinburgh Improved semiconductor device

Also Published As

Publication number Publication date
CA1162327A (fr) 1984-02-14
ZA807761B (en) 1981-12-30
AU6531580A (en) 1981-06-18
CA1155239A (fr) 1983-10-11
SE8008739L (sv) 1981-06-14
GB2066566A (en) 1981-07-08
MX150800A (es) 1984-07-19
SG72784G (en) 1985-03-29
IT1194001B (it) 1988-08-31
IT8026643A0 (it) 1980-12-12
CA1161970A (fr) 1984-02-07
JPS56103474A (en) 1981-08-18
ZA807762B (en) 1981-12-30
KR830004681A (ko) 1983-07-16
AU543740B2 (en) 1985-05-02
KR830004679A (ko) 1983-07-16
GB2066566B (en) 1984-07-04
NL8006771A (nl) 1981-07-16
ZA807763B (en) 1981-12-30
JPS56100464A (en) 1981-08-12
IL61671A0 (en) 1981-01-30
JPS56115571A (en) 1981-09-10
DE3046701A1 (de) 1981-10-15
KR850001045B1 (en) 1985-07-19
IL61671A (en) 1984-04-30
BE886631A (fr) 1981-04-01

Similar Documents

Publication Publication Date Title
FR2475295A1 (fr) Diode et dispositif rom ou eeprom utilisant cette diode
FR2472246A1 (fr) Cellule programmable pour reseaux electroniques programmables
FR2474763A1 (fr) Transistor a film mince
BE890866A (fr) Cellule programmable perfectonnee pour reseaux electroniques programmables
FR2477771A1 (fr) Procede pour la realisation d'un dispositif semiconducteur a haute tension de blocage et dispositif semiconducteur ainsi realise
FR2491261A1 (fr) Pile solaire et son procede de fabrication
EP0000317A1 (fr) Procédé de fabrication d'une électrode en siliciure sur un substrat notamment semi-conducteur
FR2518318A1 (fr) Dispositif photovoltaique a capacite de production de courant plus importante
FR2464565A1 (fr) Pile solaire au silicium amorphe
EP0001374B1 (fr) Transistor à films minces semi-conducteurs amorphes et à base métallique
FR2546665A1 (fr) Cellules solaires multichromatiques ternaires iii-v
EP1160877A2 (fr) Composant photovoltaique et son procédé de fabrication
FR2910711A1 (fr) Heterojonction a interface intrinsequement amorphe
FR2490013A1 (fr) Dispositif amorphe photosensible a cellules multiples
EP1483793B1 (fr) Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode
FR2984595A1 (fr) Procede de fabrication d'un empilement mos sur un substrat en diamant
FR2545986A1 (fr) Procede pour former des contacts ohmiques d'argent pur sur des materiaux d'arseniure de gallium de type n et de type p
BE900365R (fr) Transistor a film mince.
EP4030467A1 (fr) Procédé de collage direct hydrophile de substrats
EP1517377A1 (fr) Transistor bipolaire
FR3042646B1 (fr) Procede de fabrication d'une heterojontion pour cellule photovoltaique
FR3042645B1 (fr) Procede de fabrication d'une cellule photovoltaique a heterojonction
EP0032069B1 (fr) Procédé d'ajustement du coefficient de température d'une diode de référence et diode de référence obtenue
WO1987002183A1 (fr) Dispositif semi-conducteur multi-jonction
FR2814856A1 (fr) Procede de realisation d'un contact sur un varbure de silicium