FR2472246A1 - Cellule programmable pour reseaux electroniques programmables - Google Patents
Cellule programmable pour reseaux electroniques programmables Download PDFInfo
- Publication number
- FR2472246A1 FR2472246A1 FR8026403A FR8026403A FR2472246A1 FR 2472246 A1 FR2472246 A1 FR 2472246A1 FR 8026403 A FR8026403 A FR 8026403A FR 8026403 A FR8026403 A FR 8026403A FR 2472246 A1 FR2472246 A1 FR 2472246A1
- Authority
- FR
- France
- Prior art keywords
- cell
- cells
- brought
- state
- cell according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010703 silicon Substances 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 44
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 91
- 239000000758 substrate Substances 0.000 claims description 62
- 239000004020 conductor Substances 0.000 claims description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 41
- 239000010409 thin film Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 13
- 230000005669 field effect Effects 0.000 claims description 10
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 229910052731 fluorine Inorganic materials 0.000 claims description 9
- 239000011737 fluorine Substances 0.000 claims description 9
- 150000004770 chalcogenides Chemical class 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 8
- 239000011669 selenium Substances 0.000 claims description 7
- 229910052714 tellurium Inorganic materials 0.000 claims description 7
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 6
- 239000012782 phase change material Substances 0.000 claims description 6
- 229910052711 selenium Inorganic materials 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 101150068246 V-MOS gene Proteins 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 238000003491 array Methods 0.000 claims description 2
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 2
- 230000007774 longterm Effects 0.000 claims 2
- 239000011159 matrix material Substances 0.000 abstract description 11
- 230000002427 irreversible effect Effects 0.000 abstract description 2
- 230000015654 memory Effects 0.000 description 91
- 229910052782 aluminium Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 15
- 229910045601 alloy Inorganic materials 0.000 description 13
- 239000000956 alloy Substances 0.000 description 13
- 239000010408 film Substances 0.000 description 13
- 239000011810 insulating material Substances 0.000 description 12
- 230000008859 change Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910000808 amorphous metal alloy Inorganic materials 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 9
- 229910021339 platinum silicide Inorganic materials 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000004927 fusion Effects 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 241000238876 Acari Species 0.000 description 1
- 241001416181 Axis axis Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 229910005900 GeTe Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 210000002445 nipple Anatomy 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
- H10N70/8845—Carbon or carbides
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/35—Material including carbon, e.g. graphite, grapheme
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
L'INVENTION CONCERNE UNE CELLULE PROGRAMMABLE UTILISABLE DANS DES RESEAUX ELECTRONIQUES PROGRAMMABLES TELS QUE DES PROM, DES RESEAUX LOGIQUES, DES RESEAUX DE PORTES ET DES RESEAUX D'INTERCONNEXION DE MATRICES. LES CELLULES 68 ONT UN ETAT HAUTEMENT NON CONDUCTEUR QUI PEUT ETRE AMENE A UN ETAT HAUTEMENT CONDUCTEUR IRREVERSIBLE. LES CELLULES 68 ONT UNE RESISTANCE DE 10000OHMS OU PLUS A L'ETAT NON CONDUCTEUR ET ELLES PEUVENT ETRE AMENEES A L'ETAT CONDUCTEUR AU MOYEN D'UNE TENSION DE SEUIL DE 20VOLTS OU MOINS, UN COURANT DE 25MILLIAMPERES OU MOINS, PENDANT UNE DUREE DE 1000MICROSECONDES OU MOINS. LES CELLULES, A L'ETAT CONDUCTEUR, ONT UNE RESISTANCE DE 500OHMS OU MOINS. LES CELLULES PEUVENT ETRE FORMEES A PARTIR D'ELEMENTS TETRAHEDRIQUES TELS QUE LE SILICIUM, LE GERMANIUM ET LE CARBONE, OU UNE COMBINAISON DE CES ELEMENTS.
Description
La présente invention concerne une cellule programmable destinée à être
utilisée dans des réseaux ou groupements électroniques programmables tels que des mémoires mortes programmables PROM, des réseaux logiques, à portes et des réseaux d'interconnections de matrices. En particulier, chaque cellule comprend une région de mémoire constituée en un matériau à changement de phase que l'on peut faire passer d'un état fortement non conducteur à un état fortement conducteur et que l'on ne peut pratiquement pas ramener à son état d'origine. L'invention concerne la mise en mémoire d'informations comprenant des dispositifs de commutation à changement de phase qui ont été inventés par Stanford R. Ovshinsky et qui sont décrits par exemple dans le brevet US
n0 3.271.591.
Jusqu'ici, on a proposé divers systèmes de mémoire qui sont subdivisés en divers types. L'un de ces types est le type sériel o l'information contenue dans le système de mémoire est obtenue en série et dont le temps de lecture imparti à la lecture d'un bit d'information particulier contenu dans la mémoire dépend de l'emplacement o il est situé dans la mémoire. Il en résulte que les durées de lecture permettant d'obtenir uneinformation contenue dans la mémoire sont longues. Ces types de systèmes de mémoire comprennent des dispositifs de mémoire tels que des bandes magnétiques ou des disques magnétiques, y compris les dispositifs dits à disques souples et à "mémoire à bulles" magnétiques. Un autre type de système de mémoire est le système de mémoire à accès aléatoire sélectif (RAM) o le temps de lecture de chaque bit est sensiblement le même que pour tout
autre bit.
Alors que l'information mise en mémoire dans les dispo-
sitifs de mémoire du type à "bulles" réduit potentiellement les dimensions et le coût des systèmes de mémoire, et permet
d'obtenir des densités élevées d'enregistrement de l'infor-
mation, c'est-à-dire une petite distance de centre à centre entre des régions de mémoires adjacentes o les bits d'information sont emmagasinés, ces systèmes à 'bulles" sont
limités à la lecture en série de l'information et ne permet-
tent pas une lecture rapide avec accès direct à l'informa-
tion emmagasinée.
De même, jusqu'ici, la mise en mémoire à court terme de données a été obtenue au moyen de dispositifs de mémoire RAM comprenant des transistors ou des condensateurs aux points de croisement des conducteurs dirigés selon les axes X et Y. Un tel dispositif de mémoire peut être réglé sur l'un de
deux états opérationnels. Ces dispositifs de mémoire permet-
tent d'obtenir une densité d'enregistrement relativement élevée, c'est-àdire une faible distance de centre à centre entre les emplacements de mémoire. Un inconvénient majeur vient de ce que ces dispositifs sont volatils, ou non permanents, du fait qu'ils doivent être constamment sous tension pour retenir les données qu'ils contiennent. Ces dispositifs de mise en mémoire à court terme de données sont souvent désignés par l'expression de: systèmes de mémoire
volatils, ou non permanentes, à lecture et écriture rapides.
Un premier système de mémoire à lecture rapide est constitué par les mémoires à lecture seule, ou mortes, (ROM) utilisant des transistors et des redresseurs formés dans des substrats semiconducteurs comprenant des points de contact ouverts en permanence ou des points de contact fermés en permanence pour mettre en mémoire des bits d'information. Un tel système ROM est programmé lors de sa fabrication et il se caractérise par un temps de lecture rapide et une densité d'enregistrement relativement élevée, également du fait qu'il n'est pas volatil. Cependant, l'inconvénient évident de ce système ROM est qu'il n'est pas possible de modifier
les données mises en mémoire. En conséquence, les disposi-
tifs ROM sont fabriqués selon les besoins en vue d'applica-
tions o il est nécessaire de mettre en mémoire le programme de fonctionnement de base d'un processeur donné, ou toute
autre information ne changeant pas.
Un autre système de mémoire utilisé est constitué par le système de mémoire programmable à lecture seule (PROM} que l'utilisateur peut programmer une fois et qui reste dans cet état. Une fois programmé, un système PROM fonctionne de
façon identique à un système ROM de même configuration.
Le système PROM le plus utilisé incorpore des liaisons fusibles disposées à chaque point de croisement d'une matrice de conducteurs à axes X et Y. La mise en mémoire de l'information (état logique 1 ou état logique 0) est obtenue en faisant fondre les liaisons fusibles selon un motif prédéterminé. Ces liaisons fusibles s'étendent latéralement
sur un substrat au lieu d'être verticales entre des conduc-
teurs se croisant, et il en résulte que ces liaisons fusi-
bles exigent nécessairement un espace important. La surface d'une cellule ou d'une région de mémoire typique utilisant une liaison fusible est comprise entre environ 0,0006 et
0,00096 mm2.
Le courant nécessaire à la fusion de la liaison fusible en vue de la programmation est très élevé du fait de la nécessité de faire fondre complètement cette liaison fusible et du fait de la conductivité inhérente élevée du matériau de la liaison fusible. Des courants typiques utilisés dans ce but ont une valeur de 50 milliampères et la puissance nécessaire est comprise approximativement entre 250 et 400
milliwatts. Par ailleurs, la liaison fusible qui est cons-
tituée par une partie étroite d'un conducteur déposé sur un substrat doit présenter des dimensions précises pour en obtenir une fusion complète et programmable. Sous ce rapport, les techniques de photolithographie et de décapage par corrosion qu'il faut mettre en oeuvre pour fabriquer de telles liaisons fusibles exigent que chaque liaison fusible
soit réalisée dans de très étroites tolérances.
Un autre problème important concernant les dispositifs PROM du type à liaison fusible est constitué par le fait que le faible interstice constitué dans le fusible qui a fondu peut être fermé par accumulation du matériau conducteur adjacent à l'interstice, par diffusion ou de toute autre manière. La technologie des liaisons fusibles a également été utilisée dans les réseaux logiques programmables de champ, les réseaux de portes et les réseaux d'interconnexion de matrices. Ces réseaux sont utilisés pour mettre à la disposition de l'utilisateur du circuit intégré des options entre les réseaux logiques standards de grand volume et de faible coût et les circuits intégrés conçus à la demande du client et réalisés à la main, et qui sont très
coûteux. Ces réseaux permettent à l'utilisateur de program-
mer le groupement de faible coût en vue d'une application spécifique audit utilisateur, pour une dépense sensiblement réduite par rapport à la dépense entraînée par un circuit
conçu pour une application spécifique.
Jusqu'ici, on a proposé un dispositif EEPROM ("elec-
trically erasable programmable read only memory', soit: Mémoire programmable morte et effaçable électriquement'), c'est-à-dire une région ou cellule de mémoire disposée verticalement dans un circuit de mémoire, qui est couplée
verticalement au niveau de l'intersection entre un conduc-
teur supérieur d'axe Y et un conducteur inférieur d'axe X
dans une matrice de mémoire. Le système EEPROM permet d'ob-
tenir une densité d'enregistrement relativement élevée.
On connaît des dispositifs EEPROM comprenant une matrice de conducteurs d'axes X et Y o un circuit de mémoire comprenant une région de mémoire et un dispositif isolant est disposé à chaque point de croisement et s'étend de façon générale perpendiculairement aux conducteurs se croisant de
manière à déterminer une densité d'enregistrement relative-
ment élevée.
Les régions de mémoire utilisées dans ces dispositifs EEPROM sont constituées typiquement en chalcogénure à base de tellure et plus spécifiquement en un matériau amorphe tel que du germanium et du tellure amorphes. Parmi d'autres matériaux qui comprennent des régions de mémoire assez fortement réversibles, on peut citer le GeaTeb o la' représente un pourcentage atomique compris entre 5 et 70 et Ubu un pourcentage atomique compris entre 30 et 95. Certains de ces matériaux comprennent également d'autres éléments présentant des pourcentages atomiques divers compris entre 0 et 40 et tels que l'antimoine, le bismuth, l'arsenic, le
soufre et/ou le sélénium.
Les matériaux amorphes du type décrit ci-dessus présen-
tent une bonne réversibilité et une stabilité thermique suffisante pour qu'ils ne se détériorent pas aux températures habituelles auxquelles ils sont utilisés. L'état cristallin est ramené à son état amorphe au moyen d'un fort courant de rétablissement. Le matériau EEPROM préféré présente (a) une bonne réversibilité atteignant ou supérieure à 106 cycles, (b)une température maximale de traitement d'environ 2001C, (c) une température maximale de mise en mémoire d'environ 1001C, (d) une tension de seuil de 8 volts, (e) une résistance de mise en l'état (SET) de 300 ohms et (f) une résistance de coupure
(à 1751C) d'au moins approximativement 104 ohms.
Jusqu'ici, on connaît également des dispositifs isolants qui sont couplés en série à une région ou cellule de mémoire entre les conducteurs croisés, ces dispositifs isolants ayant été constitués de façon typique en diffusant divers matériaux dopants dans un substrat de silicium à cristal unique pour constituer un redresseur, un transistor, ou un dispositif MOS tel qu'un transistor à effet de champ. Ce processus de diffusion provoque la diffusion latérale du matériau dopé dans le matériau du substrat, ce qui fait que la densité d'enregistrement de la cellule de ces systèmes de mémoire de la technique antérieure est limitée par le degré de diffusion latérale des matériaux dopants et pair la marge
d'erreur due à l'alignement du masque.
Ces dispositifs utilisent dans ce cas, pour constituer
chaque dispositif isolant, un dispositif isolant unidirec-
tionnel tel qu'un redresseur ou un transistor qui procure une isolation par une jonction P-N à haute impédance dans une direction du courant, ce qui détermine une résistance de
coupure très élevée.
On a proposé de former une jonction P-N par dépôt sous vide d'un film semiconducteur amorphe de type N ou P sur le
substrat d'une puce de silicium à dopage de type opposé.
Sous ce rapport, référence est faite au brevet US n0 4.062.034 qui décrit un transistor à film mince de ce type ayant une jonction P-N. Il n'a pas été proposé d'utiliser un tel film semiconducteur amorphe déposé sous forme d'un filim mince pour constituer un dispositif isolant dans un circuit de mémoire comprenant également une région de mémoire dans un
réseau programmable.
2472246-
De même, il n'a pas été proposé jusqu'ici d'utiliser un
alliage amorphe comprenant du silicium et du fluor, et -
pouvant également contenir de l'hydrogène, pour obtenir un redresseur ou un transistor à film mince dans les circuits de mémoire d'un réseau programmable. Jusqu'ici, ce qui a été proposé est d'utiliser des matériaux à base de silicium et de fluor dans une pile solaire qui constitue essentiellement un redresseur photosensible. Sous ce rapport, référence est faite au brevet US n0 4.217.374 aux noms de Stanford R.
Ovshinsky et Masatsugu Izu, intitulé n AMORPHOUS SEMICONDUC-
TORS EQUIVALENT TO CRYSTALLINE SEMICONDUCTORS' (Semiconducteurs amorphes équivalents à des semiconducteurs cristallins) et au brevet US n0 4.226. 898 aux noms de Stanford R. Ovshinsky
et Arun Madan, et portant le même titre.
Les inconvénients de la technique antérieure sont surmontés, selon la présente invention, au moyen d'une cellule programmable présentant un état non volatil et fortement non conducteur qui peut être amené à un état non volatil fortement conducteur et qui ne peut pratiquement pas être ramené à l'état d'origine. Les cellules peuvent être utilisées pour remplacer les liaisons fusibles de réseaux programmables tals que des dispositifs PROM, des réseaux
logiques, des réseaux de portes et des réseaux d'intercon-
nexions de matrices de façon à augmenter la fiabilité de la
programmation et la densité d'enregistrement tout en rédui-
sant sensiblement le coût total de ces Eéseaux,-
Les cellules présentent un état non conducteur ou une résistance de coupure comprise entre 10.000 et 1.000.000 d'ohms ou plus. Les cellules peuvent être amenées à l'état conducteur par une tension de seuil comprise entre 10 et 20 volts, ou moins, un courant de programmation compris entre 5 et 25 milliampères, ou moins, et une durée de programmation comprise entre 10 et 1000 microsecondes, ou moins. Les
cellules présentent une tolérance maximale de leur tempéra-
ture admissible de traitement qui est de 200 à 5001C, ou plus. Les cellules sont conçues en vue des caractéristiques
particulières désirées telles qu'une température de traite-
ment élevée, ou une résistance de coupure élevée, ou encore une faible résistance de mise à l'état. On obtient une augmentation de certaines des caractéristiques souhaitées par rapport aux matériaux du. type du chalcogénure des mémoires EEPROM en éliminant sensiblement la réversibilité dans les cellules. Par opposition à la réversibilité de 106 cycles des dispositifs EEPROM, -les cellules présentent une
réversibilité comprise entre 10 et 100 cycles, ou moins.
Les cellules peuvent être constituées à partir de chalcogénures tels que le germanium, le tellure, le sélénium ou des combinaisons de ces éléments. Les cellules peuvent également être formées à partir d'éléments tétrahédriques tels que le silicium, le germanium et le carbone, ou des combinaisons de ces éléments, et elles peuvent comprendre d'autres éléments tels que de l'oxygène, de l'hydrogène ou
du fluor. Les cellules peuvent être déposées par des tech-
niques de pulvérisation, de dépât chimique à la vapeur (DCV), d'évaporation (tels que par épitaxie par faisceau d'électrons) ou par dépôt de plasma. Référence peut être faite aux brevets US sus-mentionnés n0 4.217.374 et 4.226.898
en ce qui concerne ces techniques de dépôt.
Chaque cellule est déposée dans un réseau avec un dispo-
sitif isolant et un circuit d'adressage associé. Les dispo-
sitifs isolants et le circuit d'adressage peuvent être constitués par des dispositifs bipolaires ou des dispositifs semi-conducteurs oxyde-métal MOS ou par des diodes ou des transistors à film mince selon des configurations ou des
combinaisons MOS ou V-MOS (dispositif à gorge) de ces der-
niers. Les cellules ont une aire de surface inférieure à 0,00059 mm2, ce qui permet d'obtenir une forte densité
d'enregistrement dans le réseau.
En conséquence, un premier but de l'invention est de créer une cellule programmable caractérisée par-un corps amorphe constituant la cellule, ce corps comprenant au moins une partie pourvue de moyens pouvant être amenés à un état
et ne pouvant pratiquement pas être ramenés à l'état d'ori-
gine, ces moyens étant à un état fortement non conducteur
qui peut être amené à un état fortement conducteur. -
En outre, un second but de l'invention est de créer un réseau ou groupement électronique programmable caractérisé
2472246 -
par une série de corps amorphes constituant les cellules, chacun de ces corps comprenant au moins une partie pourvue de moyens pouvant être amenés à un état et ne pouvant pratiquement pas être ramenés à l'état d'origine, ces moyens ayant un état fortement non conducteur pouvant être amené à
un état fortement conducteur.
Les modes de réalisation préférés de l'invention seront maintenant décrits à titre d'exemples, référence étant faite
aux dessins ci-annexés à la présente description et dans
lesquels: la figure 1 est une vue en plan fragmentaire du côté du substrat d'une puce de silicium o a été déposé le film et
appartenant à un réseau programmable tel qu'une matrice de-
mémoire d'un dispositif de type PROM de la technique anté-
rieure,.-
la figure 2 est une vue en coupe d'un circuit de mémoire-
du dispositif PROM représenté à la figure 1 et selon la ligne 2-2 de cette figure 1, la figure 3 est un schéma du circuit d'une partie C dispositif PROM de la figure 1,
la figure 4 est une vue en plan fragmentaire du c6te-
d'un réseau programmable tel qu'un dispositif PROM, sure
lequel a été déposé un film et réalisé selon les enseigne-
ments de la présente invention, le film étant déposé sur 'L substrat d'une puce de silicium et comprenant une série de circuits de mémoire, chacun comportant une cellule ou région de mémoire en série avec une diode Schottky isolante foimant barrage et constituée sur le substrat, la figure 5 est une vue en coupe d'une cellule ou région de mémoire et d'un dispositif isolant d'un circuit de mémoire tel que représenté à la figure 4, selon la ligne 5-5
de la figure 4, -
la figure 6 est un schéma du circuit d'une partie du dispositif PROM représenté à la figure 4, la figure 7 est une vue en plan fragmentaire du côté du substrat d'une puce de silicium formant une cellule d'un réseau programmable construit selon les enseignements de la
présente invention et ou est déposé le film, le réseau com-
prenant une série de circuits de mémoire comportant chacun une cellule ou région de mémoire en série avec un dispositif isolant du type d'un transistor à effet de champ formé sur le substrat, la figure 8 est une vue en coupe d'un circuit de mémoire du réseau représenté à la figure 7 et selon la ligne 8-8 de la figure 7, la figure 9 représente le schéma d'un circuit d'une partie du réseau représenté à la figure 7 et montre un circuit de mémoire du dispositif PROM, la figure 10 est une vue en plan fragmentaire du côté o a été déposé le film d'un substrat d'un réseau comprenant une série de circuits de réseau, comportant chacun une cellule ou région de mémoire et un dispositif isolant formés au moyen de techniques de dépôt de film mince selon les enseignements de la présente invention, la figure 11 est une vue en coupe du réseau représenté à la figure 10 et selon la ligne 11-11 de cette figure 10,
la figure 12 est un schéma des circuits du réseau repré-
senté sur les figures 10 et 11, la figure 13 est une vue en coupe d'une cellule d'un réseau obtenue par dépôt d'un film mince dans sa totalité,
comprenant un circuit comportant une cellule et un dispo-
sitif isolant à transistor à effet de champ et à film mince construit selon les enseignements de la présente invention, la figure 14 est un schéma d'un circuit contenant une série de circuits tels que représentés à la figure 13, la figure 15 est une vue en plan d'un substrat ou d'une partie de celui-ci sur un côté duquel sont déposés des
circuits du réseau, tels que des circuits de mémoire cons-
titués par des régions de mémoire et des dispositifs isolants obtenus en totalité par dépôt d'un film mince en même temps qu'un circuit d'adressage formé par des techniques de dépôt
de film mince.
La figure 16 est une vue en plan d'une puce de silicium ou d'une partie de celle-ci o les circuits du réseau sont constitués par des régions de mémoire et des dispositifs isolants obtenus par dépôt total ou partiel de film mince, en même temps que le circuit d'adressage formé sur la puce par des régions dopées et diffusées à l'intérieur du substrat
de la puce de silicium.
Si l'on se réfère maintenant plus en détail aux dessins, ceux-ci représentent aux figures 1 et 2 une partie d'un réseau programmable de la technique antérieure, tel qu'un dispositif PROM 10 comprenant une matrice de mémoire à axes X et Y, comportant des conducteurs d'aluminium 12 d'axe X et des conducteurs de silicium 14 à dopage du type N+ d'axe Y. Comme représenté, le conducteur en silicium 14 à dopage du type N+ et d'axe Y est séparé des conducteurs adjacents 14 d'axe Y par des canaux d'isolation 16. Le conducteur en
aluminium 12 d'axe X comprend de courtes pattes 18 s'éten-
dant dans la direction Y pour établir un contact avec un
côté d'une liaison fusible métallique 20.
Comme représenté à la figure 2, la liaison fusible 20 est déposée sur une couche 22 d'oxyde de silicium qui est de son côté déposée ou obtenue par croissance sur une couche 23
de matériau épitaxial N dans lequel est formée la canalisa-
tion d'isolation 16. La couche 23 est formée sur un substrat de silicium 24 de type P et le conducteur 14 à dopage de
type N et d'axe Y et formé entre les canaux.
Comme on le voit au mieux sur la figure 1, chaque liaison fusible 20 s'étend latéralement et comprend une
partie-26 de largeur réduite dont les dimensions (en épais-
seur et en largeur) doivent respecter des tolérances criti-
ques de manière à déterminer une liaison fusible pouvant
être fondue au moyen d'une quantité de courant prédéterminée.
L'autre côté de la liaison fusible 20 sur la couche 22 de
SiO2 comprend un conducteur en aluminium 28 déposé sur elle.
La couche de SiO2 avait été préalablement coupée de manière à pouvoir former une diode de barrage de Schottky 30 en aluminium/silicium sur une surface exposée de la couche 24 du substrat de silicium. Le conducteur d'aluminium 28 est ensuite déposé sur la couche 22 d'oxyde de silicium et sur la diode de barrage de Schottky 30 d'aluminium/silicium pour former un parcours conducteur depuis un côté de la liaison fusible 20 jusqu'à la diode de barrage 30 qui est couplée électriquement au conducteur N+ 14 d'axe Y. La liaison fusible 20 et la diode 30 forment un circuit de réseau 32, soit
ici un circuit de mémoire.
Chacun des substrats en silicium cristallin et des dispositifs formés sur lui ont été obtenus au moyen d'étapes de traitement lithographique classiques, sauf s'il existe une spécification différente. Par exemple, à la figure 2, le conducteur X ou la couche noyée 14 est déposé sur le subs-
trat 24 de type P en utilisant un procédé de photolithogra-
phie pour exposer les zones désirées. La couche 14, réalisée de façon typique en arsenic ou en phosphore, peut être diffusée thermiquement lors du traitement ou peut être formée par implantation d'ions. La couche N épitaxiale 23 est alors obtenue par croissance sur le substrat 24 par dessus les conducteurs 14. Les canaux d'isolation 16 peuvent être des canaux par jonction ou à oxyde. Pour obtenir un canal par jonction, la couche 23 est masquée et un matériau l5de type P est déposé et diffusé dans la couche 23 jusqu'à ce qu'il atteigne le substrat 24. Pour obtenir un canal à oxyde, les canaux sont masques puis partiellement décapés dans la couche 23, puis oxydés thermiquement pour faire croître
les canaux jusqu'à ce qu'ils atteignent le substrat 24.
Pour obtenir d'autres dispositifs du réseau ou groupement, on diffuse alors une couche de base, typiquement de type P-, dans la couche 23 et entre les canaux 16 pour obtenir une diode ou un transistor, ce qui peut être le cas pour un circuit d'adressage ou d'autres éléments programmables. On effectue ensuite une opération de diffusion pour obtenir une résistance0 Pour former le transistor, on exécute une étape pour réaliser l'émetteur en masquant une partie des zones de diffusion de base et en diffusant à l'intérieur un matériau qui est typiquement du type N. La' couche d'oxyde 22 est alors déposée par dessus l'ensemble de la couche 23, y compris les zones de diffusion. Ensuite et en ayant recours à la photolithographie, on exécute une découpe par un oxyde, pour obtenir par exemple la diode 30, dans chaque partie de l'oxyde 23 o on désire établir un contact avec les diodes, les transistors, etc. On pulvérise ou on évapore ensuite du platine, du palladium ou de l'aluminium sur les zones d'oxyde et de silicium exposées, et on le traite à la chaleur, par exemple à 4500C, pendant trente minutes. Ceci forme avec le silicium une diode en siliciure métal mais ne modifie pas le métal de la couche d'oxyde 23. Un décapant tel que de l'eau régale est utilisé pour décaper le platine de la couche d'oxyde, mais les métaux siliciures ne sont pas affectés. Les liaisons fusibles 20 sont alors déterminées selon un motif et formées sur l'oxyde 23. Les liaisons fusibles d'environ 200 Angstrôms sont dimensionnées dans des limites critiques et en direction verticale. Les conducteurs 12 et 28 sont alors conformés et déposés sur l'oxyde 22, les liaisons fusibles -20 et les diodes 30. Une couche d'oxyde (non représentée) est ensuite déposée sur l'ensemble du groupement, qui est alors décapé pour établir un contact
avec les conducteurs (premier métal-) si on le désire.
Ensuite, un second métal (non représenté) est déposé selon un certain motif sur l'oxyde et les ouvertures. Une autre couche d'oxyde est ensuite formée sur le second métal, lequel oxyde est décapé jusqu'au second métal pour former de
manière classique les lignes de liaison du groupement.
La figure 3 représente le schéma du circuit du disposi-
tif de groupement 10 de la technique antérieure.
De la description qui précède de la technique antérieure
des réseaux ou du dispositif PROM 10, tel qu'il est illustré aux figures 1 à 3, et de l'examen des figures 1 et 2, il est clair que la disposition latérale de la liaison fusible 20, la nécessité d'avoir recours à des canalisations d'isolation 16 et la disposition latérale de la diode de barrage de
Schottky 30 créent des limitations à la densité d'enregis-
trement des circuits de mémoire 32 (cellules de mémoire) formé par chaque liaison fusible 20 et chaque diode 30 disposées au niveau de chaque croisement s'étendant entre les conducteurs d'axes X et Y 12 et 14 se croisant. Comme représenté, la distance de centre à centre entre circuits de mémoire adjacents (cellules) 32 est typiquement de 40 microns,
quand on utilise un procédé lithographique à cinq microns.
La densité d'enregistrement et de ce fait la dimension d'ensemble de la cellule constituent des facteurs extrêmement importants du fait que le coût de la partie des groupements ou réseaux constituée par les cellules est en rapport exponentiel avec la surface des cellules. Une réduction des dimensions par un facteur de deux correspond à une réduction
effective du coût par un facteur de cinq ou six.
Si on se réfère maintenant aux figures 4 et 5, celles-ci représentent une partie d'un groupement programmable 50 qui peut être également un groupement ou réseau PROM, comprenant
une série de circuits de connexion ou de mémoire 52 cons-
titués selon les enseignements de la présente invention sur un substrat de silicium 54 de type P. Comme représenté à la figure 5, chaque circuit 52 s'étend entre un conducteur N+
56 d'axe Y noyé dans le substrat 54 et un conducteur métal-
lique 58 d'axe X, qui peut être réalisé en un métal appro-
prié tel que de l'aluminium.
En bref, le circuit 52 comprend une diode telle qu'une diode de Schottky60 en siliciure de platine entre des canalisations d'isolation 62 constituées dans une couche épitaxiale N 64 formée sur la surface supérieure du substrat de silicium 54 de type P. Au-dessus de la couche épitaxiale 64 existe une couche en un matériau isolant 66 qui peut être du dioxyde de silicium et qui peut être formée par des techniques chimiques à la vapeur, de dépôt sous vide ou d'oxydation thermique. Une partie de la couche du matériau isolant 66 est découpée au-dessus de la diode de Schottky 60 en siliciure de platine et une couche d'un matériau amorphe 68 à changement de phase est déposée dans l'espace ouvert pour former une cellule ou région de mémoire 68 du circuit 52. Au-dessus de la cellule 68 existe une mince couche de barrage conductrice 70, réalisée de préférence en un métal
réfractaire ou en un alliage de métaux tel que du Ti-W. Au-
dessus de la couche de barrage conductrice existe la couche de métal fortement conductrice telle que de l'aluminium formant le conducteur 58 d'axe Y. La partie du groupement 50 représenté aux figures 4 et 5
est,formée, comme décrit ci-dessus sur un substrat semiconduc-
teur cristallin 54 dopé sélectivement et qui peut être une puce de silicium. Comme indiqué ci-dessus, le substrat 54 est représenté ici comme étant un substrat de silicium de type P pourvu d'une couche épitaxiale 64 de silicium de type N formée à la partie supérieure du substrat 54. Egalement comme représenté et s'étendant sur la couche épitaxiale 64, est prévue une paire de canaux d'isolation 62, soit une paire pour chaque rangée de circuits 52, qui sert à diviser la couche épitaxiale 64 en régions isolées électroniquement et entre lesquelles la couche épitaxiale 64 forme une partie des conducteurs 56 d'axe Y du groupement. Des connexions de faible résistance sont établies aux extrémités des conducteurs N+ 56 d'axe Y, d'une manière classique et bien connue, en diffusant des régions N+ dans la couche épitaxiale directement au-dessus des régions N+ inférieures. On peut ajouter des conducteurs (non représentés) au-dessus de couches isolantes déposées sur les sections représentées aux figures 4 et 5 et comprenant des doigts conducteurs établissant la connexion avec des régions N+ (non représentées) diffusées et espacées entre les diverses
cellules dans chaque rangée verticale de cellules représen-
tées à la figure 4. Cette technique additionnelle utilisée
pour abaisser la résistance des connexions avec les conduc-
teurs N+ 56 d'axe Y n'est pas représentée pour éviter de
compliquer inutilement les dessins.
La dimension latérale de chaque circuit de mémoire qui réduit la densité de l'enregistrement constitue une raison pour laquelle une matrice de mémoire constituée par un film déposé en totalité, comprenant des circuits de mémoire qui seront décrits avec référence à la figure 11, et qui utilise un dispositif redresseur à film mince ou un dispositif isolant à transistor tel qu'illustré aux figures 13 et 14, présente une densité d'enregistrement beaucoup plus grande
que celle que l'on peut obtenir facilement avec le groupe-
ment ou réseau représenté aux figures 4 et 5. Sous ce rapport, la distance de centre à centre entre circuits ou cellules 52 adjacentes est de 30 microns, ce qui est inférieur à la distance de 40 microns séparant les cellules du dispositif de la technique antérieure et représenté sur les figures 1 à 3, et utilisant les mêmes techniques lithographiques
pour chaque dispositif.
En outre, et en ce qui concerne la formation du circuit
de mémoire 52 représenté à la figure 5, la couche de maté-
riau isolant 66 est formée par des techniques de dépôt chimique à la vapeur, de pulvérisation, de dépôt de plasma ou d'oxydation thermique dans une ouverture 72 constituée dans la couche, en dessous de la région de mémoire 68 qui est formée en ayant recours à des techniques classiques de masquage par des matières photosensibles dites 'photoresist" et de gravure par décapage. La couche de barrage 66 sert à limiter la migration ionique entre la couche d'aluminium formant le conducteur 58 d'axe X qui aurait tendance à dégrader le matériau amorphe ne pouvant être ramené à son état d'origine et formant la cellule 68, de même que les diodes 60 exposées par ailleurs dans le réseau. Ainsi, les bandes d'aluminium qui forment
les conducteurs 58 d'axe X établissent la connexion élec-
trique en passant par les bandes sous-jacentes de la couche de barrage 70 de manière à établir un contact électrique avec les cellules 68 des divers circuits 52. La couche 70 autorise également une température de traitement plus élevée
pour les cellules 68.
Des impulsions de courant de mise en l'état ou de lecture sont envoyées par des circuits sélectionnés 52 en appliquant des tensions de seuil appropriées de polarité positive aux conducteurs 58 et 56 d'axes X et Y, de manière que le courant passe dans une direction de faible résistance par la diode de barrage de Schottky 60 formée à l'interface entre la région de siliciure de platine associée et la
couche épitaxiale 64 située en dessous.
Grâce à la construction qui vient d'être décrite d'un circuit 52, la densité d'enregistrement du circuit 52 est limitée par l'espacement des canaux d'isolation 70 qui, comme représenté à la figure 5, est d'approximativement 30 microns. La distance de 30 microns qui sépare les canaux d'isolation constitue également la distance de centre à
centre entre les circuits adjacents 52 d'un groupement 50.
On notera que cette distance est inférieure à la distance de microns séparant les canaux d'isolation 70 du dispositif 10 classique de la technique antérieure qui utilise un fusible latéral sur un substrat bipolaire, comme représenté
aux figures 1 à 3.
Selon les enseignements de la présente invention, la région de mémoire 68 est réalisée en un matériau à changement
de phase pouvant être amené à un état et ne pouvant prati-
quement pas être ramené à l'état d'origine, présentant les caractéristiques thermiques et électriques désirées. Ces matériaux peuvent être choisis en fonction des désirs dans le groupe des chalcogénures, du germanium, du tellure et du
sélénium, comme décrit ci-dessous.
Prenant du GeTe comme matériau de départ pour former les régions des cellules des circuits dans un groupement ou
réseau, on a mis au point divers matériaux en Ge:Te présen-
tant une faible réversibilité et une faible capacité de
remise à l'état d'origine, mais des caractéristiques ther-
miques et électriques désirables. Ces matériaux qui ne peuvent être ramenés à l'état d'origine sont de formule Gea:Teb o la' représente un pourcentage atomique de 30 à 100 et UbU un pourcentage atomique compris entre 70 et 0, l'un de ces matériaux étant le Ge70Te30. Ce film de matériau utilisé pour constituer la cellule est déposé pour former une cellule ou région de mémoire sur une épaisseur de 1000 Angstrôms. Cette région de cellule est amenée à un état conducteur permanent par une impulsion de courant de 5
milliampères ayant une largeur, ou durée, de 7 à 17 milli-
secondes. Cette impulsion de courant élève la température de la cellule au-dessus de la température de passage à l'état cristallin qui est de 3400C, ce qui provoque la formation rapide d'un filament cristallin conducteur. Le point de fusion du matériau pris dans sa masse dépasse 7501C, ce qui fait qu'il n'y a aucune chance que le matériau revienne à un
état amorphe, et qu'on obtient une région de cellule extrê-
mement stable thermiquement et résistant aux radiations.
Lorsque le courant de mise en l'état est plus faible et la résistance de coupure plus élevée que pour le matériau ci-dessus, on peut former une région de cellule avec du Ge60Te40. Ce matériau a une température de cristallisation plus faible, soit de 2700C, ce qui fait que le courant de mise en l'état est plus faible pour amener le matériau de la
cellule à sa forme cristalline o il est fortement conduc-
teur, et dont la stabilité à la température dépasse encore 7250C. La résistance à l'état de coupure de ce matériau est plus élevée que celle du Ge70Te 30' Un autre matériau convenant à la réalisation des cellules
et qui est le Ge Te Se amorphe présente des caractéris-
45 10
tiques désirables pour l'utiliser dans un groupement progra-
mmable. Ce matériau peut effectuer un nombre limité d'inver-
sions qui est de l'ordre de dix ou moins. On a constaté que la température de traitement maximale était d'environ 250'C et que la température de mise en mémoire maximale était d'environ 200OC. D'autres matériaux à base de chalcogénure
peuvent être utilisés selon l'invention.
Toujours selon l'invention, le matériau ou alliage à changement de phase peut être un matériau tétrahédrique contenant au moins une des substances constituées par le silicium, le germanium ou le carbone, et pouvant également contenir de l'hydrogène, de l'oxygène et/ou du fluore. L'un des matériaux à partir desquels on peut former les cellules
est le silicium et le carbone, dans ne gamme de pourcen-
tages atomiques compris entre 0 et 100 pour le silicium et entre 100 et 0 pour le carbone. Quand le matériau amorphe est du carbone amorphe ayant un pourcentage atomique de 100, au moins une partie de ce matériau qui forme la cellule est convertie, au moyen d'une impulsion de courant appropriée et d'une tension de seuil appropriée envoyée dans la zone de
mémoire, en graphite conducteur.
Un matériau préféré à partir duquel on peut former la cellule et la région de mémoire est le Se50C50. Une cellule réalisée en ce matériau est sensiblement irréversible, c'est-à-dire pratiquement incapable d'être ramenée à l'état d'origine. Ce matériau constituant la cellule présente une température maximale de traitement pouvant atteindre 5000C et une température maximale de mise en mémoire allant de 2000C jusqu'à environ 400'C. Les dispositifs réalisés à partir de ce matériau ont une tension de seuil de huit volts. La résistance de mise en l'état (SET) peut être inférieure à 500 ohms et la résistance de coupure peut
atteindre 106 ohms.
Les alliages de silicium ou de germanium produits par une technique de décharge ou de dépôt de plasma présentent des propriétés et des caractéristiques semblables à celles du Si5OC50. L'un de ces matériaux est constitué par du silicium et de l'oxygène o le pourcentage atomique du silicium est compris entre 95 et 100 et celui de l'oxygène est compris entre 5 et 0, un matériau préféré étant le Si 505 On peut former d'autres matériaux ou alliages à partir de gaz composites tels que le silane, le tétrafluo-
rure de silicium et l'hydrogène.
Quand on forme la cellule 68, on commence par masquer l'ouverture 72 au moyen d'un nphotorésist' classique. Le matériau à changement de phase amorphe est alors déposé dans l'ouverture sur l'épaisseur désirée. Les techniques de dépôt peuvent être celles décrites dans les brevets US n0 4. 217.374 et 4.226.898. Un procédé de dépôt exemplaire est constitué par un dépôt de plasma à partir de SiH4, qui peut comprendre un diluant tel que de l'argon selon un rapport d'environ un pour un. Le substrat est chauffé en dessous de la température
de fusion du Iphotorésist', par exemple à moins de 1500C.
L'épaisseur du matériau constituant la cellule est comprise entre 500 et 2000 Angstrôms et le matériau est déposé à une fréquence d'environ 30 kilohertz, une épaisseur
de 800 Angstrôms produisant une tension de seuil de 8 volts.
La substance photorésistante est alors arrachée et la couche de barrage 70 est déposée comme décrit précédemment. En faisant varier l'épaisseur de la cellule 68, on modifie la tension de seuil nécessaire pour amener le matériau à changement de phase à l'état conducteur. Le matériau en silicium qui a été décrit ne peut pratiquement pas être
ramené à son état d'origine.
Quand on fait passer le matériau amorphe formant la zone 68 de la cellule à l'état cristallin et conducteur, et quand il s'agit d'alliages de Ge:Te:Se ou d'alliages composés de Si, on obtient typiquement ce résultat en faisant passer un courant dans le matériau à une valeur comprise entre 10 microampères et 10 milliampères, avec une tension de seuil d'environ 8 volts, qui est appliquée pendant une période
comprise entre 1 microseconde et 1 milliseconde.
Les matériaux ou alliages décrits ci-dessus permettent d'obtenir des matériaux convenant à la réalisation de cellules ou de régions de mémoire présentant un état stable et fortement conducteur et un état stable et fortement non conducteur. L'état non conducteur et stable peut être commuté de façon pratiquement irréversible à l'état stable et fortement conducteur en appliquant une impulsion de courant de tension limitée ou une impulsion de tension à courant limité à la région de la cellule, audelà d'un niveau de seuil prédéterminé. La cellule reste à l'état fortement conducteur même en l'absence de l'application d'une tension ou d'un courant et dans toutes les conditions
de son fonctionnement.
Si on se réfère maintenant aux figures 7 et 8, celles-ci
représentent un autre mode de réalisation d'un réseau pro-
grammable 100 réalisé selon les enseignements de la présente invention. Le réseau 100 comprend les circuits 102 dont chacun comporte une cellule 104 réalisée en un alliage amorphe du type décrit ci-dessus et un dispositif isolant 105 qui est un dispositif à transistor à effet de champ 105 du type MOS constitué dans un substrat 106 de silicium de type P sur
lequel sont formés les circuits 102.
Le réseau 100 comprend un conducteur en aluminium 108 d'axe X qui est relié a un côté de la cellule ou région de mémoire 104. L'autre côté de la cellule est accouplé à une région N+ 110 formant drain et diffusée dans le substrat 106. Le substrat 106 comprend sur lui un conducteur 111 d'axe Y au-dessus d'une région de source 112 du transistor à effet de champ 105 diffusée dans le substrat 106. De plus, un conducteur 114 d'axe Y et formant porte est déposé sur
une couche isolante 116 par dessus le substrat 106.
Comme représenté, la constitution du réseau 100 qui comprend la cellule 104 et le transistor à effet de champ de type MOS 105 est formée sur le substrat 106. Des bandes parallèles et espacées de conductivité Ne 110 et 112 sont diffusées dans la région supérieure du substrat 106 pour constituer des régions respectives et parallèles 112 formant la source du dispositif de type MOS et la région 110 formant le drain, chacune étant utilisée en commun avec un circuit 102. Continuant la formation du circuit 102, on forme des régions parallèles et isolantes de porte sur le substrat
2472246
106, telles que la couche isolante-de porte 116. Cette couche isolante peut être constituée par de l'oxyde de
silicium ou du nitrure de silicium.
En ayant recours à une technique appropriée de masquage par uphotorésistu et de gravure par décapage, le conducteur
111 d'axe Y est formé en établissant une connexion élec-
trique avec la région 112 formant la source, et le conduc-
* teur d'axe Y 114 qui forme la porte est constitué par dépôt sous vide, ou de toute autre manière, sur la couche isolante 116. Ces conducteurs 111 et 114 peuvent être réalisés en des
matériaux divers et ils sont typiquement constitués en poly-
silicium. Les connexions de faible résistance sont établies avec le conducteur 111 d'axe Y et le conducteur de porte 114
d'axe Y de manière classique.-
Si on poursuit la formation du réseau 100, on dépose alors une couche isolante 122, sous vide ou de toute autre
manière, que- l'on forme sur la surface supérieure du subs-
trat 106 et une partie de celle-ci est découpée pour ménager
une surface ouverte 120 au-dessus des régions 110 de drain.
Une couche de platine est alors déposée sur la surface ouverte entre les parties de la couche d'isolateur 122 et sur la surface supérieure du substrat 106 et elle est chauffée pour former une région 124 en siliciure de platine constituant une région ohmique (plutôt qu'une diode de barrage de Schottky). Un décapant tel que de l'eau régale est alors utilisé pour éliminer le platine en excès, mais non la région 124 en siliciure de platine. Une couche du matériau 104 constituant la mémoire est alors déposée dans et autour de chaque ouverture 120 dans la couche de matériau isolant 122 de manière à établir un bon contact électrique avec la région 124 en siliciure de platine. Une mince couche de barrage 126 est alors déposée au-dessus de la couche isolante 122 et du matériau 104 constituant la zone du drain, ce barrage mince 126 étant de préférence réalisé en un matériau tel que du Ti-W. Ensuite, on dépose une couche plus épaisse d'un métal conducteur tel que de l'aluminium pour former le conducteur 108 d'axe X.
Comme représenté à la figure 8, ce réseau 100 qui com-
prend une région à cellule 104 réalisée en un matériau amorphe du type décrit ci-dessus et un transistor à effet de champ de type MOS 105 formant le dispositif isolant du circuit de mémoire 102 a une dimension latérale de 21 microns qui est beaucoup plus petite que les 40 microns du dispositif PROM latéral du type à fusible de la technique
antérieure 10 représenté sur les figures 1 et 2.
Un circuit schématique équivalant au circuit 102 repré-
senté à la figure 8 est illustré sur la figure 9.
Si on se réfère maintenant aux figures 10 et 11, celles-
ci représentent deux cellules d'un réseau 154 sur lequel a été déposé dans son ensemble un film mince et réalisé en accord avec les enseignements de la présente invention, qui élimine les canaux par diffusion décrite plus haut. Comme représenté, les circuits 152 du dispositif PROM 154 sont constitués sur le substrat principal 156 illustré à la figure 11. Par dessus ce substrat principal est déposée une couche d'un matériau isolant 158. Sous ce rapport, le matériau 156 du substrat principal peut être un substrat métallique et la couche isolante 158 peut être très mince de manière que la chaleur engendrée dans d'autres parties des circuits de mémoire 152 déposés sur la couche isolante 158 puisse être dissipée par le radiateur formé par le substrat métallique 156. Cette couche isolante 158 peut être réalisée en dioxyde de silicium. Par dessus la couche de matériau isolant 158 sont déposées des bandes conductrices parallèles formant les conducteurs 160 d'axe Y de la matrice de
mémoire du réseau 154.
Selon les enseignements de la présente invention, un dispositif de jonction P-N est constitué par des couches d'un matériau en un alliage semiconducteur amorphe qui sont déposées par dessus les bandes conductrices 160. A cet égard, on forme un dispositif redresseur isolant 162 à partir de couches 164 et 166 d'un alliage amorphe dopé successivement en N+ et en P+. On dépose ensuite une couche d'un matériau isolant 170 au-dessus du substrat 158, et les couches de matériau 160, 164 et 166 par dessus. Ensuite, on découpe un espace ouvert 169 dans la zone o la région de siliciure de platine 168 doit être formée et cette région de siliciure de platine 168 est formée de la manière décrite
22 2472246
ci-dessus. On dépose ensuite un film d'un matériau amorphe à changement de phase et qui ne peut pratiquement pas être ramené à son état d'origine pour former une cellule ou région de mémoire 172 de la manière décrite cidessus. On dépose ensuite une mince couche d'un matériau réfractaire formant barrage tel que du molybdène ou un alliage de Ti-W 174 sur la couche isolante 170 et sur les régions de mémoire 172. On dépose ensuite une couche plus épaisse 167 d'un métal conducteur tel que de l'aluminium par dessus la couche
réfractaire formant barrage 174 pour constituer un conduc-
teur 176 d'axe X. La région en siliciure de platine 168 peut former un contact ohmique ou un interface de barrage Schottky avec une couche externe d'un alliage amorphe légèrement
dopé.
Comme le montre la figure 11, la distance de centre à centre entre les circuits 152 déposés sous forme d'un film d'ensemble est de 8 microns, ce qui permet d'obtenir une densité d'enregistrement très élevée et par exemple une densité des cellules de mémoire d'approximativement, 0, 0000645 mm2. Ce résultat est obtenu comme représenté à la figure Il et comme décrit ci-dessus en disposant chaque circuit pratiquement verticalement entre le conducteur 176 d'axe X et le conducteur 160 d'axe Y. La diode 162 utilisée comme dispositif isolateur peut comprendre une première région et une seconde région, les régions étant appliquées l'une contre l'autre pour former une jonction entre elles, et la première région étant réalisée en un alliage amorphe comprenant du silicium et du fluor. De préférence, le matériau amorphe contient également de l'hydrogène et du SiaFbHc amorphe o le pourcentage atomique de "al est compris entre 80 et 98, celui de 'b' entre 0 et 10 et celui de 'cl entre 0 et 10. Le matériau ou l'alliage amorphe de la diode 162 peut être formé de la
manière décrite par les brevets US n0 4.217.374 et 4.226.898.
Il apparaît que les matériaux en chalcogénure forient une résistance à changement de phase et haute résistance 172 qui peut être amenée à l'état sans affecter la diode amorphe 167. Quand on utilise des cellules à changement de phase tétrahédriques 172 obtenues par dépôt de plasma, il semble qui'elles aient une résistance importante et qu'elles forment également une ou plusieurs diodes à polarisation inverse à celle de la diode 162, ce qui permet de les amener à l'état de réglage sans affecter la diode 162 polarisée vers l'avant. La première région de l'alliage amorphe de la diode peut être dopée avec un dopant choisi parmi les éléments du groupe V de la Table Périodique, tels par exemple que du phosphore ou de l'arsenic, la quantité de matériau dopant étant comprise entre quelques parties par million et un pourcentage atomique de cinq. De préférence, la première région est dopée avec une quantité de matériau dopant
comprise entre 10 et 100 parties par million.
La seconde région peut être un métal, un alliage métal-
lique ou un matériau semblable à un métal, ayant une hauteur de barrage élevée dans la première région de manière à créer une barrière de Schottky. Ce métal peut être choisi dans le groupe constitué par l'or, le platine, le palladium ou le chrome. L'alliage amorphe de la première région peut être en variante dopé avec un matériau dopant choisi parmi les éléments du groupe III de la Table Périodique tels que le bore ou l'aluminium, selon une quantité comprise entre quelques parties par million et un pourcentage atomique de
cinq.
Egalement en variante; la seconde région peut être réalisée en un matériau dissemblable de l'alliage amorphe de
manière à former une jonction hétérogène.
Si on se réfère maintenant aux figures 13 et 14, celles-
ci représentent un autre réseau programmable 210 réalisé selon les enseignements de la présente invention et qui comprend un circuit 212 s'étendant entre un conducteur métallique 214 d'axe X et un conducteur 216 d'axe Y. Comme représenté, dans ce mode de réalisation, le circuit 212
comporte une région 218 de cellules ou de mémoires compre-
nant à l'intérieur un matériau amorphe, et un dispositif isolant 220 qui est constitué par un transistor à effet de
champ 220 en film mince.
Comme représenté, le conducteur 216 est une bande d'un matériau conducteur formant une région de source 216 pour le transistor à film mince, et il comprend également une région
de drain 222 et un conducteur de porte 224.
Quand. on forme le circuit 212, on commence par déposer une bande du matériau de source 216 sur un substrat isolé ou isolateur 216. Le matériau à partir duquel est réalisé le matériau 216 de la bande de source peut être un métal (non représenté), un alliage semiconducteur dopé de type N, ou un alliage semiconducteur dopé de type P. Une fois que la bande du matériau de source 216 a été déposée sur le substrat 226, les régions du matériau 222 constituant le drain sont déposées sur le substrat 226. Là encore, les régions 226 du matériau constituant le drain peuvent être réalisées en un métal (non représenté), un alliage semiconducteur dopé de type N et/ou un matériau semiconducteur dopé de type P. Ensuite, on dépose une couche 228 d'un alliage de silicium amorphe qui contient de préférence de l'hydrogène et/ou du fluor sur le substrat 226 entre la bande de source formant
le conducteur 216 et la région de drain 222.
Cet alliage de silicium amorphe est de préférence du SiaFbHc amorphe dont le pourcentage atomique correspondant à "a' est compris entre 80 et 98, celui correspondant à Ub"
entre 0 et 10 et celui correspondant à 'cu entre 0 et 10.
Une fois que la couche de silicium amorphe 228 a été déposée, on dépose une couche d'un matériau isolant de porte
tel qu'un oxyde de porte 230 par dessus la couche de sili-
cium amorphe 228. Puis on dépose une couche d'un matériau
conducteur de porte 224 selon une bande s'étendant parallè-
lement à la bande 216 par dessus le matériau isolant de porte. Le conducteur de porte 224 peut être réalisé en un métal (comme représenté), un semiconducteur dopé de type N ou un semiconducteur dopé de type P. Ensuite, on dépose une couche d'un matériau isolant 232 par dessus le substrat 226, la bande du matériau de source 216, les couches 228, 230 et 224 décrites ci-dessus et les régions 222 du matériau de drain. On retire ensuite le matériau isolant au-dessus de la région de drain pour former une ouverture 233 dans laquelle est déposée une couche d'un matériau 218 constituant la cellule. Finalement, on dépose une bande d'un matériau qui est typiquement un métal tel que de l'aluminium par dessus le matériau isolant 232 et en contact avec la région de mémoire 218 et parallèlement à l'axe X pour former un
conducteur 214 d'axe X. Une couche de barrage (non représen-
tée) peut être déposée avant le conducteur 214. Un schéma de certains des circuits 212 du réseau 210 est
illustré à la figure 14.
On notera que le circuit 212 du réseau 210, pour des raisons d'écartement entre la région de source 216 et la région de drain 222, a une dimension latérale plus importante que celle des circuits 152 o les régions 164 et 166 de la diode 162 sont en ligne ou empilées en ligne avec la région
de mémoire 172 entre le conducteur 176 d'axe X et le conduc-
teur 160 d'axe Y. Cependant, quand on désire utiliser des transistors à effet de champ de type MOS pour constituer le
dispositif isolant, on préfère le réseau 210.
De la description qui précède, il ressort clairement que
la cellule de la présente invention, qui comprend un maté-
riau amorphe à changement de phase qui peut être amené à un état pour qu'ensuite il ne soit pratiquement plus possible de le ramener à son état d'origine, et qui présente les caractéristiques thermiques et électriques désirées et décrites ci-dessus, en conjonction avec un dispositif
isolant parmi plusieurs, permet d'obtenir des réseaux program- mables pouvant être facilement amenés dans un état dans un
minimum de temps et qui, en fonction du matériau à change-
ment de phase choisi, permet d'obtenir un circuit dont le courant de réglage pour changer d'état est faible, le temps nécessaire au changement d'état est court, la température du traitement est relativement élevée, la température de mise
en mémoire est relativement élevée, la résistance au change-
ment d'état est faible et la résistance de coupure est -élevée. Les dispositifs isolants peuvent également être du type de la diode de Schottky classique bipolaire et à cristal de silicium unique, ou du type bipolaire à jonction P-N. En variante, ces dispositifs isolants peuvent être du type MOS, soit du type MOS planaire soit du type V-MOS. Par ailleurs et de préférence, les dispositifs isolants sont constitués au moyen d'une technique de dépôt d'un film mince, et sous
une forme que l'on préfère aux autres la diode ou le tran-
sistor à effet de champ qui constitue le dispositif isolant est réalisé en alliage de silicium amorphe déposé sous vide et qui contient également de l'hydrogène et/ou du fluor. On préfère les réseaux formés par un film mince général du fait qu'ils présentent une densité d'enregistrement la plus élevée alors que dans le même temps on peut obtenir un réseau comprenant des cellules en un matériau à changement de phase qui ne peut pratiquement pas être ramené à son état d'origine et des diodes ou des transistors à film mince disposés verticalement entre les conducteurs d'axe X et Y à
leurs points de croisement.
De plus, il est clair que les divers réseaux présentant les diverses configurations des cellules représentées aux figures précédentes peuvent être utilisés avec un circuit d'adressage qui sélectionne un conducteur particulier d'axe X ou Y pour envoyer les courants de mise en l'état ou de lecture, et ces circuits d'adressage peuvent être formés par dépôt de films. Sous ce rapport, une matrice de mémoire constituée par exemple par dépôt d'un film général, ainsi qu'un circuit d'adressage, sont déposés sur le même substrat tel qu'il est illustré schématiquement à la figure 15, et cet ensemble comprend une matrice ou réseau de mémoire 250 pourvu d'un circuit d'adressage associé 252 déposé sur un substrat 254. On notera également que le circuit d'adressage 252 et la matrice de mémoire 250 peuvent être déposés sur le même côté du substrat 254 ou sur les côtés opposés de ce substrat 254. De plus, le réseau et la matrice de mémoire 250 peuvent être déposés sous forme d'un film mince partiel ou total de la manière décrite ci-dessus. De préférence cependant, et en plus de la formation de la région de mémoire de chaque circuit de mémoire par utilisation d'un film mince en un alliage amorphe, les dispositifs isolateurs, et le circuit d'adressage 252 sont également constitués par une
technique de dépôt d'un film mince.
Du fait que la plupart des systèmes de mise en mémoire et de traitement de données utilisés actuellement fonctionnent avec des circuits intégrés formés dans des substrats de
27 -
puces de silicium, on pense que les réseaux mis initialement sur le marché et réalisés selon les enseignements de la présente invention seront probablement pourvus de matrices de mémoire o une partie de la matrice de mémoire en cause telle que le dispositif isolateur et/ou le circuit d'adres- sage utilisé avec elle sera formée à l'intérieur du substrat
d'une puce de silicium.
La figure 16 représente schématiquement un substrat 300 - d'une puce de silicium comprenant une matrice ou réseau de mémoire 302 constitué par dépôt d'un film mince partiel ou total, comprenant des circuits de mémoire à l'intérieur et un circuit d'adressage associé 304 qui sont incorporés dans le substrat 300 de la puce de silicium en formant les éléments divers du circuit à partir de surfaces internes o
un dopant a été diffusé.
On notera qu'un réseau à film mince total et comprenant les circuits formés selon les enseignements de la présente invention et mettant en oeuvre des dispositifs isolants déposés sous forme de films minces, en conjonction avec les circuits d'adressage formés par une technique de dépôt de films minces, permet d'obtenir des avantages substantiels du fait qu'un certain nombre de ces systèmes de mémoire peuvent être empilés les uns sur les autres en les séparant par des couches isolantes. On peut également prévoir des substrats formant radiateurs et réalisés en un métal mince entre les couches isolantes et prévoir des ailettes irradiant la
chaleur sur les rebords externes.
De la description qui précède, il est clair que les
réseaux 50, 100, 154 ou 210 décrits ici, et dans lesquels ont été incorporés des dispositifs isolants classiques ou nouveaux déposés sous forme de films minces et utilisés avec des circuits d'adressage classiques ou nouveaux déposés sous
forme de films minces, apportent un certain nombre d'avan-
tages, certains d'entre eux ayant été décrits ci-dessus et
d'autres étant inhérents aux réseaux de la présente invention.
Ce qui est le plus important est que ces réseaux peuvent être réalisés en un matériau présentant les caractéristiques électriques et thermiques désirées, avec des densités d'enregistrement extrêmement élevées pour les cellules et
une résistance de coupure très élevée.
Les cellules amorphes telles que désignées en 68 peuvent avoir des formes et des dimensions variées, et elles peuvent être déposées sous la forme de la liaison fusible 20. (Le terme uamorpheu utilisé ici désigne un alliage ou un maté- riau dont les atomes sont disposés de façon très désordonnée,
bien qu'ils puissent présenter un degré d'ordre intermé-
diaire ou court, ou même contenir à certains moments des inclusions cristallines). En outre, les cellules telles la cellule 68 n'ont pas besoin d'être déposées par dessus les couches formant la diode, et elles peuvent être.déposées entre les deux couches métalliques 58 et la seconde couche métallique (non représentée). De même, la cellule 218 pourrait être située entre la porte 224 et le conducteur 214 d'axe X.
29 2472246
Claims (47)
1. Cellule programmable, caractérisée en ce qu'elle comprend un corps amorphe (68; 104; 172; 218) constituant la cellule, ledit corps comportant au moins une partie pourvue de moyens (68; 104; 172; 218) pouvant être amenés à un état
et ne pouvant pratiquement pas être ramené à l'état d'ori-
gine, lesdits moyens ayant un état fortement non conducteur
qui peut être amené à un état fortement conducteur.
2. Cellule selon la revendication 1, caractérisée en ce que lesdits moyens (68; 104; 172; 218) peuvent être amenés audit état conducteur par une tension de seuil de vingt
volts ou moins.
3. Cellule selon la revendication 1, caractérisée en ce que lesdits moyens (68; 104; 172; 218) peuvent être amenés audit état conducteur par une tension de seuil de dix volts
ou moins.
4. Cellule selon la revendication 1, caractérisée en ce que lesdits moyens (68; 104; 172; 218) peuvent être amenés audit état conducteur par un courant de programmation de
vingt cinq milliampères ou moins.
5. Cellule selon la revendication 1, caractérisée en ce que lesdits moyens (68; 104; 172; 218) peuvent être amenés audit état conducteur par un courant de programmation de
cinq milliampères ou moins.
6. Cellule selon l'une des revendications 1 à 5, carac-
térisée en ce que lesdits moyens (68; 104; 172; 218), lorsqu'ils sont dans ledit état fortement conducteur, ont
une résistance de cinq cents ohms ou moins.
7. Cellule selon l'une des revendications 1 à 5, carac-
térisée en ce que lesdits moyens (68; 104; 172; 218), lorsqu'ils sont dans ledit état fortement conducteur, ont
une résistance de cent ohms ou moins.
8. Cellule selon l'une des revendications 1 à 5, carac-
térisée en ce que lesdits moyens (68; 104; 172; 218), lorsqu'ils sont dans ledit état fortement non conducteur,
ont une résistance de dix mille ohms ou plus.
9. Cellule selon l'une des revendications 1 à 5, carac-
térisée en ce que lesdits moyens (68; 104; 172; 218), lorsqu'ils sont dans ledit état fortement non conducteur,
ont une résistance de un million d'ohms ou plus.
10. Cellule selon l'une des revendications 1 à 9,
caractérisée en ce que ledit corps (68; 104; 172; 218) de la cellule présente une tolérance maximale de la température admissible de traitement de deux cents degrés centigrades ou plus.
11. Cellule selon l'une des revendications 1 à 9,
caractérisée en. ce que le corps (68; 104; 172; 218) de la cellule présente une tolérance maximale de la température admissible de traitement de cinq centsdegrés centigrades ou plus.
12. Cellule selon l'une des revendications 1 à 11,
caractérisée en ce que le corps (68; 104; 172; 218) de la cellule a une température de mise en mémoire à long terme de
cent soixante quinze degrés centigrades ou plus.
13. Cellule selon l'une des revendications 1 à 11,
caractérisée en ce que le corps (68; 104; 172; 218) de la cellule a une température de mise en mémoire à long terme de
deux centsdegrés centigrades ou plus.
14. Cellule selon l'une des revendications 1 à 13,
caractérisée en ce que lesdits moyens (68; 104; 172; 218)
peuvent être amenés audit état conducteur en mille micro-
secondes ou moins.
15. Cellule selon l'une des revendications 1 à 13,
caractérisée en ce que lesdits moyens (68; 104; 172; 218)
peuvent être amenés audit état conducteur en dix micro-
secondes ou moins.
16. Cellule selon l'une des revendications 1 à 15,
caractérisée en ce que lesdits moyens (68; 104; 172; 218) peuvent être ramenés à l'état d'origine moins d'une centaine
de fois.
17. Cellule selon l'une des revendications 1 à 15,
caractérisée en ce que lesdits moyens (68; 104; 172; 218) peuvent être ramenés à l'état d'origine moins d'une dizaine
de fois.
18. Cellule selon l'une des revendications 1 à 17,
caractérisée en ce que lesdits moyens (68; 104; 172; 218) sont constitués en un matériau amorphe à changement de phase
pouvant être amené à un état cristallin fortement conducteur.
19. Cellule selon l'une des revendications i à 18,
caractérisée en ce que lesdits moyens (68; 104; 172; 218) sont amenés de façon non volatile, ou permanente, audit état
fortement conducteur.
20. Cellule selon l'une des revendications 1 à 19,
caractérisée en ce que le corps (68; 104; 172; 218) de la
cellule est constitué à partir d'un ou plusieurs chalcogé-
nures. 21. Cellule selon la revendication 20, caractérisée en ce que lesdits chalcogénures sont constitués par du germanium
et soit du tellure soit du sélénium.
22. Cellule selon la revendication 20, caractérisée en ce que lesdits chalcogénures sont constitués par du germanium,
du tellure et du sélénium.
23. Cellule selon la revendication 22, caractérisée en ce que le corps (68; 104; 172; 218) de la cellule est formé
par pulvérisation desdits éléments.
24. Cellule selon l'une des revendications 1 à 19,
caractérisée en ce que le corps (68; 104e 172; 218) de la cellule est formé à partir d'un matériau contenant des éléments tétrahédriques comprenant au moins un élément du
groupe comportant le silicium, le germanium et le-carbone.
25. Cellule selon la revendication 24, caractérisée en ce que le corps (68; 104; 172; 218) de la cellule comprend également un ou plusieurs éléments du groupe comportant le
fluor, l'hydrogène-et l'oxygène.
- 26. Cellule selon la revendication 24, caractérisée en ce que le-corps (68; 104; 172; 218) de la cellule est formé par dépôt de plasma, ledit plasma contenant au moins du
silicium et de l'hydrogène.
27. Cellule selon la revendication 24, caractérisée en ce que le corps (68; 104; 172; 218) de la cellule est formé par dépôt de plasma, ledit plasma contenant au moins du
silicium et du fluor.
28. Réseau électronique programmable de cellules, carac-
térisé en ce qu'il comprend plusieurs corps amorphes (68; 104; 172; 218) constituant les cellules, chacun desdits corps comportant au moins une partie pourvue de moyens (68; 104; 172; 218) pouvant être amenée à un état et ne pouvant
32 2472246
pratiquement pas être ramenée à l'état d'origine, lesdits moyens (68; 104; 172; 218) étant à un état fortement non conducteur et pouvant être amenés à un état fortement conducteur. Z9. Réseau de cellules selon la revendication 28, caractérisé en ce que chacune desdites cellules (68; 104; 172; 218) est formée sur un substrat sensiblement plan (54;
64; 106; 158; 226), chacune desdites cellules étant accou-
plée entre au moins une paire de conducteurs (56; 58; 108; 110; 160; 176; 214; 216) et formée dans une direction sensiblement perpendiculaire audit substrat plan (54; 64; 106; 158; 226) de manière à obtenir une densité élevée des
cellules sur ledit substrat.
30. Réseau de cellules selon la revendication 28, carac-
térisé en ce que chacune desdites cellules (68; 104; 172; 218) comprend des moyens isolants (60; 105; 162; 220) destinés
à isoler lesdites cellules d'au moins une paire de conduc-
teurs (56; 58; 108; 110; 160; 176; 214; 216).
31. Réseau de cellules selon la revendication 30, caractérisé en ce que chaque cellule (68; 104; 172; 218) qui comprend lesdits moyens isolants (60; 105; 162; 220) a une
aire de surface inférieure à environ 0,000645 mm2.
32. Réseau de cellules selon la revendication 30, caractérisé en ce que lesdits moyens isolants (60; 105; 162; 220) comprennent des moyens redresseurs bipolaires formés
par des techniques à cristal unique.
33. Réseau de cellules selon la revendication 32, caractérisé en ce que lesdits moyens redresseurs bipolaires
(162) comprennent une diode de Schottky.
34. Réseau de cellules selon la revendication 30, caractérisé en ce que lesdits moyens isolants (60; 105; 162; 220) comprennent des moyens redresseurs (162) pourvus d'une première et d'une seconde régions (164; 166),ces régions (164; 166) venant buter les unes contre les autres et formant une jonction entre elles, au moins l'une desdites
régions étant formée à partir d'un matériau amorphe compre-
nant au moins du silicium.
35. Réseau de cellules selon la revendication 34, caractérisé en ce que la seconde desdites régions (166) est formée par un métal, un alliage métallique ou un matériau semblable à un métal, formant une barrière de Schottky avec
ladite première région.
36. Réseau de cellules selon la revendication 28, caractérisé en ce que chacune desdites cellules (68; 104;
172; 218) est une cellule obtenue par dépôt d'un film mince.
37. Réseau de cellules selon la revendication 30, caractérisé en ce que chacun desdits moyens isolants (60; ; 162; 220) comprend un transistor à effet de champ (105;
220).
38. Réseau de cellules selon la revendication 37, caractérisé en ce que chacun desdits transistors à effet de
champ (105; 220) est un transistor plan du type MOS.
39. Réseau de cellules selon la revendication 37, caractérisé en ce que chacun desdits transistors à effet de
champ (105; 220) est un transistor de type V-MOS.
40. Réseau de cellules selon la revendication 37, caractérisé en ce que chacun desdits transistors (105; 220) est un transistor amorphe (105; 220) à film mince, formé au
moins à partir de silicium.
41. Réseau de cellules selon la revendication 30, caractérisé en ce que lesdits moyens isolants (60; 105; 162; 220) sont couplés à des moyens d'adressage bipolaires formés
par des techniques à cristal unique.
42. Réseau de cellules selon la revendication 30, caractérisé en ce que lesdits moyens isolants (60; 105; 162;
220) sont couplés à des moyens d'adressage MOS (304).
43. Réseau de cellules selon la revendication 30, caractérisé en ce que lesdits moyens isolants (60; 105; 162;
220) sont couplés à des moyens d'adressage (252) à transis-
tor amorphe à film mince.
44. Réseau de cellules selon l'une des revendications
28 a 43, caractérisé en ce que l'ensemble des cellules (68; 104; 172; 218) est empilé pour former au moins deux groupes
disposés l'un sur l'autre.
45. Réseau de cellules selon l'une des revendications 28
à 44, caractérisé en ce que chacune desdites cellules (68; 104; 172; 218) est constituée à partir d'au moins un matériau
du groupe comprenant le germanium, le tellure et le sélénium.
46. Réseau de cellules selon l'une des revendications 28
à 44, caractérisé en ce que chacune desdites cellules (68; 104; 172; 218) est formée à partir d'un matériau contenant des éléments tétrahédriques, lesdits éléments comprenant au moins l'un de ceux compris dans le groupe constitué par le
silicium, le germanium et le carbone.
47. Réseau de cellules selon l'une des revendications 28
à 46, caractérisé en ce que lesdites cellules (68; 104; 172; 218) forment les cellules programmables d'un dispositif PROM.
48. Réseau de cellules selon l'une des revendications 28
à 47, caractérisé en ce que lesdites cellules (68; 104; 172; 218) forment au moins certains des éléments fusibles d'un
réseau logique programmable (50; 100; 154; 210).
49. Réseau de cellules selon l'une des revendications 28
à 48, caractérisé en ce que lesdites cellules (68; 104; 172; 218) forment au moins certains des éléments fusibles d'un
réseau de portes (50; 100; 154; 210).
50. Réseau de cellules selon l'une des revendications 28
à 48, caractérisé en ce que lesdites cellules (68; 104; 172; 218) forment au moins certains des éléments d'interconnexion
de matrices dans un jeu de circuits intégrés.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10301179A | 1979-12-13 | 1979-12-13 | |
| US20159480A | 1980-10-28 | 1980-10-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2472246A1 true FR2472246A1 (fr) | 1981-06-26 |
| FR2472246B1 FR2472246B1 (fr) | 1988-03-04 |
Family
ID=26799983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8026403A Expired FR2472246B1 (fr) | 1979-12-13 | 1980-12-12 | Cellule programmable pour reseaux electroniques programmables |
Country Status (14)
| Country | Link |
|---|---|
| US (1) | US4599705A (fr) |
| AU (1) | AU526351B2 (fr) |
| BE (1) | BE886629A (fr) |
| CA (1) | CA1158782A (fr) |
| DE (1) | DE3046721C2 (fr) |
| FR (1) | FR2472246B1 (fr) |
| GB (1) | GB2065972B (fr) |
| IE (1) | IE50698B1 (fr) |
| IL (1) | IL61678A (fr) |
| IT (1) | IT1194002B (fr) |
| MX (1) | MX148783A (fr) |
| NL (1) | NL8006769A (fr) |
| SE (1) | SE451514B (fr) |
| SG (1) | SG82784G (fr) |
Families Citing this family (284)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5407851A (en) * | 1981-02-23 | 1995-04-18 | Unisys Corporation | Method of fabricating an electrically alterable resistive component on an insulating layer above a semiconductor substrate |
| DE3230050A1 (de) * | 1982-08-12 | 1984-02-16 | Siemens AG, 1000 Berlin und 8000 München | Integrierte halbleiterschaltung mit bipolaren bauelementen und verfahren zur herstellung derselben |
| US4569121A (en) * | 1983-03-07 | 1986-02-11 | Signetics Corporation | Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing deposition of amorphous semiconductor layer |
| US4820394A (en) * | 1984-11-21 | 1989-04-11 | Energy Conversion Devices, Inc. | Phase changeable material |
| IL86162A (en) * | 1988-04-25 | 1991-11-21 | Zvi Orbach | Customizable semiconductor devices |
| US5679967A (en) * | 1985-01-20 | 1997-10-21 | Chip Express (Israel) Ltd. | Customizable three metal layer gate array devices |
| US5545904A (en) * | 1986-01-17 | 1996-08-13 | Quick Technologies Ltd. | Personalizable gate array devices |
| US4924287A (en) * | 1985-01-20 | 1990-05-08 | Avner Pdahtzur | Personalizable CMOS gate array device and technique |
| US4906987A (en) * | 1985-10-29 | 1990-03-06 | Ohio Associated Enterprises, Inc. | Printed circuit board system and method |
| US5367208A (en) * | 1986-09-19 | 1994-11-22 | Actel Corporation | Reconfigurable programmable interconnect architecture |
| US5329152A (en) * | 1986-11-26 | 1994-07-12 | Quick Technologies Ltd. | Ablative etch resistant coating for laser personalization of integrated circuits |
| IL82113A (en) * | 1987-04-05 | 1992-08-18 | Zvi Orbach | Fabrication of customized integrated circuits |
| US4796074A (en) * | 1987-04-27 | 1989-01-03 | Instant Circuit Corporation | Method of fabricating a high density masked programmable read-only memory |
| US5989943A (en) * | 1989-09-07 | 1999-11-23 | Quicklogic Corporation | Method for fabrication of programmable interconnect structure |
| US5502315A (en) * | 1989-09-07 | 1996-03-26 | Quicklogic Corporation | Electrically programmable interconnect structure having a PECVD amorphous silicon element |
| US5200920A (en) * | 1990-02-08 | 1993-04-06 | Altera Corporation | Method for programming programmable elements in programmable devices |
| JPH03283459A (ja) * | 1990-03-30 | 1991-12-13 | Hitachi Ltd | 半導体集積回路装置 |
| US5159661A (en) * | 1990-10-05 | 1992-10-27 | Energy Conversion Devices, Inc. | Vertically interconnected parallel distributed processor |
| US5330630A (en) * | 1991-01-02 | 1994-07-19 | Energy Conversion Devices, Inc. | Switch with improved threshold voltage |
| JPH06505368A (ja) * | 1991-01-17 | 1994-06-16 | クロスポイント・ソルーションズ・インコーポレイテッド | フィールドプログラム可能なゲートアレイに使用するための改良されたアンチヒューズ回路構造およびその製造方法 |
| US5166758A (en) * | 1991-01-18 | 1992-11-24 | Energy Conversion Devices, Inc. | Electrically erasable phase change memory |
| US5100827A (en) * | 1991-02-27 | 1992-03-31 | At&T Bell Laboratories | Buried antifuse |
| US5322812A (en) * | 1991-03-20 | 1994-06-21 | Crosspoint Solutions, Inc. | Improved method of fabricating antifuses in an integrated circuit device and resulting structure |
| DE69213539T2 (de) * | 1991-04-26 | 1997-02-20 | Canon Kk | Halbleitervorrichtung mit verbessertem isoliertem Gate-Transistor |
| US5701027A (en) * | 1991-04-26 | 1997-12-23 | Quicklogic Corporation | Programmable interconnect structures and programmable integrated circuits |
| US5177567A (en) * | 1991-07-19 | 1993-01-05 | Energy Conversion Devices, Inc. | Thin-film structure for chalcogenide electrical switching devices and process therefor |
| JP3454821B2 (ja) * | 1991-08-19 | 2003-10-06 | エナージー・コンバーション・デバイセス・インコーポレーテッド | 電気的に消去可能な、直接重ね書き可能なマルチビット単セルメモリ素子およびそれらから作製したアレイ |
| EP0564138A1 (fr) * | 1992-03-31 | 1993-10-06 | STMicroelectronics, Inc. | Dispositif programmable par l'utilisateur |
| US5369054A (en) * | 1993-07-07 | 1994-11-29 | Actel Corporation | Circuits for ESD protection of metal-to-metal antifuses during processing |
| US5498895A (en) * | 1993-07-07 | 1996-03-12 | Actel Corporation | Process ESD protection devices for use with antifuses |
| US5485031A (en) * | 1993-11-22 | 1996-01-16 | Actel Corporation | Antifuse structure suitable for VLSI application |
| US5694146A (en) * | 1994-10-14 | 1997-12-02 | Energy Conversion Devices, Inc. | Active matrix LCD array employing thin film chalcogenide threshold switches to isolate individual pixels |
| EP0749638B1 (fr) * | 1994-12-22 | 1999-06-16 | Koninklijke Philips Electronics N.V. | Memoires a semiconducteurs et techniques de fabrication |
| US5543737A (en) * | 1995-02-10 | 1996-08-06 | Energy Conversion Devices, Inc. | Logical operation circuit employing two-terminal chalcogenide switches |
| US5714768A (en) * | 1995-10-24 | 1998-02-03 | Energy Conversion Devices, Inc. | Second-layer phase change memory array on top of a logic device |
| US6114714A (en) * | 1995-11-07 | 2000-09-05 | Gangopadhyay; Shubhra | Antifuse development using α-c:h,n,f thin films |
| US6087707A (en) * | 1996-04-16 | 2000-07-11 | Micron Technology, Inc. | Structure for an antifuse cell |
| US5851882A (en) | 1996-05-06 | 1998-12-22 | Micron Technology, Inc. | ZPROM manufacture and design and methods for forming thin structures using spacers as an etching mask |
| WO1997047041A2 (fr) * | 1996-06-05 | 1997-12-11 | Philips Electronics N.V. | Memoire remanente et programmable et son procede de fabrication |
| US5768186A (en) * | 1996-10-25 | 1998-06-16 | Ma; Yueh Yale | High density single poly metal-gate non-volatile memory cell |
| US5825046A (en) * | 1996-10-28 | 1998-10-20 | Energy Conversion Devices, Inc. | Composite memory material comprising a mixture of phase-change memory material and dielectric material |
| US5909049A (en) * | 1997-02-11 | 1999-06-01 | Actel Corporation | Antifuse programmed PROM cell |
| AU733537B2 (en) * | 1997-04-09 | 2001-05-17 | University Of Sydney, The | Digital information storage |
| AUPO613797A0 (en) * | 1997-04-09 | 1997-05-08 | University Of Sydney, The | Digital information storage |
| WO2000048196A1 (fr) * | 1999-02-11 | 2000-08-17 | Arizona Board Of Regents | Dispositifs microelectroniques programmables et leurs procedes de formation et de programmation |
| US6313487B1 (en) | 2000-06-15 | 2001-11-06 | Board Of Regents, The University Of Texas System | Vertical channel floating gate transistor having silicon germanium channel layer |
| US6313486B1 (en) | 2000-06-15 | 2001-11-06 | Board Of Regents, The University Of Texas System | Floating gate transistor having buried strained silicon germanium channel layer |
| US7141299B2 (en) * | 2001-01-05 | 2006-11-28 | The Ohio State University Research Foundation | Electronic junction devices featuring redox electrodes |
| US6511862B2 (en) | 2001-06-30 | 2003-01-28 | Ovonyx, Inc. | Modified contact for programmable devices |
| US6448576B1 (en) | 2001-08-30 | 2002-09-10 | Bae Systems Information And Electronic Systems Integration, Inc. | Programmable chalcogenide fuse within a semiconductor device |
| EP1436815B1 (fr) * | 2001-09-18 | 2010-03-03 | Kilopass Technology, Inc. | Cellule de memoire semi-conductrice et matrice memoire utilisant un phenomene de claquage dans un dielectrique ultra-mince |
| US6798693B2 (en) * | 2001-09-18 | 2004-09-28 | Kilopass Technologies, Inc. | Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric |
| US7390726B1 (en) | 2001-10-02 | 2008-06-24 | Actel Corporation | Switching ratio and on-state resistance of an antifuse programmed below 5 mA and having a Ta or TaN barrier metal layer |
| US7459763B1 (en) * | 2001-10-02 | 2008-12-02 | Actel Corporation | Reprogrammable metal-to-metal antifuse employing carbon-containing antifuse material |
| US6965156B1 (en) * | 2002-12-27 | 2005-11-15 | Actel Corporation | Amorphous carbon metal-to-metal antifuse with adhesion promoting layers |
| US6800563B2 (en) * | 2001-10-11 | 2004-10-05 | Ovonyx, Inc. | Forming tapered lower electrode phase-change memories |
| US6992365B2 (en) * | 2001-10-12 | 2006-01-31 | Ovonyx, Inc. | Reducing leakage currents in memories with phase-change material |
| US6766960B2 (en) * | 2001-10-17 | 2004-07-27 | Kilopass Technologies, Inc. | Smart card having memory using a breakdown phenomena in an ultra-thin dielectric |
| US6700151B2 (en) * | 2001-10-17 | 2004-03-02 | Kilopass Technologies, Inc. | Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric |
| US6545903B1 (en) | 2001-12-17 | 2003-04-08 | Texas Instruments Incorporated | Self-aligned resistive plugs for forming memory cell with phase change material |
| DE60137788D1 (de) | 2001-12-27 | 2009-04-09 | St Microelectronics Srl | Architektur einer nichtflüchtigen Phasenwechsel -Speichermatrix |
| JP3948292B2 (ja) * | 2002-02-01 | 2007-07-25 | 株式会社日立製作所 | 半導体記憶装置及びその製造方法 |
| US6967350B2 (en) * | 2002-04-02 | 2005-11-22 | Hewlett-Packard Development Company, L.P. | Memory structures |
| US6661691B2 (en) | 2002-04-02 | 2003-12-09 | Hewlett-Packard Development Company, L.P. | Interconnection structure and methods |
| US6940085B2 (en) | 2002-04-02 | 2005-09-06 | Hewlett-Packard Development Company, I.P. | Memory structures |
| US6821848B2 (en) | 2002-04-02 | 2004-11-23 | Hewlett-Packard Development Company, L.P. | Tunnel-junction structures and methods |
| US6643159B2 (en) | 2002-04-02 | 2003-11-04 | Hewlett-Packard Development Company, L.P. | Cubic memory array |
| US20030183868A1 (en) * | 2002-04-02 | 2003-10-02 | Peter Fricke | Memory structures |
| US7663132B2 (en) * | 2002-04-04 | 2010-02-16 | Kabushiki Kaisha Toshiba | Resistance change memory device |
| US6940751B2 (en) * | 2002-04-26 | 2005-09-06 | Kilopass Technologies, Inc. | High density semiconductor memory cell and memory array using a single transistor and having variable gate oxide breakdown |
| US6777757B2 (en) * | 2002-04-26 | 2004-08-17 | Kilopass Technologies, Inc. | High density semiconductor memory cell and memory array using a single transistor |
| US6992925B2 (en) * | 2002-04-26 | 2006-01-31 | Kilopass Technologies, Inc. | High density semiconductor memory cell and memory array using a single transistor and having counter-doped poly and buried diffusion wordline |
| US6898116B2 (en) * | 2002-04-26 | 2005-05-24 | Kilopass Technologies, Inc. | High density semiconductor memory cell and memory array using a single transistor having a buried N+ connection |
| US6759267B2 (en) | 2002-07-19 | 2004-07-06 | Macronix International Co., Ltd. | Method for forming a phase change memory |
| US6774458B2 (en) | 2002-07-23 | 2004-08-10 | Hewlett Packard Development Company, L.P. | Vertical interconnection structure and methods |
| TWI233204B (en) * | 2002-07-26 | 2005-05-21 | Infineon Technologies Ag | Nonvolatile memory element and associated production methods and memory element arrangements |
| US6864503B2 (en) * | 2002-08-09 | 2005-03-08 | Macronix International Co., Ltd. | Spacer chalcogenide memory method and device |
| JP2005536052A (ja) * | 2002-08-14 | 2005-11-24 | オヴォニクス，インコーポレイテッド | プログラム可能デバイスのためのコンタクト改善方法及び装置 |
| US6699765B1 (en) | 2002-08-29 | 2004-03-02 | Micrel, Inc. | Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer |
| US7042772B2 (en) * | 2002-09-26 | 2006-05-09 | Kilopass Technology, Inc. | Methods and circuits for programming of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric |
| US7031209B2 (en) * | 2002-09-26 | 2006-04-18 | Kilopass Technology, Inc. | Methods and circuits for testing programmability of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric |
| US6995446B2 (en) * | 2002-12-13 | 2006-02-07 | Ovonyx, Inc. | Isolating phase change memories with schottky diodes and guard rings |
| US7271403B2 (en) * | 2002-12-13 | 2007-09-18 | Intel Corporation | Isolating phase change memory devices |
| US7402851B2 (en) * | 2003-02-24 | 2008-07-22 | Samsung Electronics Co., Ltd. | Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same |
| US7425735B2 (en) * | 2003-02-24 | 2008-09-16 | Samsung Electronics Co., Ltd. | Multi-layer phase-changeable memory devices |
| US7115927B2 (en) * | 2003-02-24 | 2006-10-03 | Samsung Electronics Co., Ltd. | Phase changeable memory devices |
| DE10310573A1 (de) * | 2003-03-11 | 2004-09-30 | Infineon Technologies Ag | Nicht-flüchtige, integrierte Speicherzelle und Verfahren zum Einschreiben oder Auslesen einer Information in die / aus der Speicherzelle |
| US6791891B1 (en) | 2003-04-02 | 2004-09-14 | Kilopass Technologies, Inc. | Method of testing the thin oxide of a semiconductor memory cell that uses breakdown voltage |
| US6858883B2 (en) * | 2003-06-03 | 2005-02-22 | Hewlett-Packard Development Company, L.P. | Partially processed tunnel junction control element |
| US7308067B2 (en) * | 2003-08-04 | 2007-12-11 | Intel Corporation | Read bias scheme for phase change memories |
| US6924664B2 (en) * | 2003-08-15 | 2005-08-02 | Kilopass Technologies, Inc. | Field programmable gate array |
| DE20321085U1 (de) * | 2003-10-23 | 2005-12-29 | Commissariat à l'Energie Atomique | Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein |
| US7064973B2 (en) * | 2004-02-03 | 2006-06-20 | Klp International, Ltd. | Combination field programmable gate array allowing dynamic reprogrammability |
| US6972986B2 (en) * | 2004-02-03 | 2005-12-06 | Kilopass Technologies, Inc. | Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown |
| US7737433B2 (en) | 2004-03-08 | 2010-06-15 | The Ohio State University Research Foundation | Electronic junction devices featuring redox electrodes |
| US20050218929A1 (en) * | 2004-04-02 | 2005-10-06 | Man Wang | Field programmable gate array logic cell and its derivatives |
| JP4981661B2 (ja) * | 2004-05-06 | 2012-07-25 | サイデンス コーポレーション | 分割チャネルアンチヒューズアレイ構造 |
| US8735297B2 (en) | 2004-05-06 | 2014-05-27 | Sidense Corporation | Reverse optical proximity correction method |
| US9123572B2 (en) | 2004-05-06 | 2015-09-01 | Sidense Corporation | Anti-fuse memory cell |
| US7755162B2 (en) | 2004-05-06 | 2010-07-13 | Sidense Corp. | Anti-fuse memory cell |
| US7411208B2 (en) * | 2004-05-27 | 2008-08-12 | Samsung Electronics Co., Ltd. | Phase-change memory device having a barrier layer and manufacturing method |
| US7482616B2 (en) | 2004-05-27 | 2009-01-27 | Samsung Electronics Co., Ltd. | Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same |
| US20050263801A1 (en) * | 2004-05-27 | 2005-12-01 | Jae-Hyun Park | Phase-change memory device having a barrier layer and manufacturing method |
| DE102005025209B4 (de) * | 2004-05-27 | 2011-01-13 | Samsung Electronics Co., Ltd., Suwon | Halbleiterspeicherbauelement, elektronisches System und Verfahren zur Herstellung eines Halbleiterspeicherbauelements |
| US20050275427A1 (en) * | 2004-06-10 | 2005-12-15 | Man Wang | Field programmable gate array logic unit and its cluster |
| US7164290B2 (en) * | 2004-06-10 | 2007-01-16 | Klp International, Ltd. | Field programmable gate array logic unit and its cluster |
| US7135886B2 (en) * | 2004-09-20 | 2006-11-14 | Klp International, Ltd. | Field programmable gate arrays using both volatile and nonvolatile memory cell properties and their control |
| WO2006043611A1 (fr) * | 2004-10-22 | 2006-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Dispositif semi-conducteur |
| US20060108667A1 (en) * | 2004-11-22 | 2006-05-25 | Macronix International Co., Ltd. | Method for manufacturing a small pin on integrated circuits or other devices |
| US7220983B2 (en) * | 2004-12-09 | 2007-05-22 | Macronix International Co., Ltd. | Self-aligned small contact phase-change memory method and device |
| US20060131555A1 (en) * | 2004-12-22 | 2006-06-22 | Micron Technology, Inc. | Resistance variable devices with controllable channels |
| US7374174B2 (en) | 2004-12-22 | 2008-05-20 | Micron Technology, Inc. | Small electrode for resistance variable devices |
| US7709334B2 (en) | 2005-12-09 | 2010-05-04 | Macronix International Co., Ltd. | Stacked non-volatile memory device and methods for fabricating the same |
| US7193436B2 (en) * | 2005-04-18 | 2007-03-20 | Klp International Ltd. | Fast processing path using field programmable gate array logic units |
| US7514288B2 (en) * | 2005-06-17 | 2009-04-07 | Macronix International Co., Ltd. | Manufacturing methods for thin film fuse phase change ram |
| US8237140B2 (en) * | 2005-06-17 | 2012-08-07 | Macronix International Co., Ltd. | Self-aligned, embedded phase change RAM |
| US7696503B2 (en) * | 2005-06-17 | 2010-04-13 | Macronix International Co., Ltd. | Multi-level memory cell having phase change element and asymmetrical thermal boundary |
| US7514367B2 (en) * | 2005-06-17 | 2009-04-07 | Macronix International Co., Ltd. | Method for manufacturing a narrow structure on an integrated circuit |
| US7238994B2 (en) | 2005-06-17 | 2007-07-03 | Macronix International Co., Ltd. | Thin film plate phase change ram circuit and manufacturing method |
| US7598512B2 (en) * | 2005-06-17 | 2009-10-06 | Macronix International Co., Ltd. | Thin film fuse phase change cell with thermal isolation layer and manufacturing method |
| US7321130B2 (en) * | 2005-06-17 | 2008-01-22 | Macronix International Co., Ltd. | Thin film fuse phase change RAM and manufacturing method |
| US7534647B2 (en) | 2005-06-17 | 2009-05-19 | Macronix International Co., Ltd. | Damascene phase change RAM and manufacturing method |
| US20070007579A1 (en) * | 2005-07-11 | 2007-01-11 | Matrix Semiconductor, Inc. | Memory cell comprising a thin film three-terminal switching device having a metal source and /or drain region |
| US20070111429A1 (en) * | 2005-11-14 | 2007-05-17 | Macronix International Co., Ltd. | Method of manufacturing a pipe shaped phase change memory |
| US7397060B2 (en) * | 2005-11-14 | 2008-07-08 | Macronix International Co., Ltd. | Pipe shaped phase change memory |
| US7450411B2 (en) | 2005-11-15 | 2008-11-11 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
| US7635855B2 (en) * | 2005-11-15 | 2009-12-22 | Macronix International Co., Ltd. | I-shaped phase change memory cell |
| US7394088B2 (en) * | 2005-11-15 | 2008-07-01 | Macronix International Co., Ltd. | Thermally contained/insulated phase change memory device and method (combined) |
| US7786460B2 (en) * | 2005-11-15 | 2010-08-31 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
| US7414258B2 (en) | 2005-11-16 | 2008-08-19 | Macronix International Co., Ltd. | Spacer electrode small pin phase change memory RAM and manufacturing method |
| US7449710B2 (en) * | 2005-11-21 | 2008-11-11 | Macronix International Co., Ltd. | Vacuum jacket for phase change memory element |
| US7507986B2 (en) | 2005-11-21 | 2009-03-24 | Macronix International Co., Ltd. | Thermal isolation for an active-sidewall phase change memory cell |
| CN100524878C (zh) * | 2005-11-21 | 2009-08-05 | 旺宏电子股份有限公司 | 具有空气绝热单元的可编程电阻材料存储阵列 |
| US7479649B2 (en) * | 2005-11-21 | 2009-01-20 | Macronix International Co., Ltd. | Vacuum jacketed electrode for phase change memory element |
| US7829876B2 (en) * | 2005-11-21 | 2010-11-09 | Macronix International Co., Ltd. | Vacuum cell thermal isolation for a phase change memory device |
| US7599217B2 (en) | 2005-11-22 | 2009-10-06 | Macronix International Co., Ltd. | Memory cell device and manufacturing method |
| US7688619B2 (en) * | 2005-11-28 | 2010-03-30 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| US7459717B2 (en) * | 2005-11-28 | 2008-12-02 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| US7521364B2 (en) | 2005-12-02 | 2009-04-21 | Macronix Internation Co., Ltd. | Surface topology improvement method for plug surface areas |
| US7605079B2 (en) * | 2005-12-05 | 2009-10-20 | Macronix International Co., Ltd. | Manufacturing method for phase change RAM with electrode layer process |
| US7642539B2 (en) * | 2005-12-13 | 2010-01-05 | Macronix International Co., Ltd. | Thin film fuse phase change cell with thermal isolation pad and manufacturing method |
| US7943921B2 (en) | 2005-12-16 | 2011-05-17 | Micron Technology, Inc. | Phase change current density control structure |
| US7531825B2 (en) * | 2005-12-27 | 2009-05-12 | Macronix International Co., Ltd. | Method for forming self-aligned thermal isolation cell for a variable resistance memory array |
| US8062833B2 (en) * | 2005-12-30 | 2011-11-22 | Macronix International Co., Ltd. | Chalcogenide layer etching method |
| US7741636B2 (en) * | 2006-01-09 | 2010-06-22 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US7595218B2 (en) * | 2006-01-09 | 2009-09-29 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US7560337B2 (en) | 2006-01-09 | 2009-07-14 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US20070158632A1 (en) * | 2006-01-09 | 2007-07-12 | Macronix International Co., Ltd. | Method for Fabricating a Pillar-Shaped Phase Change Memory Element |
| US7825396B2 (en) * | 2006-01-11 | 2010-11-02 | Macronix International Co., Ltd. | Self-align planerized bottom electrode phase change memory and manufacturing method |
| US7432206B2 (en) * | 2006-01-24 | 2008-10-07 | Macronix International Co., Ltd. | Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram |
| US7456421B2 (en) * | 2006-01-30 | 2008-11-25 | Macronix International Co., Ltd. | Vertical side wall active pin structures in a phase change memory and manufacturing methods |
| US7956358B2 (en) * | 2006-02-07 | 2011-06-07 | Macronix International Co., Ltd. | I-shaped phase change memory cell with thermal isolation |
| US7910907B2 (en) | 2006-03-15 | 2011-03-22 | Macronix International Co., Ltd. | Manufacturing method for pipe-shaped electrode phase change memory |
| US7554144B2 (en) * | 2006-04-17 | 2009-06-30 | Macronix International Co., Ltd. | Memory device and manufacturing method |
| US7928421B2 (en) | 2006-04-21 | 2011-04-19 | Macronix International Co., Ltd. | Phase change memory cell with vacuum spacer |
| US8129706B2 (en) * | 2006-05-05 | 2012-03-06 | Macronix International Co., Ltd. | Structures and methods of a bistable resistive random access memory |
| US7608848B2 (en) * | 2006-05-09 | 2009-10-27 | Macronix International Co., Ltd. | Bridge resistance random access memory device with a singular contact structure |
| KR100782482B1 (ko) * | 2006-05-19 | 2007-12-05 | 삼성전자주식회사 | ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법 |
| US7423300B2 (en) | 2006-05-24 | 2008-09-09 | Macronix International Co., Ltd. | Single-mask phase change memory element |
| US7820997B2 (en) * | 2006-05-30 | 2010-10-26 | Macronix International Co., Ltd. | Resistor random access memory cell with reduced active area and reduced contact areas |
| US7732800B2 (en) * | 2006-05-30 | 2010-06-08 | Macronix International Co., Ltd. | Resistor random access memory cell with L-shaped electrode |
| US7696506B2 (en) | 2006-06-27 | 2010-04-13 | Macronix International Co., Ltd. | Memory cell with memory material insulation and manufacturing method |
| US7785920B2 (en) * | 2006-07-12 | 2010-08-31 | Macronix International Co., Ltd. | Method for making a pillar-type phase change memory element |
| JP2008053693A (ja) * | 2006-07-28 | 2008-03-06 | Sanyo Electric Co Ltd | 半導体モジュール、携帯機器、および半導体モジュールの製造方法 |
| US7442603B2 (en) * | 2006-08-16 | 2008-10-28 | Macronix International Co., Ltd. | Self-aligned structure and method for confining a melting point in a resistor random access memory |
| EP1892722A1 (fr) * | 2006-08-25 | 2008-02-27 | Infineon Technologies AG | Eléments de stockage d'informations et leurs procédés de fabrication |
| US8030637B2 (en) * | 2006-08-25 | 2011-10-04 | Qimonda Ag | Memory element using reversible switching between SP2 and SP3 hybridized carbon |
| US7772581B2 (en) * | 2006-09-11 | 2010-08-10 | Macronix International Co., Ltd. | Memory device having wide area phase change element and small electrode contact area |
| KR100810615B1 (ko) * | 2006-09-20 | 2008-03-06 | 삼성전자주식회사 | 고온 상전이 패턴을 구비한 상전이 메모리소자 및 그제조방법 |
| US7504653B2 (en) * | 2006-10-04 | 2009-03-17 | Macronix International Co., Ltd. | Memory cell device with circumferentially-extending memory element |
| US7510929B2 (en) * | 2006-10-18 | 2009-03-31 | Macronix International Co., Ltd. | Method for making memory cell device |
| US7527985B2 (en) | 2006-10-24 | 2009-05-05 | Macronix International Co., Ltd. | Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas |
| US7388771B2 (en) | 2006-10-24 | 2008-06-17 | Macronix International Co., Ltd. | Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states |
| US7863655B2 (en) | 2006-10-24 | 2011-01-04 | Macronix International Co., Ltd. | Phase change memory cells with dual access devices |
| US20080094885A1 (en) * | 2006-10-24 | 2008-04-24 | Macronix International Co., Ltd. | Bistable Resistance Random Access Memory Structures with Multiple Memory Layers and Multilevel Memory States |
| US20080102278A1 (en) * | 2006-10-27 | 2008-05-01 | Franz Kreupl | Carbon filament memory and method for fabrication |
| US7915603B2 (en) * | 2006-10-27 | 2011-03-29 | Qimonda Ag | Modifiable gate stack memory element |
| US8067762B2 (en) * | 2006-11-16 | 2011-11-29 | Macronix International Co., Ltd. | Resistance random access memory structure for enhanced retention |
| US7476587B2 (en) * | 2006-12-06 | 2009-01-13 | Macronix International Co., Ltd. | Method for making a self-converged memory material element for memory cell |
| US7473576B2 (en) * | 2006-12-06 | 2009-01-06 | Macronix International Co., Ltd. | Method for making a self-converged void and bottom electrode for memory cell |
| US7682868B2 (en) | 2006-12-06 | 2010-03-23 | Macronix International Co., Ltd. | Method for making a keyhole opening during the manufacture of a memory cell |
| US20080137400A1 (en) * | 2006-12-06 | 2008-06-12 | Macronix International Co., Ltd. | Phase Change Memory Cell with Thermal Barrier and Method for Fabricating the Same |
| US7697316B2 (en) * | 2006-12-07 | 2010-04-13 | Macronix International Co., Ltd. | Multi-level cell resistance random access memory with metal oxides |
| US7903447B2 (en) * | 2006-12-13 | 2011-03-08 | Macronix International Co., Ltd. | Method, apparatus and computer program product for read before programming process on programmable resistive memory cell |
| US8344347B2 (en) * | 2006-12-15 | 2013-01-01 | Macronix International Co., Ltd. | Multi-layer electrode structure |
| US7718989B2 (en) | 2006-12-28 | 2010-05-18 | Macronix International Co., Ltd. | Resistor random access memory cell device |
| US7515461B2 (en) * | 2007-01-05 | 2009-04-07 | Macronix International Co., Ltd. | Current compliant sensing architecture for multilevel phase change memory |
| US7440315B2 (en) | 2007-01-09 | 2008-10-21 | Macronix International Co., Ltd. | Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell |
| US7433226B2 (en) | 2007-01-09 | 2008-10-07 | Macronix International Co., Ltd. | Method, apparatus and computer program product for read before programming process on multiple programmable resistive memory cell |
| US7535756B2 (en) | 2007-01-31 | 2009-05-19 | Macronix International Co., Ltd. | Method to tighten set distribution for PCRAM |
| US7663135B2 (en) | 2007-01-31 | 2010-02-16 | Macronix International Co., Ltd. | Memory cell having a side electrode contact |
| US7619311B2 (en) | 2007-02-02 | 2009-11-17 | Macronix International Co., Ltd. | Memory cell device with coplanar electrode surface and method |
| US7701759B2 (en) * | 2007-02-05 | 2010-04-20 | Macronix International Co., Ltd. | Memory cell device and programming methods |
| US7483292B2 (en) * | 2007-02-07 | 2009-01-27 | Macronix International Co., Ltd. | Memory cell with separate read and program paths |
| US7463512B2 (en) * | 2007-02-08 | 2008-12-09 | Macronix International Co., Ltd. | Memory element with reduced-current phase change element |
| US8138028B2 (en) * | 2007-02-12 | 2012-03-20 | Macronix International Co., Ltd | Method for manufacturing a phase change memory device with pillar bottom electrode |
| US7884343B2 (en) | 2007-02-14 | 2011-02-08 | Macronix International Co., Ltd. | Phase change memory cell with filled sidewall memory element and method for fabricating the same |
| US8008643B2 (en) * | 2007-02-21 | 2011-08-30 | Macronix International Co., Ltd. | Phase change memory cell with heater and method for fabricating the same |
| US7619237B2 (en) * | 2007-02-21 | 2009-11-17 | Macronix International Co., Ltd. | Programmable resistive memory cell with self-forming gap |
| US7956344B2 (en) * | 2007-02-27 | 2011-06-07 | Macronix International Co., Ltd. | Memory cell with memory element contacting ring-shaped upper end of bottom electrode |
| US7728405B2 (en) * | 2007-03-08 | 2010-06-01 | Qimonda Ag | Carbon memory |
| US7733096B2 (en) * | 2007-04-02 | 2010-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of testing fuse elements for memory devices |
| US7786461B2 (en) | 2007-04-03 | 2010-08-31 | Macronix International Co., Ltd. | Memory structure with reduced-size memory element between memory material portions |
| US8610098B2 (en) | 2007-04-06 | 2013-12-17 | Macronix International Co., Ltd. | Phase change memory bridge cell with diode isolation device |
| US7569844B2 (en) * | 2007-04-17 | 2009-08-04 | Macronix International Co., Ltd. | Memory cell sidewall contacting side electrode |
| US7755076B2 (en) * | 2007-04-17 | 2010-07-13 | Macronix International Co., Ltd. | 4F2 self align side wall active phase change memory |
| US7483316B2 (en) * | 2007-04-24 | 2009-01-27 | Macronix International Co., Ltd. | Method and apparatus for refreshing programmable resistive memory |
| KR101166834B1 (ko) | 2007-06-20 | 2012-07-19 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 전자 부품 및 그 제조 방법 |
| US8513637B2 (en) | 2007-07-13 | 2013-08-20 | Macronix International Co., Ltd. | 4F2 self align fin bottom electrodes FET drive phase change memory |
| TWI402980B (zh) * | 2007-07-20 | 2013-07-21 | Macronix Int Co Ltd | 具有緩衝層之電阻式記憶結構 |
| US7884342B2 (en) * | 2007-07-31 | 2011-02-08 | Macronix International Co., Ltd. | Phase change memory bridge cell |
| US7729161B2 (en) * | 2007-08-02 | 2010-06-01 | Macronix International Co., Ltd. | Phase change memory with dual word lines and source lines and method of operating same |
| US9018615B2 (en) | 2007-08-03 | 2015-04-28 | Macronix International Co., Ltd. | Resistor random access memory structure having a defined small area of electrical contact |
| US7642125B2 (en) | 2007-09-14 | 2010-01-05 | Macronix International Co., Ltd. | Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing |
| US8178386B2 (en) | 2007-09-14 | 2012-05-15 | Macronix International Co., Ltd. | Phase change memory cell array with self-converged bottom electrode and method for manufacturing |
| US7551473B2 (en) * | 2007-10-12 | 2009-06-23 | Macronix International Co., Ltd. | Programmable resistive memory with diode structure |
| US7919766B2 (en) * | 2007-10-22 | 2011-04-05 | Macronix International Co., Ltd. | Method for making self aligning pillar memory cell device |
| US7804083B2 (en) * | 2007-11-14 | 2010-09-28 | Macronix International Co., Ltd. | Phase change memory cell including a thermal protect bottom electrode and manufacturing methods |
| US7646631B2 (en) | 2007-12-07 | 2010-01-12 | Macronix International Co., Ltd. | Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods |
| US7639527B2 (en) | 2008-01-07 | 2009-12-29 | Macronix International Co., Ltd. | Phase change memory dynamic resistance test and manufacturing methods |
| US8563355B2 (en) * | 2008-01-18 | 2013-10-22 | Freescale Semiconductor, Inc. | Method of making a phase change memory cell having a silicide heater in conjunction with a FinFET |
| US8043888B2 (en) * | 2008-01-18 | 2011-10-25 | Freescale Semiconductor, Inc. | Phase change memory cell with heater and method therefor |
| US7879643B2 (en) | 2008-01-18 | 2011-02-01 | Macronix International Co., Ltd. | Memory cell with memory element contacting an inverted T-shaped bottom electrode |
| US7879645B2 (en) | 2008-01-28 | 2011-02-01 | Macronix International Co., Ltd. | Fill-in etching free pore device |
| US8158965B2 (en) | 2008-02-05 | 2012-04-17 | Macronix International Co., Ltd. | Heating center PCRAM structure and methods for making |
| US7768016B2 (en) * | 2008-02-11 | 2010-08-03 | Qimonda Ag | Carbon diode array for resistivity changing memories |
| US8084842B2 (en) | 2008-03-25 | 2011-12-27 | Macronix International Co., Ltd. | Thermally stabilized electrode structure |
| US8030634B2 (en) | 2008-03-31 | 2011-10-04 | Macronix International Co., Ltd. | Memory array with diode driver and method for fabricating the same |
| US7825398B2 (en) | 2008-04-07 | 2010-11-02 | Macronix International Co., Ltd. | Memory cell having improved mechanical stability |
| US7791057B2 (en) | 2008-04-22 | 2010-09-07 | Macronix International Co., Ltd. | Memory cell having a buried phase change region and method for fabricating the same |
| US8077505B2 (en) | 2008-05-07 | 2011-12-13 | Macronix International Co., Ltd. | Bipolar switching of phase change device |
| US7701750B2 (en) | 2008-05-08 | 2010-04-20 | Macronix International Co., Ltd. | Phase change device having two or more substantial amorphous regions in high resistance state |
| US8415651B2 (en) | 2008-06-12 | 2013-04-09 | Macronix International Co., Ltd. | Phase change memory cell having top and bottom sidewall contacts |
| US8134857B2 (en) | 2008-06-27 | 2012-03-13 | Macronix International Co., Ltd. | Methods for high speed reading operation of phase change memory and device employing same |
| US7932506B2 (en) | 2008-07-22 | 2011-04-26 | Macronix International Co., Ltd. | Fully self-aligned pore-type memory cell having diode access device |
| KR100985184B1 (ko) * | 2008-07-23 | 2010-10-05 | 삼성전자주식회사 | 전기 소자 및 그 형성 방법 |
| US7903457B2 (en) * | 2008-08-19 | 2011-03-08 | Macronix International Co., Ltd. | Multiple phase change materials in an integrated circuit for system on a chip application |
| US7719913B2 (en) | 2008-09-12 | 2010-05-18 | Macronix International Co., Ltd. | Sensing circuit for PCRAM applications |
| US8324605B2 (en) | 2008-10-02 | 2012-12-04 | Macronix International Co., Ltd. | Dielectric mesh isolated phase change structure for phase change memory |
| US7897954B2 (en) | 2008-10-10 | 2011-03-01 | Macronix International Co., Ltd. | Dielectric-sandwiched pillar memory device |
| US8036014B2 (en) * | 2008-11-06 | 2011-10-11 | Macronix International Co., Ltd. | Phase change memory program method without over-reset |
| US8664689B2 (en) | 2008-11-07 | 2014-03-04 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions |
| US8907316B2 (en) | 2008-11-07 | 2014-12-09 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions |
| US7869270B2 (en) | 2008-12-29 | 2011-01-11 | Macronix International Co., Ltd. | Set algorithm for phase change memory cell |
| US8089137B2 (en) | 2009-01-07 | 2012-01-03 | Macronix International Co., Ltd. | Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method |
| US8107283B2 (en) | 2009-01-12 | 2012-01-31 | Macronix International Co., Ltd. | Method for setting PCRAM devices |
| US8030635B2 (en) | 2009-01-13 | 2011-10-04 | Macronix International Co., Ltd. | Polysilicon plug bipolar transistor for phase change memory |
| US8064247B2 (en) * | 2009-01-14 | 2011-11-22 | Macronix International Co., Ltd. | Rewritable memory device based on segregation/re-absorption |
| US8023310B2 (en) * | 2009-01-14 | 2011-09-20 | Sandisk 3D Llc | Nonvolatile memory cell including carbon storage element formed on a silicide layer |
| US8933536B2 (en) | 2009-01-22 | 2015-01-13 | Macronix International Co., Ltd. | Polysilicon pillar bipolar transistor with self-aligned memory element |
| US8084760B2 (en) | 2009-04-20 | 2011-12-27 | Macronix International Co., Ltd. | Ring-shaped electrode and manufacturing method for same |
| US8173987B2 (en) | 2009-04-27 | 2012-05-08 | Macronix International Co., Ltd. | Integrated circuit 3D phase change memory array and manufacturing method |
| US8097871B2 (en) | 2009-04-30 | 2012-01-17 | Macronix International Co., Ltd. | Low operational current phase change memory structures |
| US7933139B2 (en) | 2009-05-15 | 2011-04-26 | Macronix International Co., Ltd. | One-transistor, one-resistor, one-capacitor phase change memory |
| US7968876B2 (en) * | 2009-05-22 | 2011-06-28 | Macronix International Co., Ltd. | Phase change memory cell having vertical channel access transistor |
| US8350316B2 (en) | 2009-05-22 | 2013-01-08 | Macronix International Co., Ltd. | Phase change memory cells having vertical channel access transistor and memory plane |
| US8809829B2 (en) | 2009-06-15 | 2014-08-19 | Macronix International Co., Ltd. | Phase change memory having stabilized microstructure and manufacturing method |
| US8406033B2 (en) * | 2009-06-22 | 2013-03-26 | Macronix International Co., Ltd. | Memory device and method for sensing and fixing margin cells |
| US8363463B2 (en) * | 2009-06-25 | 2013-01-29 | Macronix International Co., Ltd. | Phase change memory having one or more non-constant doping profiles |
| US8238149B2 (en) * | 2009-06-25 | 2012-08-07 | Macronix International Co., Ltd. | Methods and apparatus for reducing defect bits in phase change memory |
| US7894254B2 (en) * | 2009-07-15 | 2011-02-22 | Macronix International Co., Ltd. | Refresh circuitry for phase change memory |
| US8110822B2 (en) * | 2009-07-15 | 2012-02-07 | Macronix International Co., Ltd. | Thermal protect PCRAM structure and methods for making |
| US8198619B2 (en) | 2009-07-15 | 2012-06-12 | Macronix International Co., Ltd. | Phase change memory cell structure |
| US20110049456A1 (en) * | 2009-09-03 | 2011-03-03 | Macronix International Co., Ltd. | Phase change structure with composite doping for phase change memory |
| US8064248B2 (en) * | 2009-09-17 | 2011-11-22 | Macronix International Co., Ltd. | 2T2R-1T1R mix mode phase change memory array |
| US8178387B2 (en) * | 2009-10-23 | 2012-05-15 | Macronix International Co., Ltd. | Methods for reducing recrystallization time for a phase change material |
| US8481396B2 (en) * | 2009-10-23 | 2013-07-09 | Sandisk 3D Llc | Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same |
| US8551855B2 (en) * | 2009-10-23 | 2013-10-08 | Sandisk 3D Llc | Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same |
| JP2011135050A (ja) * | 2009-11-30 | 2011-07-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8551850B2 (en) * | 2009-12-07 | 2013-10-08 | Sandisk 3D Llc | Methods of forming a reversible resistance-switching metal-insulator-metal structure |
| US8389375B2 (en) * | 2010-02-11 | 2013-03-05 | Sandisk 3D Llc | Memory cell formed using a recess and methods for forming the same |
| US8237146B2 (en) * | 2010-02-24 | 2012-08-07 | Sandisk 3D Llc | Memory cell with silicon-containing carbon switching layer and methods for forming the same |
| US20110210306A1 (en) * | 2010-02-26 | 2011-09-01 | Yubao Li | Memory cell that includes a carbon-based memory element and methods of forming the same |
| US8471360B2 (en) | 2010-04-14 | 2013-06-25 | Sandisk 3D Llc | Memory cell with carbon switching material having a reduced cross-sectional area and methods for forming the same |
| US8729521B2 (en) | 2010-05-12 | 2014-05-20 | Macronix International Co., Ltd. | Self aligned fin-type programmable memory cell |
| US8310864B2 (en) | 2010-06-15 | 2012-11-13 | Macronix International Co., Ltd. | Self-aligned bit line under word line memory array |
| US8395935B2 (en) | 2010-10-06 | 2013-03-12 | Macronix International Co., Ltd. | Cross-point self-aligned reduced cell size phase change memory |
| US8497705B2 (en) | 2010-11-09 | 2013-07-30 | Macronix International Co., Ltd. | Phase change device for interconnection of programmable logic device |
| US8467238B2 (en) | 2010-11-15 | 2013-06-18 | Macronix International Co., Ltd. | Dynamic pulse operation for phase change memory |
| US8987700B2 (en) | 2011-12-02 | 2015-03-24 | Macronix International Co., Ltd. | Thermally confined electrode for programmable resistance memory |
| TWI549229B (zh) | 2014-01-24 | 2016-09-11 | 旺宏電子股份有限公司 | 應用於系統單晶片之記憶體裝置內的多相變化材料 |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| US9159412B1 (en) | 2014-07-15 | 2015-10-13 | Macronix International Co., Ltd. | Staggered write and verify for phase change memory |
| US9672906B2 (en) | 2015-06-19 | 2017-06-06 | Macronix International Co., Ltd. | Phase change memory with inter-granular switching |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4146902A (en) * | 1975-12-03 | 1979-03-27 | Nippon Telegraph And Telephone Public Corp. | Irreversible semiconductor switching element and semiconductor memory device utilizing the same |
| US4174521A (en) * | 1978-04-06 | 1979-11-13 | Harris Corporation | PROM electrically written by solid phase epitaxy |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3271591A (en) * | 1963-09-20 | 1966-09-06 | Energy Conversion Devices Inc | Symmetrical current controlling device |
| US3796937A (en) * | 1972-03-27 | 1974-03-12 | E Loffler | Motor-driven line transfer control |
| JPS51128268A (en) * | 1975-04-30 | 1976-11-09 | Sony Corp | Semiconductor unit |
| US4203123A (en) * | 1977-12-12 | 1980-05-13 | Burroughs Corporation | Thin film memory device employing amorphous semiconductor materials |
| US4217374A (en) * | 1978-03-08 | 1980-08-12 | Energy Conversion Devices, Inc. | Amorphous semiconductors equivalent to crystalline semiconductors |
| US4342044A (en) * | 1978-03-08 | 1982-07-27 | Energy Conversion Devices, Inc. | Method for optimizing photoresponsive amorphous alloys and devices |
| US4226898A (en) * | 1978-03-16 | 1980-10-07 | Energy Conversion Devices, Inc. | Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process |
-
1980
- 1980-12-09 IL IL61678A patent/IL61678A/xx unknown
- 1980-12-10 GB GB8039605A patent/GB2065972B/en not_active Expired
- 1980-12-10 MX MX185134A patent/MX148783A/es unknown
- 1980-12-11 DE DE3046721A patent/DE3046721C2/de not_active Expired
- 1980-12-12 AU AU65314/80A patent/AU526351B2/en not_active Ceased
- 1980-12-12 SE SE8008737A patent/SE451514B/sv not_active IP Right Cessation
- 1980-12-12 FR FR8026403A patent/FR2472246B1/fr not_active Expired
- 1980-12-12 NL NL8006769A patent/NL8006769A/nl not_active Application Discontinuation
- 1980-12-12 IE IE2614/80A patent/IE50698B1/en unknown
- 1980-12-12 IT IT26644/80A patent/IT1194002B/it active
- 1980-12-12 CA CA000366711A patent/CA1158782A/fr not_active Expired
- 1980-12-12 BE BE0/203146A patent/BE886629A/fr not_active IP Right Cessation
-
1984
- 1984-09-10 US US06/649,205 patent/US4599705A/en not_active Expired - Lifetime
- 1984-11-19 SG SG827/84A patent/SG82784G/en unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4146902A (en) * | 1975-12-03 | 1979-03-27 | Nippon Telegraph And Telephone Public Corp. | Irreversible semiconductor switching element and semiconductor memory device utilizing the same |
| US4174521A (en) * | 1978-04-06 | 1979-11-13 | Harris Corporation | PROM electrically written by solid phase epitaxy |
Non-Patent Citations (1)
| Title |
|---|
| NATURE, vol. 282, no. 5739, 6 décembre 1979, page 560, Basingstoke (GB); * |
Also Published As
| Publication number | Publication date |
|---|---|
| AU526351B2 (en) | 1983-01-06 |
| DE3046721A1 (de) | 1981-10-29 |
| DE3046721C2 (de) | 1988-01-21 |
| MX148783A (es) | 1983-06-14 |
| IT1194002B (it) | 1988-08-31 |
| BE886629A (fr) | 1981-04-01 |
| IE50698B1 (en) | 1986-06-25 |
| GB2065972B (en) | 1984-09-19 |
| FR2472246B1 (fr) | 1988-03-04 |
| IE802614L (en) | 1981-06-13 |
| US4599705A (en) | 1986-07-08 |
| IL61678A (en) | 1984-04-30 |
| SG82784G (en) | 1985-09-13 |
| SE451514B (sv) | 1987-10-12 |
| SE8008737L (sv) | 1981-06-14 |
| IL61678A0 (en) | 1981-01-30 |
| AU6531480A (en) | 1981-06-18 |
| IT8026644A0 (it) | 1980-12-12 |
| CA1158782A (fr) | 1983-12-13 |
| NL8006769A (nl) | 1981-07-16 |
| GB2065972A (en) | 1981-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2472246A1 (fr) | Cellule programmable pour reseaux electroniques programmables | |
| BE890866A (fr) | Cellule programmable perfectonnee pour reseaux electroniques programmables | |
| US7863655B2 (en) | Phase change memory cells with dual access devices | |
| FR2475295A1 (fr) | Diode et dispositif rom ou eeprom utilisant cette diode | |
| FR2536194A1 (fr) | Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor | |
| FR2973554A1 (fr) | "dispositif electronique de type selecteur" | |
| KR20060132038A (ko) | 층을 이루는 가변 저항 메모리 장치 및 그 제조 방법 | |
| FR2725309A1 (fr) | Dispositif memoire non volatile a semi-conducteurs et procede de fabrication de celui-ci | |
| EP2304819A1 (fr) | Dispositif memoire et memoire cbram a fiabilite amelioree | |
| EP2706583B1 (fr) | Cellule mémoire à changement de phase | |
| FR3038449A1 (fr) | ||
| FR2478376A1 (fr) | Dispositif semi-conducteur du type cellule de memorisation a transistor a enrichissement et resistance, et son procede de fabrication | |
| FR2490860A1 (fr) | Dispositif semi-conducteur de memorisation programmable a lecture seule, de type a jonction en court-circuit | |
| EP3510644B1 (fr) | Cellule memoire non-volatile resistive a base d'oxyde et son procede de fabrication | |
| FR2511539A1 (fr) | Dispositif de memoire remanente | |
| FR2549274A1 (fr) | Cellule de memoire vive dynamique a rendement eleve et procede de fabrication | |
| EP3840049A1 (fr) | Cellule elementaire comportant une memoire resistive et procede d'initialisation associe | |
| EP3671844A1 (fr) | Procede de fabrication d'une memoire ferroelectrique et procede de co-fabrication d'une memoire ferroelectrique et d'une memoire resistive | |
| EP3984073B1 (fr) | Procédé de fabrication d'une cellule mémoire résistive de type oxram | |
| EP3496168B1 (fr) | Procédé de fabrication d'un point memoire de type oxram pour limiter les dispersions des caractéristiques et le memoire correspondant | |
| KR100583967B1 (ko) | 이중 캐핑막을 갖는 상변화 기억소자 및 그 제조방법 | |
| EP3984072A1 (fr) | Procédé de détermination d'un paramètre de fabrication d'une cellule de mémoire vive résistive | |
| WO2021122358A1 (fr) | Cellule elementaire comportant une memoire resistive et un dispositif destine a former un selecteur, matrice de cellules, procedes de fabrication et d'initialisation associes | |
| FR3139934A1 (fr) | Cellule mémoire à changement de phase | |
| BE900365R (fr) | Transistor a film mince. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |