FR2490860A1 - Dispositif semi-conducteur de memorisation programmable a lecture seule, de type a jonction en court-circuit - Google Patents

Dispositif semi-conducteur de memorisation programmable a lecture seule, de type a jonction en court-circuit Download PDF

Info

Publication number
FR2490860A1
FR2490860A1 FR8116811A FR8116811A FR2490860A1 FR 2490860 A1 FR2490860 A1 FR 2490860A1 FR 8116811 A FR8116811 A FR 8116811A FR 8116811 A FR8116811 A FR 8116811A FR 2490860 A1 FR2490860 A1 FR 2490860A1
Authority
FR
France
Prior art keywords
junction
semiconductor
region
voltage
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8116811A
Other languages
English (en)
Other versions
FR2490860B1 (fr
Inventor
Hideo Yoshino
Eisuke Arai
Kazuhide Kiuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP13326080A external-priority patent/JPS5758354A/ja
Priority claimed from JP55162565A external-priority patent/JPS5834948B2/ja
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of FR2490860A1 publication Critical patent/FR2490860A1/fr
Application granted granted Critical
Publication of FR2490860B1 publication Critical patent/FR2490860B1/fr
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/926Elongated lead extending axially through another elongated lead

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

L'INVENTION SE RAPPORTE A UN DISPOSITIF SEMI-CONDUCTEUR DE MEMORISATION PROGRAMMABLE A LECTURE SEULE DE TYPE A JONCTION EN COURT-CIRCUIT. SELON L'INVENTION, LE DISPOSITIF DE MEMORISATION COMPREND UNE REGION SEMI-CONDUCTRICE 21, 23, 25 COMPRENANT AU MOINS UNE JONCTION PN ET UNE ELECTRODE DE COMMANDE 32 COUPLEE A L'UNE DES JONCTIONS 22 OU 24. LA JONCTION EST DETRUITE EN UTILISANT UN EFFET D'INJECTION DE SUPPORT OU DE CHAMP DANS LA REGION SEMI-CONDUCTRICE AU MOYEN D'UNE TENSION APPLIQUEE A L'ELECTRODE DE COMMANDE 32. L'INVENTION PERMET UNE ECRITURE PLUS SURE ET PLUS AISEE DANS DE TELS DISPOSITIFS APRES DESTRUCTION DE LA JONCTION.

Description

La présente invention a pour objet un dispositif
semi-conducteur de mémorisation, et se rapporte plus particu-
lièrement à un dispositif semi-conducteur de mémorisation
programmable à lecture seule (PROM)de type à jonction en court-
circuit. Dans un-dispositif semi-conducteur de mémorisation programmable à lecture seule dénommé ci-après pour plus de
brièveté PROM, de type à jonction en court-circuit, un phénomè-
ne de destruction ou de claquage à une jonction est uniquement utilisé de façon à constituer un état binaire correspondant à
une information. Un tel dispositif semi-conducteur PROM est dé-
crit par exemple dans le document "Digest of Technical Papers"
de la Onzième Conférence (Internationale 1979) sur les Disposi-
tifs à l'Etat Solide (Tokyo, pages 75 et 76, 27 à 29 août 1979).
Le dispositif semi-conducteur PROM décrit dans ce document comprend un substrat de silicium monocristallin et une structure de jonction NPN, par exemple formée dans la direction longitudinale. Ce dispositif semiconducteur PROM est dans un état d'impédance relativement élevé avec une tension normale (par exemple 5 volts), c'est-à-dire dans un état o il n'est pas
susceptible d'écrire une information. De façon à écrire une in-
formation dans un dispositif semi-conducteur PROM, une tension
élevée (par exemple 20 volts) est appliquée à travers la jonc-
tion de façon à créer un phénomène de claquage de sorte qu'il passe un courant important à travers la jonction de manière à la chauffer et par suite à diffuser une électrode métallique ou
une impureté dans le semi-conducteur en détruisant ou court-
circuitant la jonction de façon à créer un.état d'impédance faible.
Dans le dispositif semi-conducteur PROM ainsi cons-
truit, cependant, la tension d'écriture est déterminée par les tensions de claquage des jonctions individuelles des dispositifs
et les tensions de claquage varient en fonction de la concentra-
tion d'impuretés du dispositif semi-conducteur ou des configura-
tions des jonctions. En conséquence, lorsque la tension d'écri-
ture est amenée à une valeur critique, il est nécessaire de fai-
re varier la tension d'écriture en fonction de la non-uniformité des tensions de claquage des dispositifs PROM. Pour cette raison,
la tension d'écriture est généralement réglée à une valeur sen-
siblement plus importante que la tension de claquage déterminée
en prenant en considération la non-uniformité des caractéristi-
ques. Bien sûr, il est possible d'abaisser la tension de claquage en réduisant la résistance de claquage de la jonction afin d'abaisser la tension d'écriture par une telle mesure; cependant, la possibilité d'une écriture erronée d'information augmente compte tenu de la non-uniformité des caractéristiques du dispositif de construction classique. Lorsque la tension d'écriture dépasse celle décrite ci-dessus, la formation des circuits périphériques devient difficile, ce qui augmente la consommation de puissance au moment de l'écriture, rendant ainsi
impossible des économies de puissance électrique.
Dans la construction de l'art antérieur décrite ci-
dessus, il est de pratique commune de former une jonction PN
dans le substrat semi-conducteur. Avec cette construction cepen-
dant, la puissance électrique fournie au moment de l'écriture
pour faire claquer la jonction est utilisée également pour chauf-
fer le substrat semi-conducteur lui-même, de sorte que, de mani-
ère à chauffer la jonction dans une mesure suffisante de façon
à la détruire ou à la court-circuiter, il est nécessaire d'uti-
liser une quantité excessive de puissance, ce qui est évidemment
peu souhaitable.
En conséquence, un objet essentiel de l'invention est de prévoir un dispositif semi-conducteur PROM du type à jonction en court-circuit perfectionné susceptible de réduire la tension
d'écriture par rapport au dispositif de l'art antérieur.
Un autre objet de l'invention est de prévoir un dispo-
sitif semi-conducteur du type décrit ci-dessus qui puisse égale-
ment réduire la puissance d'écriture par rapport à celle requise
selon l'art antérieur.
Conformément à l'invention, on prévoit un dispositif semi-conducteur PROM de type à jonction en court-circuit, d'un type comprenant au moins une jonction qui peut être détruite par
application à travers elle d'une tension supérieure à une ten-
sion de claquage de la jonction de façon à modifier l'état de la jonction d'un état de résistance élevé à un état de résistance
faible pour écrire une information dans le dispositif semi-con-
ducteur, ce dispositif étant caractérisé en ce que une électro-
de de commande est couplée à la jonction, grâce à quoi une ten-
sion ayant une valeur prédéterminée par rapport au potentiel de référence de la jonction est appliquée à l'électrode de comman-
de pour détruire la jonction.
L'invention apparaîtra plus clairement à l'aide de la
description qui va suivre faite en référence aux dessins annexés
dans lesquels:
- la figure 1 est une vue en coupe longitudinale mon-
trant un mode de réalisation d'un dispositif semi-conducteur PROM de type à jonction en court-circuit conforme à l'invention; - la figure 2 montre les courbes caractéristiques de
courant-tension utiles pour expliquer le fonctionnement du dis-
positif semi-conducteur illustré à la figure 1;
- la figure 3 est une vue en coupe longitudinale mon-
trant un autre mode de réalisation de l'invention;
- la figure 4 est une vue en coupe longitudinale mon-
trant encore un autre mode de réalisation de l'invention; - la figure 5 montre les courbes caractéristiques tension-courant utiles pour expliquer le fonctionnement du mode de réalisation illustré à la figure 4;
- la figure 6 est une vue en coupe longitudinale mon-
trant un autre mode de réalisation encore de l'invention; - la figure 7 montre les courbes caractéristiques tension-courant utiles pour expliquer le fonctionnement du mode de réalisation de la figure 6;
- la figure 8 est une vue en coupe longitudinale mon-
trant un autre mode de réalisation de l'invention, et
- la figure 9 est un diagramme de connexion d'un dis-
positif réel PROM obtenu en connectant des dispositifs semi-
conducteurs de l'invention illustrés à la figure 8 selon une matrice.
Un dispositif semi-conducteur de mémorisation program-
mable à lecture seule (PROM)-de type à jonction en court-cir-
cuit tel qu'illustré à la figure 1 comprend un substrat 20 cons-
titué d'un verre de quartz, par exemple une région 21 d'un film
de silicium monocristallin de type P formé sur la majeure surfa-
ce 20a du substrat 20, une région 23 d'un film de silicium monocristallin de type N+ formé de façon contigue d'un côté de la région 21 de façon à constituer une jonction PN+ entre ces deux régions, et une région 25 comprenant un film de silicium monocristallin de type N+ contig"e à la région 21 du côté oppo- sé de cette région de façon à former une autre jonction PN entre ces deux régions, lesdites régions étant juxtaposées dans une direction horizontale pour former ainsi une structure de
jonction N PN.
Une couche électroconductrice 31 constituée de molyb-
dène ou d'un métal analogue est formée au-dessus de la surface
supérieure de la région 21 à travers un film 30 d'oxyde de sili-
cium ayant une épaisseur suffisante pour appliquer un effet de
champ sur la région (par exemple 100 à 2 000 A) s'étendant au-
dessus de parties des régions 23 et 25. Un film d'oxyde de
silicium 26 est appliqué de façon à couvrir les surfaces supé-
rieures exposées du substrat 20, le film d'oxyde 30 et le film conducteur 31, et une partie du film d'oxyde de silicium 26 est
éliminée de façon à connecter une couche conductrice 32 consti-
tuée d'aluminium ou analogue à la couche conductrice 31 avec un contact ohmique. Des parties du film d'oxyde de silicium 26 et situées au-dessus des régions 23 et 25 sont éliminées et ensuite des couches électroconductrices 27 et 28, constituées en aluminium par exemple, sont formées sur la couche d'oxyde de silicium 26 de façon à former des contacts ohmiques avec les
régions 23 et 25.
Ce dispositif semi-conducteur peut être fabriqué selon
les étapes suivantes.
Tout d'abord un film amorphe de silicium est déposé
sur la majeure surface 20a du susbstrat de quartz par la techni-
que de croissance en phase vapeur par exemple. Ensuite le film de silicium amorphe est attaqué photographiquement de façon à découvrir les parties qui sont utilisées pour former les régions
21, 23 et 25. Le film de silicium amorphe restant est cristalli-
sé au moyen de la technique de recuit au laser. Une telle tech-
nique de recuit au laser est décrite par exemple dans "Applied
Physics Letters" Volume 35, No 1, 1er juillet 1979, pages 71-74..
Un film d'oxyde de silicium 30 ayant une épaisseur d'environ O, 500 angstroms (A) est formé de façon à recouvrir les régions
21, 23 et 25, et ensuite une couche électroconductrice 31 cons-
tituée de molybdène est formée dans une position qui correspond à la région 23 et aux jonctions 22, 24. Des impuretés désirées sont alors introduites dans les régions respectives aux concen- trations désirées au moyen d'une technique d'implantation d'ions. Par exemple, des ions de bore sont implantés dans la région 21 jusqu'à une concentration de 1015 à 1018 atomes/cm3, tandis que des ions d'arsenic sont implantés dans les régions
23 et 25 jusqu'à une concentration de 1020 à 1021 atomes/cm3.
Après formation du film d'oxyde de silicium 26 par la technique de croissance en phase vapeur, les parties voulues du film d'oxyde de silicium 26 sont attaquées et éliminées, puis un film d'aluminium est formé selon le procédé d'évaporation sous vide. Le film d'aluminium est attaqué en utilisant un masque constitué en réseau pour former les couches conductrices 27, 28
et 32.
Le dispositif semi-conducteur est utilisé en tant qu'élément PROM comprenant un semi-conducteur de type N PN
Lorsqu'une tension VD est appliquée à travers les couches élec-
troconductrices 27 et 28 sans appliquer une tension Vc à la couche électroconductrice 32 agissant en tant qu'électrode de
commande, le dispositif semi-conducteur manifeste une caracté-
ristique courant-tension telle qu'illustrée à la figure 2.
Lorsque la tension appliquée VD est plus petite qu'une tension
de claquage ou de destruction VB, selon la polarité de la ten-
sion appliquée, la jonction PN+ 22 ou 24 devient non-conductrice
bloquant ainsi l'écoulement de courant, de sorte que le disposi-
tif semi-conducteur est dans un état de résistance élevé. Cepen-
dant, lorsque la tension appliquée dépasse la tension de claqua-
ge VB' la jonction PN 22 ou 24 devient conductrice et commence à laisser passer le courant. De façon plus précise, le courant
s'écoule selon la courbe a qui manifeste d'abord une caractéris-
tique de résistance négative, et alors une caractéristique de
faible résistance faisant augmenter instantanément le courant.
Lorsque le courant est passé pendant un temps prédéterminé, la jonction PN+ 22 ou 24 chauffe de sorte que l'impureté contenue dans la région 23 ou 25 à concentration élevée diffuse dans la région 21 pour atteindre la région 25 ou 23 en détruisant la jonction PN+ 22 ou 24, avec pour résultat que le dispositif
semi-conducteur passe à un état de faible résistance, présen-
tant par suite une caractéristique courant-tension telle que montrée par la courbe b.
En outre, dépendant des dimensions et des concentra-
tions d'impuretés des régions respectives, des alliages eutec-
tiques demétaux comprenant la couche conductrice 27 ou 28 et
les métaux comprenant les régions 23 ou 25 et 21 sont intro-
duits dans la région 23 ou 25 et dans la région 21 détruisant par suite la jonction PN 22 ou 24. En conséquence, à moins qu'une tension supérieure à la tension VB ne soit appliquée, la résistance entre les couches conductrices 27 et 28 est élevée, mais lorsqu'une tension dépassant la tension VB est
appliquée, la résistance devient faible permettant ainsi d'é-
crire une information.
L'élément PROM présente une caractéristique tension-
courant telle qu'illustrée à la figure 2. Ainsi, lorsqu'une tension est appliquée à travers la couche électroconductrice 27 et 28 sans qu'une tension ne soit appliquée sur la couche électroconductrice agissant comme électrode de commande, le courant s'écoule comme montré par la courbe a illustrée à la
figure 2 quand la tension appliquée dépasse la tension de ola-
quageV., présentant ainsi une caractéristique similaire à la courbe illustrée à la figure 2. Lorsqu'une tension VD, par
exemple VD = 9 volts, est appliquée à travers les couches con-
ductrices 27 et 28, tandis que la couche conductrice 32 est alimentée avec une tension positive Vc, par exemple Vc = 10 volts, le courant s'écoule comme montré par la courbe c ce qui signifie que l'écriture d'une information est rendue possible avec une tension Vp, par exemple Vp = 9 volts, bien plus faible que la tension de claquage VB. Après que la jonction PN ait été détruite ou court-circuitée, l'information est écrite, l'élément PROM passe dans un état de faible résistance représenté par la
courbe b.
Etant donné que dans ce mode de réalisation, les régions semiconductrices monocristallines 21, 23 et 25 sont formées sur le substrat 20 présentant une faible conductivité thermique et recouvertes par un film d'oxyde de silicium 26 à
l'exception des parties reliées électriquement aux couches con-
ductrice 27 et 28, la chaleur engendrée à la jonction PN+ 22 ou 24 n'est pas transférée à l'extérieur, permettant ainsi d'écrire une information dans l'élément PROM en utilisant une faible puissance électrique. En outre, étant donné que les
jonctions PN +22 et 24 sont formées dans des films semi-conduc-
teurs monocristallins, il est possible de contrôler effective-
ment et précisément leur position, améliorant ainsi les carac-
téristiques de la jonction PN. Ceci assure non seulement un état de résistance élevé avant écriture, mais également améliore
la fiabilité de l'élément PROM.
En outre, selon le mode de réalisation ci-dessus dé-
crit, une information peut être écrite avec une faible tension
en supplément de la caractéristique ci-dessus mentionnée permet-
tant l'écriture d'une information programmée avec une faible
puissance électrique.
Quoique dans le mode de réalisation précédemment dé-
crit les jonctions N PN+ soient formées par trois régions, si
désiré, la région 25 peut être omise de façon à relier la cou-
che conductrice 28 à la région 21 par un contact ohmique. Dans
ce cas, la jonction PN+ est réduite à un, mais il doit être en-
tendu que l'objet de l'invention peut être atteint en détruisant
au moins une jonction PN. D'autre-part, la structure semi-con-
ductrice combinée N PN peut être remplacée par une structure
semi-conductrice combinée P NPX.
La figure 3 illustre un mode de réalisation modifié
de l'invention dans lequel les éléments identiques ou corres-
pondants à ceux décrits à la figure 1 ont été représentés par les mêmes références numériques. Le dispositif semi-conducteur PROM illustré à la figure 3 est formé en utilisant une technique
d'isolation totale par silicium oxydé poreux (FIPOS). La diffé-
rence de ce mode de réalisation par rapport au semi-conducteur décrit à la figure 1 est que dans une telle construction la
région semi-conductrice N PN+ est entourée par une couche d'iso-
lation 20A. Une telle structure est fabriquée par exemple selon
les étapes suivantes. Tout d'abord un substrat de silicium mono-
cristallin de type P 20 ayant une concentration de bore de
1 x 10 17/cm3 est préparé. La surface du substrat 20 à l'excep-
tion d'une partie formant une région isolée semi-conductrice est recouverte par un masque (non représenté) pour fabriquer à partir de la technique de réaction anodique une région de silicium poreux entourant ladite région isolée formant une île. Une telle technique de réaction anodique est décrite dans le
brevet GB 2 038 548A.
Après oxydation thermique pendant soixante dix minutes dans une atmosphère d'oxygène humide, une couche d'un film d'oxyde de silicium poreux 20A est formée, grâce à quoi est
formée une île constituée du silicium semi-conducteur monocris-
tallin restant ayant une épaisseur d'environ 0,5 micron et une largeur d'environ 20 microns à l'intérieur de la région d'oxyde de silicium poreux 20A. 1 Ensuite, un film mince d'oxyde 30 ayant une épaisseur de 500 angstroms est formé par dessus la région formant île et une couche 31 polycristalline dopée à l'arsenic As ayant une largeur de 3 microns et une épaisseur de 0,5 micron est formée sur le film d'oxyde 30 en tant qu'électrode de commande. Des
ions de phosphore sont implantés dans la surface du semi-conduc-
teur en utilisant la couche 31 de silicium polycristallin for-
mant masque pour constituer la région semi-conductrice N. A ce moment, la concentration du semi-conducteur N est d'environ
1021 cm3. Après une phase de chauffage à 9000C dans une atmos-
phère d'azote N2 par exemple, un film isolant 26 comprenant un oxyde de silicium ou un film de verre phosphosilicaté avec une
épaisseur de 0,6 micron est formé sur la surface du semi-conduc-
teur. Ensuite, après recuit, l'électrode d'aluminium est déposée
selon la technique de dépôt à travers les orifices. Le fonction-
nement du dispositif obtenu de cette manière est semblable à
celui du dispositif illustré à la figure 1. Dans le semi-conduc-
teur PROM fabriqué de cette manière, l'expérience confirme que lorsque la tension appliquée à l'électrode de commande est de 0 volt la tension de claquage est d'environ 14 volts, tandis que
lorsque la tension de commande est supérieure à 1 volt, la ten-
sion de claquage est réduite de moitié par rapport à la tension
de claquage précédente.
Dans cette variante de réalisation, la fonction de la
jonction court-circuitée est contrôlée par l'électrode de com-
mande en utilisant un effet de champ semblable à celui d'un transistor à effet de champ MOS (métal-oxyde-semi-conducteur),
mais on doit bien comprendre qu'une telle fonction peut égale-
ment être commandée par une fonction similaire à celle d'un transistor bipolaire.
La figure 4 est une vue en coupe longitudinale mon-
trant une telle variante dans laquelle les éléments identiques semblables à ceux du dispositif illustré à la figure 1 sont désignés par les mêmes références numériques. A la figure 4, des parties du film d'oxyde de silicium 26 sont éliminées de façon à constituer une couche conductrice 33 avec des contacts ohmiques avec les régions 21, 23 et 25. La caractéristique de
tension-courant de cet élément PROM est montrée à la figure 5.
Lorsqu'une tension est appliquée à travers les couches conductrices 27 et 28 avec la couche conductrice 33 agissant comme électrode de commande à laquelle est appliquée une tension
qui polarise de façon inverse la jonction PN 22 ou 24, un cou-
rant important s'écoule lorsque la tension dépasse une tension de claquage VB1 comme montré à la courbe a de la figure 5. Dans la situation dans laquelle aucune tension n'est appliquée à la couche conductrice 33, un courant important s'écoule après que la tension appliquée ait dépassé une tension de claquage VB2
comme montré par la courbe b de la figure 5, tandis que lors-
qu'une tension qui polarise de façon directe la jonction PN+ 22
ou 24 est appliquée à la couche conductrice 33, un courant im-
portant s'écoule comme montré par la courbe c, lorsque la ten-
sion appliquée dépasse une tension de claquage VB3. La jonction PN est détruite ou court-circuitée par la chaleur engendrée par le courant, grâce à quoi l'élément PROM vient à présenter un
faible état de résistance comme illustré par la courbe d permet-
tant ainsi l'écriture d'une information. Comme décrit ci-dessus, selon la valeur de la tension appliquée, la tension maximale nécessaire à l'écriture d'une information diffère, les valeurs de tension étant exprimées par une relation VB1 > VB2 > VB3. En
conséquence, lorsque l'électrode de commande est polarisée di-
rectement, l'écriture d'une information devient possible avec
une tension inférieure.
La figure 6 montre encore un autre mode de réalisation 1 0 ayant des jonctions PNPN dans laquelle figure les éléments identiques ou similaires à ceux décrits à la figure 1 ont été désignés par les mêmes références numériques. Sur la majeure surface 20a du substrat 20 sont formées dans la direction horizontale, une région de type P 34 d'un film de silicium monocristallin, une région de type N 35 d'un film de silicium monocristallin, une région de type P 36 d'un film de silicium monocristallin, et une région de type N 37 constituée d'un film de silicium monocristallin de façon à former une jonction
PNPN. Ces régions et les parties exposées de la surface supé-
rieure du substrat 20 sont recouvertes par un film d'oxyde de silicium 26, et une partie de ce film est éliminée de façon à relier une couche conductrice 38 d'aluminium ou analogue à la région 36 de type P avec un contact ohmique. Les autres parties
du film d'oxyde de silicium 26 sont également éliminées de fa-
çon à relier les couches conductrices 27 et 28 à la région de
type P 34 et à la région de type N 37 par des contacts ohmiques.
La caractéristique tension-courant obtenue à partir du disposi-
tif ci-dessus décrit est illustrée à la figure 7.
Lorsqu'une tension positive est appliquée à la couche
conductrice 27, et lorsque la couche conductrice 28 est mainte-
nue au potentiel de la masse, la tension de la couche conduc-
trice 38 agissant en tant qu'électrode de commande est réduite à zéro (c'est-à-dire au potentiel de la masse), la jonction PN entre les régions 35 et 36 étant polarisée en inverse, de sorte qu'aucun courant ne s'écoule à moins qu'on augmente la tension appliquée à la couche conductrice 27. Par suite, comme montré par la courbe a de la figure 7, un courant important s'écoule après que la tension de claquage a dépassé VB1. Cependant,
comme la tension positive est appliquée sur la couche conduc-
trice 38, la tension de claquage de la jonction PN entre les
régions 35 et 36 a diminué par suite de l'injection des porteurs.
En conséquence, comme montré par la courbe b, un courant impor-
tant s'écoule après que la tension de claquage a dépassé la va-
leur VB2. Par chauffage de la jonction PN par le courant, la jonction PN est détruite ou court-circuitée de façon à passer dans son état de faible résistance comme montré par la courbe c
de la figure 7. En conséquence, un courant suffisamment impor-
tant même lorsqu'une faible tension est appliquée à,la couche
conductrice 27 pour détruire la jonction PN s'établit, permet-
tant par suite l'écriture d'une information. Bien que la struc-
ture semi-conductrice combinée soit du type PNPN, la structure peut être remplacée par une structure du type NPNP. Dans chacun des modes de réalisation ci-dessus décrits,
il doit être entendu que le type et la concentration de l'impu-
reté dans les régions respectives peuvent être convenablement
modifiés. En outre, au lieu de cristalliser un film semi-conduc-
teur polycristallin ou amorphe par la technique de recuit au laser, et d'autres techniques de cristallisation telles que le recuit au moyen d'un faisceau électronique ou le recuit au moyen
d'un faisceau ionique, etc..., on peut former un silicium mono-
cristallin sur un film d'oxyde de silicium poreux isolant selon la technique FIPOS précédemment mentionnée, ou on peut former un film semiconducteur monocristallin sur un substrat de saphir
selon la technique épitaxiale. En outre, les matériaux qui cons-
tituent les jonctions PN peuvent être des semi-conducteurs amor-
phes ou polycristallins au lieu du silicium monocristallin.
L'alumine, le titanate de barium, etc.... ayant une
faible conductivité thermique peuvent être utilisés comme subs-
trat. Etant donné qu'un substrat dans son ensemble doit avoir
une conductivité thermique faible, un substrat préparé en for-
mant un film d'oxyde de silicium épais, etc..., agissant comme film isolant sur un tel substrat électroconducteur tel qu'un
* substrat de silicium monocristallin peut également être utilisé.
Lorsque le phénomène de court-circuitage de la jonc-
tion est utilisé, une jonction Schottky peut être utilisée au
lieu d'une jonction PN. Dans ce cas, l'une des régions semi-con-
ductrices constituant la région PN est remplacée par un métal.
Un circuit PROM Utilisant le semi-conducteur conforme
à l'invention sera maintenant décrit en faisant référence à la.
figure 8 qui montre une coupe longitudinale d'une partie d'un
circuit PROM et à la figure 9 qui montre un diagramme de conne-
xion de ce circuit.
Comme montré à la figure 8, un film d'oxyde de sili-
cium épais 41 est formé sur une partie prédéterminée de la ma-
jeure surface d'un substrat de silicium monocristallin 40 et une région 42 de type N+ d'un film de silicium monocristallin, une région 43 de type P d'un film de silicium monocristallin et une région 44 de type N + d'un film de silicium monocristallin sont juxtaposées sur le film d'oxyde de silicium 41 dans la direction horizontale de façon à former des régions N+ PN+. Sur
ces régions 42, 43 et 44 est formée une couche 46 électroconduc-
trice à travers un film isolant mince 45. La région 42 est for-
mée de façon à s'étendre depuis l'extrémité gauche du film d'oxyde de silicium 41 jusqu'à atteindre la majeure surface du
substrat 40. Des couches diffusées de type N+ 48 et 49 sont for-
mées sur la majeure surface du substrat 40 qui ne reçoit pas le film d'oxyde de silicium 41. Un film d'oxyde de silicium 50 agissant comme un film isolant de grille est formé de façon à recouvrir une partie de la majeure surface du substrat 40 et les couches diffusées 48 et 49, et une couche conductrice 52
(X) agissant comme électrode de commande est formée sur la cou-
che d'oxyde de silicium 50 de façon à relier les extrémités opposées des couches diffusées 48 et 49. Les couches diffusées
48 et 49, le film d'oxyde de silicium 50 et la couche conduc-
trice 52 (X) formés sur la surface du substrat 40 constituent un dispositif MOS FET (transistor à effet de champ du type MOS).
Après recouvrement de tous ces éléments avec un film d'oxyde de silicium 53, une partie de ce film en est éliminée de façon à connecter une couche électroconductrice 55 (Y) constituée d'aluminium par exemple, à la région N 44 en formant un contact ohmique. Des parties des films d'oxyde de silicium 50 et 53 sont éliminées de façon à relier électriquement la couche conductrice (non représentée) avec des contacts ohmiques en direction de la couche diffusée 48. Comme décrit ci-dessus, un MOS FET et un PROM sont reliés en série de façon à constituer une cellule de mémorisation. Une pluralité de telles cellules de mémorisation sont connectées dans une matrice comme illustré à la figure 9 de façon à former un dispositif de mémorisation programmable à
lecture seule.
Comme montré à la figure 9, les cellules de mémorisa-
tion Mil à MMn sont connectées selon des colonnes par des con-
ducteurs de commande de lecture ou d'écriture X1 à Xm, selon des
rangées d'écriture ou de lecture selon des lignes d'alimenta-
tion de courant Y1 à Yn et sont mises à la masse par des lignes
E, d'une manière bien connue dans la technique. Chacun des sym-
boles Cî-Cm représente des lignes de commande d'écriture pour reIidr comqrunément les électrodes de commande des cellules
PROM alignées le Zong de chaque colonne.
De façon à écrire une information dans la cellule de mémoire M11, des tensions suffisantes pour "démarrer" le MOS FET et pour abaisser la tension de claquage de la jonction PN de l'élément PROM sont appliquées au fil de commande X et au fil de commande C respectivement et concurremment avec cela, une tension supérieure à la tension de claquage de la jonction PN de l'élément PROM est appliquée. Dans ces conditions, seulement
l'élément PROM de la cellule de mémorisation M devient conduc-
teur, grâce à quoi la jonction PN est détruite de façon à pré-
senter une faible résistance. En conséquence, une information est stockée dans la cellule de mémorisation M1il Pour lire
l'information stockée, des tensions sont appliquées par l'inter-
mediaire du fil de commande X1 et par l'intermédiaire du fil de détection de courant de lecture Y1. Ainsi, seulement la cellule de mémorisation M1 laisse passer un courant entre les fils Y1 et E et le courant est détecté en tant qu'information "1" par exemple. Lorsqu'une écriture n'est pas faite, l'élément PROM de la cellule de mémoire présente un état de résistance élevé de sorte qu'aucun courant ne s'écoule même lorsque lestensions sont appliquées sur ses fils de commande et de détection de courant de lecture, de sorte que l'état détecté sera lu "0" par exemple. Comme décrit ci-dessus, il est possible de choisir n'importe quelle cellule de mémorisation désirée pour y écrire
et y lire une information.
Comme décrit ci-dessus, selon le semi-conducteur con-
forme à l'invention, il-est possible d'écrire une information dans l'élément PROM avec une faible puissance électrique, et
lorsqu'une électrode de commande est ajoutée, il devient possi-
ble d'écrire une information même avec une faible tension. En conséquence, lorsqu'un circuit PROM est fabriqué avec de tels seï%l-conducteurs, il est possible d'écrire un programme avec une puissance électrique et une tension inférieures à celles
requises selon l'art antérieur, rendant ainsi aisée la consti-
tution d'un circuit périphérique et améliorant la fiabilité et
la densité du circuit intégré.

Claims (14)

REVENDICATIONS
1. Dispositif semi-conducteur de mémorisation program-
mable à lecture seule (PROM) de type à jonction en court-circuit,
comprenant au moins une jonction qui peut être détruite en y ap-
pliquant à travers elle une tension supérieure à une tension de claquage de la jonction de façon à faire passer l'état de cette jonction d'un état de résistance élevée à un état de résistance faible pour l'écriture d'une information dans le dispositif semi- conducteur, caractérisé en ce qu'il comprend une électrode de commande (32) couplée à ladite jonction (22 ou 24), grâce à quoi une tension ayant une valeur prédéterminée par rapport à
un potentiel de référence de ladite jonction est appliquée à la-
dite électrode de commande pour détruire ladite jonction.
2. Dispositif selon la revendication 1, caractérisé
en ce que ladite jonction comprend au moins une jonction PN.
3. Dispositif selon la revendication 1, caractérisé en ce que ladite jonction comprend au moins une jonction Schottky.
4. Dispositif selon la revendication-1, caractérisé en ce que ladite jonction présente une structure de jonction
PNPN.
5. Dispositif selon l'une des revendications précé-
dentes, caractérisé en ce que ladite jonction est formée sur
une couche isolante (20).
6. Dispositif selon la revendication 5, caractérisé en ce que ladite couche isolante comprend un matériau à base
d'oxyde de silicium poreux (20A), ladite jonction étant entou-
rée par ledit matériau.
7. Dispositif selon la revendication 5, caractérisé en ce que ladite couche isolante comprend une couche d'oxyde
de silicium ou une couche de verre à base de quartz.
8. Dispositif selon la revendication 1, caractérisé en ce que ladite jonction comprend deux jonctions PN formant ainsi une région semiconductrice active avec trois régions combinées, ladite région étant déposée sur une couche isolante (20) sur la surface de laquelle est formé, qui l'entoure, un
film isolant (26, 30) ayant une épaisseur suffisante pour pro-
voquer un effet de champ, ladite électrode de commande (32, 33,
) étant déposée sur ladite couche isolante, et les deux ré-
gions latérales de ladite région active semi-conductrice étant
reliées à des bornes d'alimentation respectivement.
9. Dispositif selon la revendication 8, caractérisé en ce que ladite électrode de commande comprend une couche de
silicium polycristallin dopée ou un film métallique.
10. Dispositif selon la revendication 1, caractérisé en ce que ladite jonction comprend deux jonctions PN formant ainsi une région semiconductrice active avec trois régions
combinées, ladite électrode de commande (33, 55) étant connec-
tée directement à une région de commande à l'intérieur desdites
régions semi-conductrices actives, et les deux régions latéra-
les desdites régions semi-conductrices actives étant reliées à
des bornes d'alimentation respectivement.
11. Dispositif selon la revendication 8 ou la reven-
dication 10, caractérisé en ce que lesdites régions semi-conduc-
trices actives présentent une structure NPN.
12. Dispositif selon la revendication 1, caractérisé en ce que ladite jonction comprend trois jonctions PN formant ainsi des régions semiconductrices actives, ladite électrode de commande (38) est reliée à une région de type conductrice
(36) prise en sandwich entre deux autres régions semi-conduc-
trices (35, 37) de ladite région semi-conductrice active, les régions P et N à chaque extrémité de la région semi-conductrice
étant reliées à des bornes d'alimentation respectivement.
13. Dispositif selon la revendication 12, caractérisé en ce que ladite région semi-conductrice active présente une
structure PNPN.
14. Dispositif selon l'une des revendications précé-
dentes, caractérisé en ce que la jonction est faite en un maté-
riau de silicium monocristallin ou de silicium polycristallin.
FR8116811A 1980-09-24 1981-09-04 Dispositif semi-conducteur de memorisation programmable a lecture seule, de type a jonction en court-circuit Expired FR2490860B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13326080A JPS5758354A (en) 1980-09-24 1980-09-24 Semiconductor device
JP55162565A JPS5834948B2 (ja) 1980-11-20 1980-11-20 半導体記憶装置

Publications (2)

Publication Number Publication Date
FR2490860A1 true FR2490860A1 (fr) 1982-03-26
FR2490860B1 FR2490860B1 (fr) 1986-11-28

Family

ID=26467656

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8116811A Expired FR2490860B1 (fr) 1980-09-24 1981-09-04 Dispositif semi-conducteur de memorisation programmable a lecture seule, de type a jonction en court-circuit

Country Status (6)

Country Link
US (1) US4538167A (fr)
CA (1) CA1177957A (fr)
DE (1) DE3137730C2 (fr)
FR (1) FR2490860B1 (fr)
GB (1) GB2086653B (fr)
NL (1) NL189163C (fr)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4903094A (en) * 1986-08-26 1990-02-20 General Electric Company Memory cell structure having radiation hardness
JPS63312674A (ja) * 1987-06-16 1988-12-21 Nissan Motor Co Ltd 薄膜半導体装置
DE3855533T2 (de) * 1987-12-28 1997-01-23 Fuji Electric Co Ltd Halbleiteranordnung mit isoliertem Gate
JPH01187837A (ja) * 1988-01-22 1989-07-27 Agency Of Ind Science & Technol 半導体集積回路
JPH07109906B2 (ja) * 1988-03-03 1995-11-22 松下電器産業株式会社 超伝導トランジスタ回路
US5773151A (en) * 1995-06-30 1998-06-30 Harris Corporation Semi-insulating wafer
US5789795A (en) * 1995-12-28 1998-08-04 Vlsi Technology, Inc. Methods and apparatus for fabricationg anti-fuse devices
US5793094A (en) * 1995-12-28 1998-08-11 Vlsi Technology, Inc. Methods for fabricating anti-fuse structures
US5783467A (en) * 1995-12-29 1998-07-21 Vlsi Technology, Inc. Method of making antifuse structures using implantation of both neutral and dopant species
US5723358A (en) * 1996-04-29 1998-03-03 Vlsi Technology, Inc. Method of manufacturing amorphous silicon antifuse structures
US5847441A (en) * 1996-05-10 1998-12-08 Micron Technology, Inc. Semiconductor junction antifuse circuit
US5899707A (en) * 1996-08-20 1999-05-04 Vlsi Technology, Inc. Method for making doped antifuse structures
US5753540A (en) * 1996-08-20 1998-05-19 Vlsi Technology, Inc. Apparatus and method for programming antifuse structures
US5764563A (en) * 1996-09-30 1998-06-09 Vlsi Technology, Inc. Thin film load structure
US7145255B2 (en) * 2004-08-26 2006-12-05 Micrel, Incorporated Lateral programmable polysilicon structure incorporating polysilicon blocking diode

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2088515A1 (fr) * 1970-05-12 1972-01-07 Siemens Ag
FR2334170A1 (fr) * 1975-12-05 1977-07-01 Honeywell Bull Soc Ind Memoire morte integree
US4037140A (en) * 1976-04-14 1977-07-19 Rca Corporation Protection circuit for insulated-gate field-effect transistors (IGFETS)
US4115709A (en) * 1974-07-16 1978-09-19 Nippon Electric Co., Ltd. Gate controlled diode protection for drain of IGFET
GB2005078A (en) * 1977-09-30 1979-04-11 Philips Nv Programmable read-only memory cell

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1524879A1 (de) * 1967-11-09 1970-11-26 Ibm Deutschland Festwertspeicher fuer Datenverarbeitungsanlagen
US3848238A (en) * 1970-07-13 1974-11-12 Intersil Inc Double junction read only memory
US3787717A (en) * 1971-12-09 1974-01-22 Ibm Over voltage protection circuit lateral bipolar transistor with gated collector junction
US4145702A (en) * 1977-07-05 1979-03-20 Burroughs Corporation Electrically programmable read-only-memory device
FR2404895A1 (fr) * 1977-09-30 1979-04-27 Radiotechnique Compelec Cellule de memoire programmable a diodes semiconductrices
JPS607388B2 (ja) * 1978-09-08 1985-02-23 富士通株式会社 半導体記憶装置
JPS55140265A (en) * 1979-04-13 1980-11-01 Fujitsu Ltd Semiconductor memory device and method of fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2088515A1 (fr) * 1970-05-12 1972-01-07 Siemens Ag
US4115709A (en) * 1974-07-16 1978-09-19 Nippon Electric Co., Ltd. Gate controlled diode protection for drain of IGFET
FR2334170A1 (fr) * 1975-12-05 1977-07-01 Honeywell Bull Soc Ind Memoire morte integree
US4037140A (en) * 1976-04-14 1977-07-19 Rca Corporation Protection circuit for insulated-gate field-effect transistors (IGFETS)
GB2005078A (en) * 1977-09-30 1979-04-11 Philips Nv Programmable read-only memory cell

Also Published As

Publication number Publication date
NL8104364A (nl) 1982-04-16
US4538167A (en) 1985-08-27
FR2490860B1 (fr) 1986-11-28
GB2086653B (en) 1984-07-18
DE3137730C2 (de) 1986-02-13
NL189163B (nl) 1992-08-17
GB2086653A (en) 1982-05-12
CA1177957A (fr) 1984-11-13
DE3137730A1 (de) 1982-04-29
NL189163C (nl) 1993-01-18

Similar Documents

Publication Publication Date Title
FR2490860A1 (fr) Dispositif semi-conducteur de memorisation programmable a lecture seule, de type a jonction en court-circuit
FR2536194A1 (fr) Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
US6013950A (en) Semiconductor diode with external field modulation
FR2484124A1 (fr) Cellule de memoire remanente a " gachette " flottante, modifiable electriquement
FR2472246A1 (fr) Cellule programmable pour reseaux electroniques programmables
FR2488013A1 (fr) Dispositif a matrice d'elements actifs
FR2725309A1 (fr) Dispositif memoire non volatile a semi-conducteurs et procede de fabrication de celui-ci
EP0648375B1 (fr) Memoire eeprom de type flash a triples grilles et son procede de fabrication
EP0006474A1 (fr) Procédé de correction du coefficient en tension de résistances semi-conductrices diffusées ou implantées
FR2692402A1 (fr) Dispositif à semiconducteurs comportant des couches semiconductrices de différents types de conductivité et procédé de fabrication.
FR2537316A1 (fr) Dispositif d'affichage a matrice
JPH0439232B2 (fr)
FR3045938A1 (fr) Circuit integre cointegrant un transistor fet et un point memoire rram
FR2496991A1 (fr) Condensateur variable
FR2478376A1 (fr) Dispositif semi-conducteur du type cellule de memorisation a transistor a enrichissement et resistance, et son procede de fabrication
EP0558418A1 (fr) Cellule mémoire non volatile du type métal-ferroélectrique semi-conducteur
EP0011694B1 (fr) Procédé et dispositif d'ajustement réversible des paramètres électriques d'un circuit électrique
FR2496342A1 (fr) Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication
FR2767219A1 (fr) Dispositif memoire non volatile programmable et effacable electriquement compatible avec un procede de fabrication cmos/soi
FR2884346A1 (fr) Dispositif de memoire du type programmable une fois, et procede de programmation
WO2002056370A1 (fr) Circuit integre et procede de fabrication
FR2511539A1 (fr) Dispositif de memoire remanente
EP0298829B1 (fr) Procédé de commande de l'état de conduction d'un transistor MOS
FR3066323B1 (fr) Memoire non volatile favorisant une grande densite d'integration
FR2666175A1 (fr) Transistor a effet de champ a supraconducteur.

Legal Events

Date Code Title Description
TP Transmission of property
CA Change of address