JPH07109906B2 - 超伝導トランジスタ回路 - Google Patents
超伝導トランジスタ回路Info
- Publication number
- JPH07109906B2 JPH07109906B2 JP63049981A JP4998188A JPH07109906B2 JP H07109906 B2 JPH07109906 B2 JP H07109906B2 JP 63049981 A JP63049981 A JP 63049981A JP 4998188 A JP4998188 A JP 4998188A JP H07109906 B2 JPH07109906 B2 JP H07109906B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- superconducting
- gate
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/20—Permanent superconducting devices
- H10N60/205—Permanent superconducting devices having three or more electrodes, e.g. transistor-like structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、超伝導電子対（あるいは正孔対）のトンネル
効果をゲート電圧で制御する超伝導トランジスタに関す
るものである。
効果をゲート電圧で制御する超伝導トランジスタに関す
るものである。
従来の技術 超伝導トンネル電流を利用した従来のジョセフソン素子
例えば（「ポッシブル ニュー エフェクツ イン ス
ーパーコンダクティブ トンネリング」（B.D.Josephso
n:“Possible new effects in superconductive tunnel
ing,",Phys.Lett.,vol1,p251,1962））は、ラッチ論理
のため、不定論理が困難で、かつパルス電源が必要であ
る。この結果、半導体では実現し得ないと思われる高速
性（数 ｐsec）と低消費電力性を有していながら、シ
ステムとして考えた時に可能なクロックは２〜3nsecで
あり、充分な高速性を発揮するのは難しい。さらに、素
子状態を制御する磁束（フラクソイド）の最小単位2fWb
より決まる素子の長さｌは、ｌ＞14μｍとなり、高集積
化は半導体にはるかに劣る。
例えば（「ポッシブル ニュー エフェクツ イン ス
ーパーコンダクティブ トンネリング」（B.D.Josephso
n:“Possible new effects in superconductive tunnel
ing,",Phys.Lett.,vol1,p251,1962））は、ラッチ論理
のため、不定論理が困難で、かつパルス電源が必要であ
る。この結果、半導体では実現し得ないと思われる高速
性（数 ｐsec）と低消費電力性を有していながら、シ
ステムとして考えた時に可能なクロックは２〜3nsecで
あり、充分な高速性を発揮するのは難しい。さらに、素
子状態を制御する磁束（フラクソイド）の最小単位2fWb
より決まる素子の長さｌは、ｌ＞14μｍとなり、高集積
化は半導体にはるかに劣る。
この様な状況にもとずき、高集積化に有利な占有面積
で、かつ本質的に三端子の超伝導素子が提案されてい
る。
で、かつ本質的に三端子の超伝導素子が提案されてい
る。
その中で代表的なものは、ジョセフソンFET（例えば
「フェジビリティ オブ ハイブリッド ジョセフソン
フィールド エフェクト トランジスタ」（T.B.Back
et al:“Feasibility of hybrid Josephson Field Eff
ect Transistor",Jour.Appl.Phys.,vol.51,No.5,pp.273
6〜2743,1980））である。
「フェジビリティ オブ ハイブリッド ジョセフソン
フィールド エフェクト トランジスタ」（T.B.Back
et al:“Feasibility of hybrid Josephson Field Eff
ect Transistor",Jour.Appl.Phys.,vol.51,No.5,pp.273
6〜2743,1980））である。
これは、第４図に示す様に、半導体基板401の表面に超
伝導材料でソース402,ドレイン404を形成し、ソース・
ドレイン間にゲート403を形成する。
伝導材料でソース402,ドレイン404を形成し、ソース・
ドレイン間にゲート403を形成する。
ソース402とドレイン404の超伝導材料は、半導体基板40
1を介して、二つの超伝導体間の位相差φに依存する結
合エネルギー ΔＥ＝−E0 cosφ（φ＝０の時、最大） ……（１） を生じる。第４図の構造では、φ＝０となるので弱結合
（エネルギー）のジョセフソン素子と呼ばれる。
1を介して、二つの超伝導体間の位相差φに依存する結
合エネルギー ΔＥ＝−E0 cosφ（φ＝０の時、最大） ……（１） を生じる。第４図の構造では、φ＝０となるので弱結合
（エネルギー）のジョセフソン素子と呼ばれる。
この構造で、ゲート403下に空乏層405を形成して、超伝
導電流ｉを減少させることが可能である。
導電流ｉを減少させることが可能である。
第４図の構造に対応するエネルギーバンド図を第５図に
示す。第５図（ａ）と（ｂ）は、ゲート403に印加する
電圧が零で、超伝導電子対がソース・ドレイン間をトン
ネルする時のエネルギーバンド図と結合エネルギー分布
図であり、第５図（ｃ），（ｄ）は、ゲート403に電圧
を印加して、空乏層405が生じ、ソース・ドレイン間の
超伝導電子対のトンネル確率が減少した時のエネルギー
バンド図と結合エネルギー分布図である。
示す。第５図（ａ）と（ｂ）は、ゲート403に印加する
電圧が零で、超伝導電子対がソース・ドレイン間をトン
ネルする時のエネルギーバンド図と結合エネルギー分布
図であり、第５図（ｃ），（ｄ）は、ゲート403に電圧
を印加して、空乏層405が生じ、ソース・ドレイン間の
超伝導電子対のトンネル確率が減少した時のエネルギー
バンド図と結合エネルギー分布図である。
超伝導電子対の波動関数が半導体に侵入する長さ（コヒ
ーレンス長）ξＮは、不確定性理論より求まる電子対の
位置のぼやけ具合を表わすもので、次式で表わされる。
ーレンス長）ξＮは、不確定性理論より求まる電子対の
位置のぼやけ具合を表わすもので、次式で表わされる。
第５図（ｂ）は、ソース402とドレイン404のコヒーレン
ス長さξＮが、半導体基板401内で交叉し、超伝導電子
対のトンネルを可能にする弱結合の実現を示す。
ス長さξＮが、半導体基板401内で交叉し、超伝導電子
対のトンネルを可能にする弱結合の実現を示す。
一方、空乏層405が生じると、この領域の電子密度ρの
低下により（３）式からvFが小さくなり、（２）式から
ξＮより小さいξＮ′となり、第５図（ｄ）の様に弱結
合が解かれる（これは、超伝導子対からみた半導体基板
の価電子帯の高さが高くなり、トンネル確率が低下した
と考えればよい。）。
低下により（３）式からvFが小さくなり、（２）式から
ξＮより小さいξＮ′となり、第５図（ｄ）の様に弱結
合が解かれる（これは、超伝導子対からみた半導体基板
の価電子帯の高さが高くなり、トンネル確率が低下した
と考えればよい。）。
発明が解決しようとする課題 しかしながら、上記の様な構成では半導体基板405の不
純物濃度を1018〜1019cm-3にする必要があり（この時、
第４図のソース・ドレイン間隔Ｌは約0.2μｍとな
る。）、空乏層405の形成に必要なゲート電圧が数ボル
トと高くなり、超伝導素子の動作電圧（数mV）と差が大
きすぎる。このため集積回路の実現に当たりリーク電流
という形で、準粒子（超伝導電子対が励起して“対”が
解かれた常伝導電子）が混入し、動作速度が低下する恐
れがある（これは、準粒子の寿命が数百ｐsecオーダー
のため、ジョセフソン素子の速度1psecに比べ極めて遅
いからである。）。更に通常の回路動作ではドレインと
ソース間に必らず電位差がある為、定常的なACジョセフ
ソン効果が生じ、準粒子生成をもたらす。
純物濃度を1018〜1019cm-3にする必要があり（この時、
第４図のソース・ドレイン間隔Ｌは約0.2μｍとな
る。）、空乏層405の形成に必要なゲート電圧が数ボル
トと高くなり、超伝導素子の動作電圧（数mV）と差が大
きすぎる。このため集積回路の実現に当たりリーク電流
という形で、準粒子（超伝導電子対が励起して“対”が
解かれた常伝導電子）が混入し、動作速度が低下する恐
れがある（これは、準粒子の寿命が数百ｐsecオーダー
のため、ジョセフソン素子の速度1psecに比べ極めて遅
いからである。）。更に通常の回路動作ではドレインと
ソース間に必らず電位差がある為、定常的なACジョセフ
ソン効果が生じ、準粒子生成をもたらす。
本発明は、こうした問題点に注目し、準粒子の発生がな
く、ジョセフソン素子の高速性を集積回路でも十分に発
揮できる三端子の超伝導素子の提供を目的とする。
く、ジョセフソン素子の高速性を集積回路でも十分に発
揮できる三端子の超伝導素子の提供を目的とする。
あわせて、室温で動作させる事も目的とする（この時、
室温から100℃の範囲を考えると、超伝導材料の超伝導
電子対のボース凝縮で生じるエネルギーギャップEBは約
60〜120mVとなる。10゜Kの超伝導材料ではEB≒２〜3mV
である。）。
室温から100℃の範囲を考えると、超伝導材料の超伝導
電子対のボース凝縮で生じるエネルギーギャップEBは約
60〜120mVとなる。10゜Kの超伝導材料ではEB≒２〜3mV
である。）。
課題を解決するための手段 本発明は、第１導電型の第１の高抵抗半導体領域に形成
された高不純物濃度で第１導電型の第１のソース領域と
第１のドレイン領域との間が、第２導電型で高不純物の
第1Aのゲート領域と第1Bのゲート領域とからなり、前記
第１のドレイン領域に接する前記第1Aのゲート領域が前
記第１のソース領域に接する第1Bのゲート領域よりも高
濃度であり、しかも前記第１のソース領域と第１のドレ
イン領域と第1Aのゲート領域にそれぞれ接続される各電
極が超伝導材料である第１の超伝導トランジスタと、同
様に第２導電型の第２の高抵抗半導体領域に形成された
高不純物濃度で第２導電型の第２のソース領域と第２の
ドレイン領域との間が、第２導電型で高不純物の第2Aの
ゲート領域と第2Bのゲート領域とからなり、前記第２の
ドレイン領域に接する第2Aのゲート領域が前記第２のソ
ース領域に接する第2Bのゲート領域よりも高濃度であ
り、しかも前記第２のソース領域と第２のドレイン領域
と第2Aのゲート領域にそれぞれ接続される各電極が超伝
導材料である第２の超伝導トランジスタとの一対で構成
されている。
された高不純物濃度で第１導電型の第１のソース領域と
第１のドレイン領域との間が、第２導電型で高不純物の
第1Aのゲート領域と第1Bのゲート領域とからなり、前記
第１のドレイン領域に接する前記第1Aのゲート領域が前
記第１のソース領域に接する第1Bのゲート領域よりも高
濃度であり、しかも前記第１のソース領域と第１のドレ
イン領域と第1Aのゲート領域にそれぞれ接続される各電
極が超伝導材料である第１の超伝導トランジスタと、同
様に第２導電型の第２の高抵抗半導体領域に形成された
高不純物濃度で第２導電型の第２のソース領域と第２の
ドレイン領域との間が、第２導電型で高不純物の第2Aの
ゲート領域と第2Bのゲート領域とからなり、前記第２の
ドレイン領域に接する第2Aのゲート領域が前記第２のソ
ース領域に接する第2Bのゲート領域よりも高濃度であ
り、しかも前記第２のソース領域と第２のドレイン領域
と第2Aのゲート領域にそれぞれ接続される各電極が超伝
導材料である第２の超伝導トランジスタとの一対で構成
されている。
作用 本発明は前記した構成により、超伝導材料のエネルギー
・ギャップ相当の電源電圧で動作し、ｐ−ｎ接合のトン
ネル効果を利用することで、相補型の回路構成が可能に
なり、また、準粒子の発生もないので、半導体CMOS回路
と同様な設計が可能になり、ジョセフソン素子の高速動
作と低消費電力動作を最大限に発揮した集積回路が実現
する。
・ギャップ相当の電源電圧で動作し、ｐ−ｎ接合のトン
ネル効果を利用することで、相補型の回路構成が可能に
なり、また、準粒子の発生もないので、半導体CMOS回路
と同様な設計が可能になり、ジョセフソン素子の高速動
作と低消費電力動作を最大限に発揮した集積回路が実現
する。
実 施 例 第１図は、本発明で用いる高温超伝導材料を示すもので
ある。第１図（ａ）は、Ｙ−Ba−Cu−Ｏ系で100゜Kの超
伝導体で、エネルギーギャップEBは約20〜30mVである
（例えば、「スーパーコンダクティビティ アット 93
K イン ア ニュー ミックストーフェーズ Ｙ−Ba
−Cu−Ｏ コンパウンド システム アット アンビエ
ント プレッシャー」（Wu,M.K.et al:“Superconducti
vity at 93K in a New Mixed−Phese Y−Ba−Cu−O Com
pound System at Ambient Pressure",Phys.Rev.Lett.,v
al.58,No.9,pp908〜910,1987））。
ある。第１図（ａ）は、Ｙ−Ba−Cu−Ｏ系で100゜Kの超
伝導体で、エネルギーギャップEBは約20〜30mVである
（例えば、「スーパーコンダクティビティ アット 93
K イン ア ニュー ミックストーフェーズ Ｙ−Ba
−Cu−Ｏ コンパウンド システム アット アンビエ
ント プレッシャー」（Wu,M.K.et al:“Superconducti
vity at 93K in a New Mixed−Phese Y−Ba−Cu−O Com
pound System at Ambient Pressure",Phys.Rev.Lett.,v
al.58,No.9,pp908〜910,1987））。
第１図（ａ）で、101と102のCuは５配位のCuO5でピラミ
ッド形の配置をとる。103のCuは６配位のCuO6で八面体
配置となるが、４配位のCuO4となって平面四角形の配置
のとり得る。これを第１図（ｂ）に示す。
ッド形の配置をとる。103のCuは６配位のCuO6で八面体
配置となるが、４配位のCuO4となって平面四角形の配置
のとり得る。これを第１図（ｂ）に示す。
超伝導発現の機構は励起子機構及びフォノン機構の混在
と考えられている。フォノン機構は従来のBCS理論で説
明されるので励起子機構を簡単に述べる。101のCuと103
のCuが電子を104のＯに渡すとCuは正に帯電し、Ｏは負
に帯電し、その結果101のCuと104のＯ、および103のCu
と104のＯが励起子を構成する。この励起子により領域
Ａに存在する自由電子が引力を示し、電子対を形成し、
ボース凝縮を起こして超伝導を発現する。領域Ｂの自由
電子も同様に超伝導電子対を形成する。
と考えられている。フォノン機構は従来のBCS理論で説
明されるので励起子機構を簡単に述べる。101のCuと103
のCuが電子を104のＯに渡すとCuは正に帯電し、Ｏは負
に帯電し、その結果101のCuと104のＯ、および103のCu
と104のＯが励起子を構成する。この励起子により領域
Ａに存在する自由電子が引力を示し、電子対を形成し、
ボース凝縮を起こして超伝導を発現する。領域Ｂの自由
電子も同様に超伝導電子対を形成する。
なお、第１図（ａ）の双対形として第１図（ｃ）のよう
に領域Ｃ及び領域Ｄに超伝導正孔対を形成するBi−Re−
Se−Be系なども考えられる。
に領域Ｃ及び領域Ｄに超伝導正孔対を形成するBi−Re−
Se−Be系なども考えられる。
第２図は超伝導材料を用いた超伝導トランジスタの構造
及びエネルギーバンド図である。
及びエネルギーバンド図である。
まず第２図（ａ）〜（ｆ）を用いて、伝導帯チャネルの
超伝導トランジスタ（以下、Conduction band channel
Superconductivity TransistorをＣ−STと略記する。）
のゲートについて述べる。第２図（ａ）は平面図、同図
（ｂ）は同図（ａ）のＸ−Ｘ′断面図、同図（ｃ）はＣ
−STの図示記号，同図（ｄ），（ｆ）は、同図（ａ）の
Ｘ−Ｘ′断面に沿ったエネルギーバンド図、同図（ｅ）
は同図（ａ）のＹ−Ｙ′断面に沿ったエネルギーバンド
図を表わす。
超伝導トランジスタ（以下、Conduction band channel
Superconductivity TransistorをＣ−STと略記する。）
のゲートについて述べる。第２図（ａ）は平面図、同図
（ｂ）は同図（ａ）のＸ−Ｘ′断面図、同図（ｃ）はＣ
−STの図示記号，同図（ｄ），（ｆ）は、同図（ａ）の
Ｘ−Ｘ′断面に沿ったエネルギーバンド図、同図（ｅ）
は同図（ａ）のＹ−Ｙ′断面に沿ったエネルギーバンド
図を表わす。
第２図（ａ），（ｂ）において、ｎ基板201上にｐウェ
ル202を形成し、ｐウェル202表面側に高不純物濃度（10
18〜1019cm-3）のp+領域203（ソース領域とする）,p+領
域204（ドレイン領域とする），高不純物濃度（1019〜1
020cm-3）のn++領域205（ゲート領域とする）を形成
し、絶縁膜206のコンタクト穴を通して超伝導電極207は
ソースのp+領域203と接続され、超伝導電極208はドレイ
ンのp+領域204と接続され、超伝導電極209はゲートのn
++領域205と接続される。
ル202を形成し、ｐウェル202表面側に高不純物濃度（10
18〜1019cm-3）のp+領域203（ソース領域とする）,p+領
域204（ドレイン領域とする），高不純物濃度（1019〜1
020cm-3）のn++領域205（ゲート領域とする）を形成
し、絶縁膜206のコンタクト穴を通して超伝導電極207は
ソースのp+領域203と接続され、超伝導電極208はドレイ
ンのp+領域204と接続され、超伝導電極209はゲートのn
++領域205と接続される。
ソースのp+領域203とドレインのp+領域204の間の距離ｌ
（これは、伝導帯チャネルの長さである。）は超伝導電
極207によりp+領域203からn++領域205に広がるコヒーレ
ンス長さξNSと超伝導電極208によりp+領域204からn+領
域205に広がるコヒーレンス長さξNDとの間に、 ｌ＞ξNS＋ξND ……（４） の関係をもつ。
（これは、伝導帯チャネルの長さである。）は超伝導電
極207によりp+領域203からn++領域205に広がるコヒーレ
ンス長さξNSと超伝導電極208によりp+領域204からn+領
域205に広がるコヒーレンス長さξNDとの間に、 ｌ＞ξNS＋ξND ……（４） の関係をもつ。
又、超伝導電極209と伝導帯チャネル部との距離ｍは、
超伝導電極によりn++領域205に広がるコヒーレンス長さ
ξNGとの間に、 ｍ＞ξNG ……（５） の関係をもち、ソース・ドレイン間を流れる超伝導電子
対との相互作用を避ける。
超伝導電極によりn++領域205に広がるコヒーレンス長さ
ξNGとの間に、 ｍ＞ξNG ……（５） の関係をもち、ソース・ドレイン間を流れる超伝導電子
対との相互作用を避ける。
以上の様に構成されたＣ−STの動作を次に説明する。第
２図（ａ），（ｂ）のＣ−STの熱平衡状態のエネルギー
バンド図が第２図（ｄ），（ｅ）である。この時、ソー
スのp+領域203とドレインのp+領域204内に広がる超伝導
電子対の位相は等しくない。
２図（ａ），（ｂ）のＣ−STの熱平衡状態のエネルギー
バンド図が第２図（ｄ），（ｅ）である。この時、ソー
スのp+領域203とドレインのp+領域204内に広がる超伝導
電子対の位相は等しくない。
次に、ゲートの超伝導電極209に電圧をEgに相当する程
度印加すると、第２図（ｆ）に示すエネルギーバンド図
の矢印のように、ソースとドレイン側の価電子帯から、
ゲート側の伝導帯に、トンネル確率 但し、qF:エネルギーバンドギャップEgの勾配 をもつ超伝導電子対がトンネルし、両者の相互作用によ
り、位相が一致し、ゲートとしての導通が実現する。
度印加すると、第２図（ｆ）に示すエネルギーバンド図
の矢印のように、ソースとドレイン側の価電子帯から、
ゲート側の伝導帯に、トンネル確率 但し、qF:エネルギーバンドギャップEgの勾配 をもつ超伝導電子対がトンネルし、両者の相互作用によ
り、位相が一致し、ゲートとしての導通が実現する。
第２図（ａ），（ｂ）で、ソース，ドレイン，ゲート領
域の導電型を逆にしても、同様な議論が成立し、それを
価電子帯チャネルの超伝導トランジスタ（以下、Valenc
e band channel Superconductivity TransistorをＶ−S
Tと略記する。）と呼ぶ。Ｖ−STの構造及びエネルギー
バンド図を、第２図（ｇ）〜（ｌ）に示す。
域の導電型を逆にしても、同様な議論が成立し、それを
価電子帯チャネルの超伝導トランジスタ（以下、Valenc
e band channel Superconductivity TransistorをＶ−S
Tと略記する。）と呼ぶ。Ｖ−STの構造及びエネルギー
バンド図を、第２図（ｇ）〜（ｌ）に示す。
以上の延長線として、例えば第２図（ａ），（ｂ）のゲ
ートのn++領域205表面に、電気的にフローティング状態
の超伝導電極230を接触して、チャネル長ｌに余裕を持
たせるもの（これは、第２図（ｍ）〜（ｑ）に構造とエ
ネルギーバンド図を示す。）や、フローティングな超伝
導電極の下に高不純物濃度（1020cm-3以上）のn+++領域
240を設けて、超伝導電子対が半導体の界面より下でも
流れるようにしたもの（これは、第２図（ｒ）〜（ｕ）
に構造とエネルギーバンド図を示す。）が考えられる。
ートのn++領域205表面に、電気的にフローティング状態
の超伝導電極230を接触して、チャネル長ｌに余裕を持
たせるもの（これは、第２図（ｍ）〜（ｑ）に構造とエ
ネルギーバンド図を示す。）や、フローティングな超伝
導電極の下に高不純物濃度（1020cm-3以上）のn+++領域
240を設けて、超伝導電子対が半導体の界面より下でも
流れるようにしたもの（これは、第２図（ｒ）〜（ｕ）
に構造とエネルギーバンド図を示す。）が考えられる。
この様に、pn接合のトンネル効果を利用する上記超伝導
トランジスタはトンネル確率をゲート電圧で制御でき、
かつ高不純物濃度の半導体領域を本質的に必要とするの
で、（２）式，（３）式よりコヒーレンス長さξＮも十
分確保でき、ゲート部分の設計がしやすいという特徴を
もつ。又超伝導体のエネルギーギャップEB程度の電圧で
超伝導電子対のトンネルを制御するので、高速、低消費
電力性能を十分に発揮する。
トランジスタはトンネル確率をゲート電圧で制御でき、
かつ高不純物濃度の半導体領域を本質的に必要とするの
で、（２）式，（３）式よりコヒーレンス長さξＮも十
分確保でき、ゲート部分の設計がしやすいという特徴を
もつ。又超伝導体のエネルギーギャップEB程度の電圧で
超伝導電子対のトンネルを制御するので、高速、低消費
電力性能を十分に発揮する。
第３図は、本発明の一実施例における相補型超伝導トラ
ンジスタの構造及びエネルギーバンド図である。
ンジスタの構造及びエネルギーバンド図である。
超伝導電子対が相互作用をする時、準粒子の生成を認め
ないならば、電子対のもつ強い位相引き込み作用によ
り、超伝導トランジスタは、オン，オフの２値動作が本
質的となる。
ないならば、電子対のもつ強い位相引き込み作用によ
り、超伝導トランジスタは、オン，オフの２値動作が本
質的となる。
しかし、超伝導トランジスタ１個でオン・オフをさせよ
うとすると、必らず定常的なACジョセフソン効果を生
じ、準粒子の生成という状態をもたらす事になる。
うとすると、必らず定常的なACジョセフソン効果を生
じ、準粒子の生成という状態をもたらす事になる。
相補型超伝導トランジスタは、ACジョセフソン効果がオ
ン・オフ間で過渡的に発生する事を除いては、本質的に
DCジョセフソン効果（これは、第２図の超伝導トランジ
スタが実現する動作に対応する。）だけを利用するもの
である。
ン・オフ間で過渡的に発生する事を除いては、本質的に
DCジョセフソン効果（これは、第２図の超伝導トランジ
スタが実現する動作に対応する。）だけを利用するもの
である。
第３図（ａ）は、Ｃ−STとＶ−STで構成するインバータ
であり、超伝導トランジスタで集積回路を構成する際の
基本回路である。
であり、超伝導トランジスタで集積回路を構成する際の
基本回路である。
第３図（ｂ），（ｃ）は、相補型超伝導トランジスタ
（Complementary Superconductivity Transistor,をCOS
Tと略記する。）の構造を示す。COSTはＣ−STとＶ−ST
とで構成されるが、第２図のＣ−ST,V−STをそのまま利
用するのは好ましくない（なぜなら、準粒子を発生する
様な電圧を印加しなければ、動作しないからである）。
（Complementary Superconductivity Transistor,をCOS
Tと略記する。）の構造を示す。COSTはＣ−STとＶ−ST
とで構成されるが、第２図のＣ−ST,V−STをそのまま利
用するのは好ましくない（なぜなら、準粒子を発生する
様な電圧を印加しなければ、動作しないからである）。
COSTを構成するＣ−STとＶ−STはゲート部分の構造を２
つの部分に分けて、信号出力側のドレイン領域とゲート
領域のドレイン近傍との間は常に超伝導電子対のトンネ
ル効果が生じているものである。
つの部分に分けて、信号出力側のドレイン領域とゲート
領域のドレイン近傍との間は常に超伝導電子対のトンネ
ル効果が生じているものである。
第３図（ｂ），（ｃ）において、ｎ基板301上にｐウェ
ル302を形成する。Ｖ−STは、ｎ基板301表面側に高不純
物濃度（1019〜1020cm-3）のn++領域303（ソース領
域）,n++領域304（ドレイン領域）,p++領域305（第１ゲ
ート領域），高不純物濃度（1018〜1019cm-3）のp+領域
306（第２ゲート領域）で構成し、Ｃ−STは、ｐウェル3
02表面側に高不純物濃度（1018〜1019cm-3）のp+領域31
3（ソース領域）,p+領域314（ドレイン領域）,n+領域31
6（第２ゲート領域），高不純物濃度（1019〜1020c
m-3）のn++領域315（第１ゲート領域）で構成する。
ル302を形成する。Ｖ−STは、ｎ基板301表面側に高不純
物濃度（1019〜1020cm-3）のn++領域303（ソース領
域）,n++領域304（ドレイン領域）,p++領域305（第１ゲ
ート領域），高不純物濃度（1018〜1019cm-3）のp+領域
306（第２ゲート領域）で構成し、Ｃ−STは、ｐウェル3
02表面側に高不純物濃度（1018〜1019cm-3）のp+領域31
3（ソース領域）,p+領域314（ドレイン領域）,n+領域31
6（第２ゲート領域），高不純物濃度（1019〜1020c
m-3）のn++領域315（第１ゲート領域）で構成する。
Ｃ−STとＶ−STの配線は、超伝導電極307が、Ｃ−STのn
++領域315とＶ−STのp++領域305とに接続され、超伝導
電極308は、Ｃ−STのp+領域314とＶ−STのn++領域304と
に接続され、超伝導電極309,310はそれぞれ、Ｃ−STのp
+領域313,V−STのn++領域303とに接続される。
++領域315とＶ−STのp++領域305とに接続され、超伝導
電極308は、Ｃ−STのp+領域314とＶ−STのn++領域304と
に接続され、超伝導電極309,310はそれぞれ、Ｃ−STのp
+領域313,V−STのn++領域303とに接続される。
チャネル長l,干渉防止距離ｍは、第２図の例と同様に考
えればよい。
えればよい。
以上の様に構成されたCOSTの動作を次に説明する。第３
図（ｂ），（ｃ）のＣ−ST部の熱平衡状態のエネルギー
バンド図が第３図（ｄ）である。図から分かるようにド
レインのp+領域314と第１ゲートのn++領域315との間に
トンネル効果が存在する。COSTのＶ−STがオン,C−STが
オフの状態から、Ｖ−STがオフになった時のエネルギー
バンド図が第３図（ｅ）である。VSS＝OV,VDD＝EB/qと
すると、この時、第２図（ｄ）で存在したトンネル効果
は消失している。
図（ｂ），（ｃ）のＣ−ST部の熱平衡状態のエネルギー
バンド図が第３図（ｄ）である。図から分かるようにド
レインのp+領域314と第１ゲートのn++領域315との間に
トンネル効果が存在する。COSTのＶ−STがオン,C−STが
オフの状態から、Ｖ−STがオフになった時のエネルギー
バンド図が第３図（ｅ）である。VSS＝OV,VDD＝EB/qと
すると、この時、第２図（ｄ）で存在したトンネル効果
は消失している。
ここで、Ｃ−STのゲートにVG＝VDDを印加した時のエネ
ルギーバンド図が第３図（ｆ）である。尚第３図（ｇ）
は第３図（ｆ）の円内の拡大図である。図から分かる様
に、ドレインのp+領域314と第１ゲートのn++領域315と
の間に、又ソースのp+領域313と第２ゲートのn+領域316
との間に、トンネル効果が存在する。この時、トンネル
効果を生じるエネルギー差がEBであるが、ACジョセフソ
ン効果が320の矢印で示す様に過渡的に存在し、そこで
生じる強い位相引き込み作用により、電気的にフローテ
ィングなドレインのp+領域314のエネルギーレベルはソ
ースのp+領域313のエネルギーレベルに等しくなり、瞬
時に、第３図（ｈ）の状態に落着く。
ルギーバンド図が第３図（ｆ）である。尚第３図（ｇ）
は第３図（ｆ）の円内の拡大図である。図から分かる様
に、ドレインのp+領域314と第１ゲートのn++領域315と
の間に、又ソースのp+領域313と第２ゲートのn+領域316
との間に、トンネル効果が存在する。この時、トンネル
効果を生じるエネルギー差がEBであるが、ACジョセフソ
ン効果が320の矢印で示す様に過渡的に存在し、そこで
生じる強い位相引き込み作用により、電気的にフローテ
ィングなドレインのp+領域314のエネルギーレベルはソ
ースのp+領域313のエネルギーレベルに等しくなり、瞬
時に、第３図（ｈ）の状態に落着く。
Ｖ−STの動作も同様に考えることが出きる。
以上の様に本実施例によれば、定常的なACジョセフソン
効果を利用することなくインバータ動作が実現でき、し
かも半導体のCMOS回路の設計手法がそのまま利用でき
る。又、電源も直流電源を用いるので、電池駆動も可能
である。
効果を利用することなくインバータ動作が実現でき、し
かも半導体のCMOS回路の設計手法がそのまま利用でき
る。又、電源も直流電源を用いるので、電池駆動も可能
である。
なお、以上述べた来た実施例の半導体は、単結晶でも多
結晶でも非晶質でもよい。
結晶でも非晶質でもよい。
また、動作説明は、専ら超伝導電子対を用いて来たが、
超伝導正孔対を用いても同様に説明可能である（これは
超伝導体のエネルギーギャップEBの上の方を正孔対が移
動すると考えればよい。勿論この場合、半導体の導電型
も逆にする事が必要である。）。
超伝導正孔対を用いても同様に説明可能である（これは
超伝導体のエネルギーギャップEBの上の方を正孔対が移
動すると考えればよい。勿論この場合、半導体の導電型
も逆にする事が必要である。）。
発明の効果 以上の説明の様に、本発明によれば、ゲートに電圧を印
加して、ソース・ゲート間，ドレイン・ゲート間にトン
ネル効果を発生し、相互作用を生じさせることによりソ
ースとドレインの超伝導電子対の位相引き込みを実現す
るため、準粒子生成を伴なわないオン・オフ動作が可能
で、ＴHzオーダーの高速動作,nW/ゲートあたりの低消費
電力動作を最大限に発揮し、CMOS回路と同様な設計手法
で、高集積化が可能であるからその実用的効果は極めて
大きい。
加して、ソース・ゲート間，ドレイン・ゲート間にトン
ネル効果を発生し、相互作用を生じさせることによりソ
ースとドレインの超伝導電子対の位相引き込みを実現す
るため、準粒子生成を伴なわないオン・オフ動作が可能
で、ＴHzオーダーの高速動作,nW/ゲートあたりの低消費
電力動作を最大限に発揮し、CMOS回路と同様な設計手法
で、高集積化が可能であるからその実用的効果は極めて
大きい。
第１図（ａ）は本発明が利用する高温超伝導材料であっ
て、電子対を作るものの原子配列模式図、第１図（ｂ）
はその立体模式図、第１図（ｃ）は正孔対を作るものの
原子配列模式図、第２図（ａ）は超伝導材料を用いたＣ
−STの平面図、第２図（ｂ）は第２図（ａ）のＸ−Ｘ′
断面図、第２図（ｃ）は表示記号の概略図、第２図
（ｄ），（ｅ）は熱平衡状態のエネルギーバンド図、第
２図（ｆ）はオン時のエネルギーバンド図、第２図
（ｇ）はＶ−STの平面図、第２図（ｈ）は第２図（ｇ）
のＸ−Ｘ′断面図、第２図（ｉ）は表示記号の概略図、
第２図（ｊ），（ｋ）は、熱平衡時のエネルギーバンド
図、第２図（ｌ）はオン時のエネルギーバンド図、第２
図（ｍ）はゲート領域にフローティングの超伝導電極を
設けたＣ−STの平面図、第２図（ｎ）は、第２図（ｍ）
のＸ−Ｘ′断面図、第２図（ｏ），（ｐ）は、熱平衡時
のエネルギーバンド図、第２図（ｑ）はオン時のエネル
ギーバンド図、第２図（ｒ）は第２図（ｍ）のフローテ
ィング電極下に、高不純物濃度領域を設けたＣ−STの平
面図、第２図（ｓ）は第２図（ｒ）のＸ−Ｘ′断面図、
第２図（ｔ），（ｕ）は熱平衡時のエネルギーバンド
図、第２図（ｖ）はオン時のエネルギーバンド図、第３
図（ａ）は本発明の一実施例におけるCOSTの等価回路
図、第３図（ｂ）はCOSTの平面図、第３図（ｃ）は第３
図（ｂ）のＸ−Ｘ′断面図、第３図（ｄ）はCOSTのＣ−
ST部の熱平衡時のエネルギーバンド図、第３図（ｅ）は
COSTのＣ−ST,V−STともにオフの時のＣ−ST部のエネル
ギーバンド図、第３図（ｆ）はＣ−STがオンになった瞬
間のエネルギーバンド図、第３図（ｇ）は第３図（ｆ）
の要部拡大図、第３図（ｈ）はオン状態のエネルギーバ
ンド図、第４図は従来のジョセフソンFETの断面図、第
５図（ａ）はジョセフソンFETのオン時のエネルギーバ
ンド図、第５図（ｂ）はオン時の結合エネルギー分布
図、第５図（ｃ）はオフ時のエネルギーバンド図、第５
図（ｄ）はオフ時の結合エネルギー分布図である。 201……ｎ基板、202……ｐウェル、,203……p+領域（ソ
ース領域）、204……p+領域（ドレイン領域）、205……
n++領域、206……絶縁膜、207,208,209……超伝導電
極。
て、電子対を作るものの原子配列模式図、第１図（ｂ）
はその立体模式図、第１図（ｃ）は正孔対を作るものの
原子配列模式図、第２図（ａ）は超伝導材料を用いたＣ
−STの平面図、第２図（ｂ）は第２図（ａ）のＸ−Ｘ′
断面図、第２図（ｃ）は表示記号の概略図、第２図
（ｄ），（ｅ）は熱平衡状態のエネルギーバンド図、第
２図（ｆ）はオン時のエネルギーバンド図、第２図
（ｇ）はＶ−STの平面図、第２図（ｈ）は第２図（ｇ）
のＸ−Ｘ′断面図、第２図（ｉ）は表示記号の概略図、
第２図（ｊ），（ｋ）は、熱平衡時のエネルギーバンド
図、第２図（ｌ）はオン時のエネルギーバンド図、第２
図（ｍ）はゲート領域にフローティングの超伝導電極を
設けたＣ−STの平面図、第２図（ｎ）は、第２図（ｍ）
のＸ−Ｘ′断面図、第２図（ｏ），（ｐ）は、熱平衡時
のエネルギーバンド図、第２図（ｑ）はオン時のエネル
ギーバンド図、第２図（ｒ）は第２図（ｍ）のフローテ
ィング電極下に、高不純物濃度領域を設けたＣ−STの平
面図、第２図（ｓ）は第２図（ｒ）のＸ−Ｘ′断面図、
第２図（ｔ），（ｕ）は熱平衡時のエネルギーバンド
図、第２図（ｖ）はオン時のエネルギーバンド図、第３
図（ａ）は本発明の一実施例におけるCOSTの等価回路
図、第３図（ｂ）はCOSTの平面図、第３図（ｃ）は第３
図（ｂ）のＸ−Ｘ′断面図、第３図（ｄ）はCOSTのＣ−
ST部の熱平衡時のエネルギーバンド図、第３図（ｅ）は
COSTのＣ−ST,V−STともにオフの時のＣ−ST部のエネル
ギーバンド図、第３図（ｆ）はＣ−STがオンになった瞬
間のエネルギーバンド図、第３図（ｇ）は第３図（ｆ）
の要部拡大図、第３図（ｈ）はオン状態のエネルギーバ
ンド図、第４図は従来のジョセフソンFETの断面図、第
５図（ａ）はジョセフソンFETのオン時のエネルギーバ
ンド図、第５図（ｂ）はオン時の結合エネルギー分布
図、第５図（ｃ）はオフ時のエネルギーバンド図、第５
図（ｄ）はオフ時の結合エネルギー分布図である。 201……ｎ基板、202……ｐウェル、,203……p+領域（ソ
ース領域）、204……p+領域（ドレイン領域）、205……
n++領域、206……絶縁膜、207,208,209……超伝導電
極。
Claims (1)
- 【請求項１】第１導電型の第１の高抵抗半導体領域に形
成された高不純物濃度で第１導電型の第１のソース領域
と第１のドレイン領域との間が、第２導電型で高不純物
の第1Aのゲート領域と第1Bのゲート領域とからなり、前
記第１のドレイン領域に接する前記第1Aのゲート領域が
前記第１のソース領域に接する第1Bのゲート領域よりも
高濃度であり、しかも前記第１のソース領域と第１のド
レイン領域と第1Aのゲート領域にそれぞれ接続される各
電極が超伝導材料である第１の超伝導トランジスタと、
同様に第２導電型の第２の高抵抗半導体領域に形成され
た高不純物濃度で第２導電型の第２のソース領域と第２
のドレイン領域との間が、第２導電型で高不純物の第2A
のゲート領域と第2Bのゲート領域とからなり、前記第２
のドレイン領域に接する第2Aのゲート領域が前記第２の
ソース領域に接する第2Bのゲート領域よりも高濃度であ
り、しかも前記第２のソース領域と第２のドレイン領域
と第2Aのゲート領域にそれぞれ接続される各電極が超伝
導材料である第２の超伝導トランジスタとの一対で構成
されたことを特徴とする超伝導トランジスタ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63049981A JPH07109906B2 (ja) | 1988-03-03 | 1988-03-03 | 超伝導トランジスタ回路 |
| US07/306,751 US4999337A (en) | 1988-03-03 | 1989-02-06 | Superconductive transistor |
| EP89302179A EP0331527B1 (en) | 1988-03-03 | 1989-03-03 | Superconductive transistor |
| DE68926629T DE68926629T2 (de) | 1988-03-03 | 1989-03-03 | Supraleitender Transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63049981A JPH07109906B2 (ja) | 1988-03-03 | 1988-03-03 | 超伝導トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01223782A JPH01223782A (ja) | 1989-09-06 |
| JPH07109906B2 true JPH07109906B2 (ja) | 1995-11-22 |
Family
ID=12846194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63049981A Expired - Lifetime JPH07109906B2 (ja) | 1988-03-03 | 1988-03-03 | 超伝導トランジスタ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4999337A (ja) |
| EP (1) | EP0331527B1 (ja) |
| JP (1) | JPH07109906B2 (ja) |
| DE (1) | DE68926629T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6774463B1 (en) * | 1990-02-01 | 2004-08-10 | International Business Machines Corporation | Superconductor gate semiconductor channel field effect transistor |
| EP0439751B1 (en) * | 1990-02-01 | 1997-03-05 | International Business Machines Corporation | Superconductor gate field effect transistor |
| JP2586370B2 (ja) * | 1992-10-30 | 1997-02-26 | 株式会社日立製作所 | 超電導トランジスタ装置 |
| WO2006077585A2 (en) * | 2005-01-18 | 2006-07-27 | Shye Shapira | Apparatus and method for control of tunneling in a small-scale electronic structure |
| EP3762750A4 (en) * | 2018-03-09 | 2022-04-27 | Indian Institute Of Science | SUPERCONDUCTING BLOCK, SUPERCONDUCTING NANOCRYSTAL, SUPERCONDUCTING DEVICE AND RELATED METHOD |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2490860B1 (fr) * | 1980-09-24 | 1986-11-28 | Nippon Telegraph & Telephone | Dispositif semi-conducteur de memorisation programmable a lecture seule, de type a jonction en court-circuit |
| DE3373167D1 (en) * | 1983-12-28 | 1987-09-24 | Ibm | Low temperature tunneling transistor |
| JPH069262B2 (ja) * | 1984-09-21 | 1994-02-02 | 株式会社日立製作所 | 超電導デバイス |
| EP0160456B1 (en) * | 1984-04-19 | 1996-07-17 | Hitachi, Ltd. | Superconducting device |
| EP0181191B1 (en) * | 1984-11-05 | 1996-02-28 | Hitachi, Ltd. | Superconducting device |
| DE3477624D1 (en) * | 1984-12-18 | 1989-05-11 | Ibm | Low temperature tunneling transistor |
| JPH0770705B2 (ja) * | 1986-06-19 | 1995-07-31 | 富士通株式会社 | 高速半導体装置 |
| JPH065745B2 (ja) * | 1986-07-31 | 1994-01-19 | 株式会社日立製作所 | 半導体装置 |
| EP0257474A3 (en) * | 1986-08-13 | 1989-02-15 | Hitachi, Ltd. | Superconducting device |
-
1988
- 1988-03-03 JP JP63049981A patent/JPH07109906B2/ja not_active Expired - Lifetime
-
1989
- 1989-02-06 US US07/306,751 patent/US4999337A/en not_active Expired - Lifetime
- 1989-03-03 DE DE68926629T patent/DE68926629T2/de not_active Expired - Fee Related
- 1989-03-03 EP EP89302179A patent/EP0331527B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE68926629T2 (de) | 1997-01-02 |
| DE68926629D1 (de) | 1996-07-18 |
| EP0331527A2 (en) | 1989-09-06 |
| JPH01223782A (ja) | 1989-09-06 |
| EP0331527B1 (en) | 1996-06-12 |
| EP0331527A3 (en) | 1990-02-07 |
| US4999337A (en) | 1991-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Cohen | The existence of a superconducting state in semiconductors | |
| JPH05507587A (ja) | 超伝導・半導体回路、素子、装置 | |
| JPH1093151A (ja) | Ｓｉ／ＳｉＧｅを用いた高温超電導構造 | |
| EP0160456A2 (en) | Superconducting device | |
| JPH07109906B2 (ja) | 超伝導トランジスタ回路 | |
| US3500137A (en) | Cryogenic semiconductor devices | |
| JPS60223175A (ja) | 超電導スイツチングデバイス | |
| US3308356A (en) | Silicon carbide semiconductor device | |
| Müller | The first five years of high-Tc superconductivity | |
| Okamoto | Static properties of the superconducting FET: Numerical analysis | |
| Fang et al. | A silicon double switching inversion-controlled switch for multiple-valued logic applications | |
| Hess et al. | Photosensitive Coulomb blockade in semiconductor p‐n tunnel diodes | |
| JPH04256379A (ja) | 電界効果トランジスタ | |
| Lemanov et al. | Electric field-controlled ferroelectric-superconductor structures with memory | |
| EP0144217A2 (en) | Superconducting device | |
| Tamura et al. | A superconducting resonant tunneling transistor with insulating base layer | |
| Cahay | Superconductor-semiconductor hybrid devices | |
| JP2925566B2 (ja) | 超電導トランジスタ | |
| JP2701095B2 (ja) | 半導体結合超伝導素子 | |
| Yamamoto et al. | A new CMOS structure for low temperature operation with forward substrate bias | |
| Kim et al. | Fabrication of ultra-small and long intrinsic Josephson junctions on Bi-2212 single crystal whiskers | |
| JPS63283177A (ja) | 超伝導トランジスタ | |
| Singh et al. | High‐temperature superconducting thin films: High‐speed electronics perspective | |
| JPH06177446A (ja) | 超伝導素子 | |
| JPH06151989A (ja) | 超電導素子 |