DE1524879A1 - Festwertspeicher fuer Datenverarbeitungsanlagen - Google Patents

Description

Neue Anmefdungsunterlagen

IBM Deutschland International* Büro-Maschinen Ctulhdiafi mbH 1524879

Böblingen, 27. Oktober 1967 ru-ma·

Amtliches Aktenzeichen: ' P 15 24 879. O Aktenzeichen der Anmelderin: Docket GE 967 066

GE 867 011, 015 und

Festwertspeicher für Datenverarbeitungsanlagen Die Erfindung betrifft einen Festwertspeicher für binär ver-

schlüsselte Informationen mit in Matrixform in Zeilen und Spalten angeordneten Halbleitern.

Ein Festwertspeicher dient zum Speichern von Informationen, die nicht gelöscht werden brauchen, wie z. B. Mikroprogrammen. Die Informationen werden einmal eingeschrieben und können sehr schnell und beliebig oft zerstörungsfrei entnommen werden. Es sind Festwertspeicher bekanntgeworden, die zur Speicherung von binär verschlüsselten Informationen Kondensatoren verwenden. Dabei werden z. B. nach der DAS 1 228 308 die Elementarkondensatoren dadurch dargestellt, dass auf den beiden Seiten einer dünnen dielektrischen Platte Metallisierungen in Form von in parallelen Reihen liegenden Kon-

-2.

009848/1406

densatorbelägen und entlang den Reihen verlaufenden Leitungen derart angebracht sind, dass die Kondensatorbeläge sich auf beiden Seiten deckend gegenüberliegen, während die Leitungen auf der einen Seite senkrecht zu Leitungen auf der anderen Seite stehen, und dass die Kondensatorbeläge jeder Reihe auf der einen Seite der Platte zur Aufzeichnung eines Binärwertes mit der dieser Reihe zugeordneten Leitung verbunden sind, während diese Verbindung zur Aufzeichnung des anderen Binärwertes unterbrochen ist. Es wird also durch eine mechanische Deformation der Zuleitung praktisch ein Elementarkondensator unwirksam gemacht und die dadurch entstehende Lücke als binäre Null interpretiert, während der geladene Elementarkondensator eine binäre Eins darstellt. Diese kapazitivenFeetwertepeicher haben jedoch den Nachteil, dass zur Erzeugung eines genügend grossen Ausgangs signals beim Lesen eine bestimmte Fläche der beiden Kondensatorbeläge unbedingt er· forderlich ist. Dadurch wird für jede Speicherzelle eine relative gross« Fläche benötigt, so dass kapazitive Festwertspeicher einen relativ gross en Raum beanspruchen, bzw« für sehr hohe Speicherkapazitäten unzweckmässig sind.

Ausserdem sind induktive'Festwertspeicher bekannt geworden, deren Wirkung ebenfall· darauf beruht, dass für die binäre Null eine Zuleitung unterbrochen wird, währenddem für eine zu speichernde binäre Eins die Zuleitung nicht unterbrochen wird und in dem zugehörigen Kern eine Eins eingeschrieben wird.

0Q9848/U06

■ t-

Obwohl es möglich ist, Kerne mit einem Innendurchmesser 1 0 L η Ο / Q von 0. 25 mm bis 0. 12 mm herzustellen, kommt man auch bei diesen Speichern nicht zu einer sehr hohen Packungsdichte. Ausser,-dem haben die kleinen Kerne den Nachteil, dass sie mechanisch schlecht zu halten sind urfimindestens zwei Drähte sehr nahe an ihnen vorbeigeführt werden müssen bzw. durch sie hindurchgefädelt werden müssen. Ausserdem werden selbst bei Verwendung dieser kleinen Kerne keine gewünschten Lesezeiten im Nano- oder gar Pikosekundengebiet erreicht. Für eine integrierte Technik sind sowohl die dielektrischen als auch die induktiven Festwertspeicher ungeeignet. ■

Des weiteren haben die beschriebenen Festwertspeicher den grossen Nachteil, dass die Auftrennung der Leitungen für eine zu speichernde binäre Null sehr kompliziert und langwierig ist, da diese Leitungen durch mechanische Zerstörung mittels Ausstanzen eines kleinen Teils dieser Leitung unterbrochen werden.

Dieses Verfahren zum Unterbrechen der Zuleitung ist auch nicht für einen Automationsprozess, in dem z. B. feststehende Mikroprogramme oder Betriebs programme in den Festwertspeicher eingeschrieben werden sollen, geeignet.

Ausserdem sind Festwertspeicher in Form von Diodenmatrizen bekannt. Würde man eine derartige Matrix in integrierter Halbleitertechnik herstellen wollen, dann wäre es nicht möglich, wirt-

009848/1406

- JfL

schaftlich eine Bit-Positionierung im Speicher durchzuführen. Eine vorhandene Diode zwischen Wort- und Bitleitung bedeutet eine binäre Eins und eine nicht vorhandene Diode eine binäre Null. Wollte man die erforderlicheiBitkombinationen im Speicher schon bei der Herstellung der integrierten Schaltungen berücksichtigen, dann wäre auch bei kleinsten Änderungen innerhalb eines Mikroprogrammee der gesamte Speicher unbrauchbar, da eine nachträgliche Änderung nicht mehr möglich ist. Um diesen Nachteil zu beseitigen, ist vorgeschlagen worden, die einzelnen Dioden durch einen starken Stromimpuls auszubrennen. Der Nachteil dieser Methode besteht jedoch darin, dass durch das Auftreten eines hohen Spitzenstromes auch die geätzten Leitungen durchschmelzen oder an sich schon durchgeschmolzene nahe beieinanderliegende Kontaktenden wieder

un/

geschlossen werden können, wodurch sich hohe Fertigunga^enauig· keiten und grosse Fehlerquellen ergeben.

Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Festwertspeicher zu schaffen, der in der bekannten integrierten Halbleitertechnik hergestellt werden kann, eine sehr hohe Speicherkapazität besitzt, dessen Auslesezeit sehr gering und der sich besonders zum Einschreiben der binären Zustände in einem vollautomatischen Fertigungsprozess eignet.

Die erfindungsgemässe Lösung der Aufgabe besteht nun darin, dass in jedem Kreuzungspunkt von Wortleitungen und Bitleitungen mindestens zwei Halbleiterzonenpaare mit entgegengesetzter Polarität auge-

00984 8/1406

ordnet sind, dass die eine Zone als Koppeldiode und die andere Zone als Sperrdiode wirkt und dass das Einschreiben einer binären Grosse (L oder 0) in eine Speicherzelle durch gesteuertes Durchschlagen der Sperrdiode erfolgt, in dem sie mit einer für einen Lawinendurchbruch genügend g roe sen Spannung beaufschlagt wird und der fliessende Strom auf einen bestimmten Wert konstant gehalten wird, so dass nur die jeweilige Sperrdiode leitend wird.

Der erfindungsgemässe Speicher hat den Vorteil, dass durch das erfindungsgemässe Auebrennen bestimmter Halbleiter innerhalb der Matrix keine Leitung β zuführung en zerstört werden, so dass eine hohe Betriebssicherheit erreicht wird. Auseerdem besteht ein weiterer Vorteil darin, dass durch die Anwendung der integrierten Technik eine sehr hohe Speicherdichte pro Flächeneinheit besteht und dass di e Leeezeiten auch höchsten Ansprüchen gerecht werden.

Die Erfindung wird nun anhand von in den Zeichnungen dargestellten Aueführungsbeispielen näher beschrieben. In den Zeichnungen bedeuten:

Fig. 1 eine bekannte Matrix mit Dioden, Fig. 2 eine erfindungsgemässe Matrix mit Halbleiterdioden, Fig. 3 eine Matrix mit einem Vierschichthalbleiter ala

Speicherelement, Fig. 4 eine weitere Matrix, die zur Verbindung der Wortleitung

mit der Bitleitung einen Translator und eine Diode verwendet,

0098A8/U06

^ ir ^

6 152A879

Fig« 5 eine Schaltungsanordnung zum gesteuerten Durchschlagen

eines zwischen Wort- und Bitleitung des Festwertspeichers angeordneten Halbleiters und

Fig. 6 ein Strom-Spannungsdiagramm.

Der in Fig. 1 dargestellte Matrixspeicher besteht aus den senkrecht verlaufenden Wortleitungen 2 und den waagrecht verlaufenden Bitleitungen 3, sowie aus den die beiden genannten Leitungen bei einem Kreuzungspunkt verbindenden Dioden 4. Soll nun in diesem Speicher an einer bestimmten Stelle eine binäre Eins gespeichert werden, dann verbleibt an diesem Kreuzungspunkt die entsprechende Diode, währenddem zum Speichern einer binären Null die entsprechende Diode an diesem Punkt ausgetrennt wird. Das Austrennen geschieht bekannterweise dadurch, dass die Verbindungsdrähte der Diode mit einem scharfen mechanischen Werkzeug durchgetrennt werden, oder dass die Diode mit Hilfe eines starken Stromimpulses ausgebrannt wird. Wie bereits erwähnt, haben diese Verfahren jedoch den Nachteil, dass

ausser der geringen Speicherdichte pro Flächeneinheit die Sicherheit des gesamten Speichers herabgesetzt wird, weil eine Beschädigung der Wortleitungen bzw. der Bitleitungen auftreten kann.

Das Lesen von gespeicherten Informationen geschieht dann durch Beaufschlagen einer Wortleitung mit einem Leseimpuli, wodurch auf denjenigen Bitleitungen Ausgangsimpulse entstehen, die durch

Docket GE 967 066 «7«

009848/U06

Ψ 1R ?Λ R7Q

Dioden mit der beaufschlagten Wortleltung verbunden sind, I ^ £ H υ / Auf diesen Bitleitungen entstehen also immer die Aus gange signale für die gespeicherten binären Einsen. Diese Ausgangs signale werden dann bekannte rweiee nichtdarge stellten Leeeverstärkern zugeleitet und von dort als Wort einer Verarbeitungseinheit.

Die Speicherzelle des in Fig. 2 dargestellten erfindungsgemässen Matrixspeichers besteht aus einer Reihenschaltung zweier entgegengesetzt gepolter Halbleiterdioden 4 und 5. Dabei dient die in Durchlassrichtung gepolte Diode als Ankopplung β diode 4 und die in Sperrichtung gepolte Diode 5 dient zur Darstellung der binären Eine. Bei der Darstellung der binären Null sperrt sie die Bitleitung 3 von der Wortleitung 2 ab.

Durch Anlegen einer erhöhten Durchschlagspannung wird erfindung·» gemäss die entsprechende Diode 5 nicht ausgebrannt, sondern sie wird lediglich durchschlagen und damit durchlegiert, d.h. sie wird leitend. Bei der Anlegung der hohen Durchschlags spannung muss darauf geachtet werden, dass der Durchachlagsetrom durch einen entsprechenden Vorwideretand auf einen Pegel gehalten wird, der klein genug ist, um nich sowohl die durchgeschlagene Sperrdiode als auch die in Reihe liegende Koppeldiode 4 durchzubrennen. Eine Schaltung, die die zur gesteuerten Durchlegierung einer Diode erforderliche Spannung liefert, und den Strom entsprechend begrenzt, wird anhand der Fig. 5 und 6 beschrieben. Sind alle binären Eins en und Nullen in den Matrixspeicher eingeschrieben, dann kann

Docket GE 967 066 00 9 8A8/U06 -⁸'

der Matrixspeicher in eine Datenverarbeitungsanlage eingesetzt werden und die in ihm gespeicherten Befehle werden dann mit Hilfe von Leseimpulsen auf folgende Art und Weise entnommen.

Der Leseimpuls wird in Form eines kleinen Spannungsimpulses (z. B. 3 Volt) auf die angesteuerte Wortleitung 2 gegeben, wodurch der Leseimpuls an allen dieser Wortleitung 2 zugeordneten Speicherzellen 4 und 5 liegt» Die durchlegierten Sperrdioden 5 koppeln diesen Impuls sofort auf die entsprechenden Bitleitungen 3 und die nicht durchlegierten Sperrdioden 5 (binäre Null) sperren den Lese-Impuls von den zugeordneten Bitleitungen 3 ab, so dass auf diesen Bitleitungen 3 kein Signal entstehen kann. Die entsprechend dem eingespeicherten Wert entstandenen Impulse auf den Bitleitungen werden den nachgeschalteten nichtdargestellten bekannten Leseverstärkern zugeführt, dort verstärkt und dann einer nicht dargestellten Verarbeitungeeinheit zugeführt.

Sind z. B. für Decodierungsmassnahmen Widerstände in den integrierten Schaltungen erforderlich, so kann die umgesetzte Verlustleistung dadurch sehr klein gehalten werden, dass auch die Netzspannung nur impulsmässig zugeschaltet wird. Da somit die Wärmeentwicklung sehr klein gehalten wird, kann ein hoher Integrationsgrad erreicht werden. Eine Codierung der Wortleitungen wird man im allgemeinen anstreben, da aus Platz- und Kostengründen die Zahl der Signalzuleitungen bei den Grundeinheiten der integrierten

of ,M OM 0 0 9 8 4 8 / 1 ί 0 6

Schaltungen, den Chips und den Modulen, meist stärkt begrenzt ist. So kann man z. B. bei einem angenommenen Modul mit 16 Anschlüssen und einer Bitzahl pro Wort von 9 durch Binärcodierung

5
die Wortzahl von 7 auf 2 = 32 erhöhen. Zwei Anschluespunkte werden für die Spannungsversorgung benötigt.

Die Speicherzellen des Matrixspeichere nach Fig. 3 bestehen aus einem Vierschichthalbleiter 6. Dieser Vierschichthalbleiter 6 soll aus einem lateralen PNP- und einem vertikalen NPN-Tranaietor aufgebaut sein. Wenn dieser Vierschichthalbleiter 6 mit einem Subkollektor ausgerüstet ist, dann tritt bei hohen Strömen (z. B. 100 - 300 Milliampere) eine sehr hohe Zunahme der Anodenepa nnung ein. Der Vierschichthalbleiter 6 geht somit in den ungesättigten Zustand. Dadurch nimmt der Spannungsabfall über der Sperrschicht Nl-P2 stark zu und bei hoher angelegter Spannung über dem Vierschichthalbleiter 6 wird der aus den Zonen N2-P2-N1 bestehende Transistor zerstört, vorausgesetzt, dass der Strom nicht durch irgendwelche Mittel begrenzt wird. Es tritt ein Kurzschluss zwischen den Zonen Nl und N2 auf und übrig bleibt die gewünschte Koppeldiode aus den Zonen Pl-Nl.

Der Vorteil einer derartig aufgebauten Speicherzelle besteht darin, dass ζ. B. mit Hilfe der Planar-Technologie Matrixspeicher mit sehr hohem Integrationsgrad aufgebaut werden können.

00 984 8/U06

152A879

• Die Speicherzelle der Matrix nach Fig. 4 besteht aus einem Transistor 7 und einer Diode 8, die die Verbindung der Wortleitung 2 mit der Bitleitung 3 herstellen.

Eine Einspeicherung von Informationen geschieht hier folgendermaseen: Legt man z. B. zwischen die Wort- und Bitleitung eine hohe Spannung, dann legiert die Basiszone des Transistors 7 durch und die Halbleiterdiode 8 bleibt unbeschädigt. Sie wirkt als Entkoppeldiode. Das Durchlegieren einer Basiszone eines Transistors 7 entspricht somit dem Einschreiben einer binären Eins und das nicht Durchlegieren einer Basiszone eines Transistors 7 einer eingespeicherten binären Null. Gelesen wird die eingespeicherte Information wieder durch Anlegen von Leseimpulsen an die über bekannte Selektionsmittel ausgewählte Wortleitung 2. Der Leseimpuls wird von all denjenigen Speicherzellen auf die entsprechenden Bitleitungen 3 übertragen, deren Basiszone im Transistor 7 durchlegiert ist. Die binären Einsen werden also beim Auslesen durch Erscheinen eines Impulses auf der Bitleitung 3 dargestellt.

Die in Fig. 5 dargestellte Schaltungsanordnung dient zum gesteuerten

Durchlegieren eines zwischen Wort« und Bitleitung 2 und 3 des Festwertspeichers angeordneten Halbleiters zum Darstellen eines gewünschten binären Zustandes.

Die Schaltung nach Fig. 5 besteht im wesentlichen aus einem Schalttraneistor Tr2_f der eine hohe elektrische Leistung aufbringt. Durch

0 0 9 8 k 8 / 1 4 0 6

diesen Schalttraneietor Tr2 wird der Strom I konstant gehalten, so dass eich die horizontale Widerstandegerade 10, die in Fig. 5 in das Diagramm eingezeichnet ist, ergibt. Wie leicht zu eehen ist, wird dadurch der Arbeitepunkt A ausreichend stabil eingestellt. Bevor die erfindungsgemässe Durchlegierung eines Halbleiters TrI anhand der Fig. 5 und 6 beschrieben wird, soll noch einmal kurz das Grundsätzliche beschrieben sein.

Beim Durchschlag einer Sperrschicht eines Transistors oder einer Diode wird im allgemeinen zwischen dem Lawinendurchbruch und dem Wärmedurchschlag unterschieden. Der Lawinendurchbruch ist für den Halbleiter relativ ungefährlich, wenn dieser mit Hilfe eines Spannungsimpuls erreicht wird. Hingegeniet der Wärmedurchschlag zum grössten Teil mit einer völligen Vernichtung des Halbleiters verbunden (Ausbrennen),

Erfindung β gemäß s wird nun ein Verfahren zum gesteuerten Durchschlagen eines Halbleiters vorgeschlagen, dass die beiden-bekannten Effekte ausnützt.

Zum Lawinendurchbruch "wird an den durchzulegierenden Halbleiter TrI eine genügend g roe se Spannung eingelegt. Dadurch wandert der Arbeitepunkt A auf den negativen Ast der Transie to rkennlinie TrI (Fig. 6) bie zu dem Punkt auf der Kennlinie, wo eich ein stabiler Punkt (A) In Verbindung mit der Kennlinie 10 des Vorwiderstandes einstellt.

Docket GE 967 066 0 0 9 8 A Π / U 0 6 -U-

■"W¹- fir

An der Kollektorsperrschicht des durchzulegierenden Transistors TrI liegt dann die Spannung U und es flieset ein Strom I. Die Spannung in Durchlassrichtung der Basis-Emitter-Strecke des Halbleiters ist ü_o_, im vorliegenden Aueführungsbeispiel bei etwa 0, 7 Volt. Der Punkt A wird so gewählt, dass die hohe Wärmeleistung N = U . I

C C

sehr schnell die Energie aufbringt, um die Kollektor-Sperrschicht durchzulegieren, so dass diese ihre Sperrwirkung verliert. Die Emitter leistung N_ = U, .1 kommt dadurch nur auf einen Wert,

hi DC C

der für diese Schicht ungefährlich ist, so dass die Basis emitterstrecke erhalten bleibt. Der durch den Schalttransistor Tr2 gelieferte Strom I wird also so gewählt, dass die sich aus der an der Grenzschicht des durchzulegierenden Halbleiters abfallendeiSpannung und dem Strom ergebende Wärmeleistung bei der einen Grenzschicht zum Durchlegieren führt, während die andere Grenzschicht des Halbleiters TrI unbeschädigt bleibt. Da unter Umständen nicht nur die Kollektorgrenzsrchicht durch die hohe Kollektorverlustleistung zerstört wird, sondern die ganze Basiszone als mehr oder weniger Kurzschluss zwischen Kollektor und Emitter auftritt, ist noch eine Entkopplungs« diode in Reihe geschaltet, wie in Fig. 4 gezeigt. An dieser Diode tritt nur die kleine Leistung 0, 7 Volt . I auf.

» Dadurch, dass der Schalttransistor TrZ sehr einfach zu steuern ist, und dass die Auswahl einer Speicherzelle (durchzulegierender Halbleiter)durch die Ansteuerung zweier Koordinaten (Wortleitung und Bitleitung) erfolgt, ist es sehr leicht möglich, Werte in derartig aufgebaute Festwertspeicher einzuschreiben. Zur Ansteuerung

009848/1406

der gewünschten Wort- und Bitleitungen können bekannte Elektronenrechner verwendet werden, in denen das in den Festwertspeicher einzuschreibende Programm (z. B. ein Mikroprogramm) gespeichert ist. Eine sehr schnelle Einschreibgeschwindigkeit bei sehr hoher Sicherheit ist die Folge. Ausserdem besteht die Möglichkeit, während des Produktionsprozesses in mehrere einzuschreibende Festwertspeicher verschiedene Programme einzugeben, ohne das β komplizierte Änderungen von Masken, Werkzeugen, oder dergl., erforderlich sind« Da die Ansteuerung und Auswahl der einzelnen Wort- und Bitleitungen mit Hilfe programmgesteuerter elektronischer Rechner hinlänglich bekannt ist, wird diese Auswahl nicht im einzelnen beschrieben«

Es ist bei der praktischen Ausführung des erfindungsgemässen Festwertspeichers sehr vorteilhaft, die Matrix in mehrere Teilmatrix zu unterteilen, da dann ein leichtes Auswechseln dieser Teilmatrizen bei späteren Programmänderungen möglich ist. _v

Ü098A8/U06

Claims (1)

1. IBM Deutschland Internationale Mro-Mauhintn CtitUithnJt mbH

   - 14 -

   Böblingen, 27. Oktober 1967

   ru-ma

   Docket GE 967 066; GE 867 015, 011,

   Pa tentans prüche

   1« Festwertspeicher für binär verschlüsselte Informationen mit

   in Matrixform in Zeilen und Spalten angeordneten Halbleitern als Speicherzellen, wobei das Auslesen einer gespeicherten Information durch Beaufschlagung einer Wortleitung mit einem Leseimpuls erfolgt, der über die mit dieser ausgewählten Wort« leitung verbundenen Halbleiter direkt auf die entsprechenden Bitleitungen, z. B. als L-Bit übertragen wird, dadurch gekennzeichnet, da·· in jedem Kreuzungspunkt von Wortleitungen (2) und Bitleitungen (3) mindestens zwei Halbleiterzonenpaare (z.B. 4 und 5) mit entgegengesetzter Polarität angeordnet sind, da β β die eine Zone als Koppeldiode (4) und die andere Zone al· Sperrdiode (5) wirkt und dass das Einschreiben einer binären Grosse (L oder 0) in eine Speicherzelle durch gesteuerte· Durchschlagen der Sperrdiode (5) erfolgt, in dem sie mit einer für einen Lawinendurchbruch genügend groseen Spannung beaufschlagt wird u/id der fliessende Strom auf einen bestimmten Wert konstant gehalten wird, so dass nur die jeweilige Sperrdiode (5) leitend wird.

   2, Festwertspeicher nach Anspruch 1, dadurch gekennzeichnet,

   da·· al· Speicherzelle ein steuerbarer Vierachichthalbleiter

   0098A8/U06

   angeordnet ist, wobei die Anode des steuerbaren Vierschichthalbleiters (6) mit jeweils einer Wortleitung (2) verbunden ist und die Kathode des steuerbaren Vierschichthalbleiters (6) mit einer Bit-Leitung (3), wobei das Einschreiben einer binären GrÖBße (0 oder L) dadurch erfolgt, dass die als Sperrdiode wirkenden Zonen (z. B. Nl und N2) durchlegiert werden und zwei weitere Zonen (z. B. Pl und Nl) die Koppeldiode (4) bilden,

   3. · Festwertspeicher nach den Ansprüchen 1 und 2, dadurch

   gekennzeichnet, dass eine Speicherzelle aus einem in Reihe geschalteten Transistor (7) und einer Diode (8) besteht, wobei die Basiszone des Transistors (7) beim Einschreiben einer binären Grosse (L oder 0) durch Anlegen einer hohen Durchbruchspannung durchlegiert wird.

   4. Festwertspeicher nach Anspruch 2, dadurch gekennzeichnet, dass der als Speicherzelle im Kreuzung β punkt von Wortleitung -(2) und Bitleitung (3) angeordnete Vierschichthalbleiter (6) aus einem lateralen.PNP- und einem vertikalen NPN-Transistor aufgebaut ist. ' ^: '

   Docket GE 967 066 009848/1^0