DE2008065A1 - Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren - Google Patents

Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren

Info

Publication number
DE2008065A1
DE2008065A1 DE19702008065 DE2008065A DE2008065A1 DE 2008065 A1 DE2008065 A1 DE 2008065A1 DE 19702008065 DE19702008065 DE 19702008065 DE 2008065 A DE2008065 A DE 2008065A DE 2008065 A1 DE2008065 A1 DE 2008065A1
Authority
DE
Germany
Prior art keywords
transistor
cell
current
line
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702008065
Other languages
English (en)
Other versions
DE2008065C3 (de
DE2008065B2 (de
Inventor
Robert Athanasius Hyde Park; Pricer Wilbur David Poughkeepsie; N.Y. Henle (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2008065A1 publication Critical patent/DE2008065A1/de
Publication of DE2008065B2 publication Critical patent/DE2008065B2/de
Application granted granted Critical
Publication of DE2008065C3 publication Critical patent/DE2008065C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

IBM Deutschland Internationale Büro-Maschinen Gesellschaft mbH
Böblingen, 18. Februar 1970 ko-rz
Anmelderin: . International Business Machines
Corporation, Arjnonk, N.Y. 10
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: , Docket FI 968 073
Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren -
Die Erfindung bezieht sich auf eine nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren, die über die jedem Transistor zugeordneten nichtlinearen Lastimpedanzen vermittels eines gemeinsamen Schalters im Ruhezustand mit einer Stromquelle für konstanten niedrigen Strom und im Zustand des Schreibens oder Lesens mit einer Stromquelle für konstanten hohen Strom verbunden sind.
In monolithischen Speichern spielt die Wärmeableitung eine wesentliche Rolle. Das Problem wächst mit fortschreitender Miniaturisierung der Bauelemente für eine angestrebte möglichst ' hohe Packungsdichte. Bei Vergrößerung der Bitdichte werden hochentwickelte und teure Kühlvorrichtungen erforderlich, die die Herstellungskosten der monolithischen Speicher erhöhen und die Arbeitsgeschwindigkeit und die Größe des Speichers begrenzen.
Man ist daher bestrebt, die Verlustwärme der Speicherzellen zu verringern. Ein Weg dazu besteht darin, den Leistungsverbrauch jeder Zelle so niedrig wie möglich zu machen.
Es ist bereits vorgeschlagen worden, für die Stromversorgung der Speicher zwei Strompegel unterschiedlicher Höhe zu verwenden
00 9837/1936
(USA Patent 3 226 574). Der mittlere Leistungsverbrauch jeder Speicherzelle wird dadurch reduziert, daß der hohe Strompegel im Vergleich zum niedrigen nur für eine relativ kurze Zeitspanne angelegt wird. Damit ist jedoch der Nachteil verbunden, daß der Strom im Zeitraum des niedrigen Pegels doch noch auf einem relativ hohen Wert gehalten werden muß, damit sichergestellt ist, daß die Zelle in dem gewünschten bistabilen Speicherzustand verharrt und nicht umschlägt. Das heißt, daß der leitende der Transistoren leitend bleiben muß.
Der mittlere Leistungsverbrauch wird daher bei Verwendung zweier Strompegel unterschiedlicher Höhe für die Stromversorgung der Zellen reduziert.
Der Erfindung liegt nun die Aufgabe zugrunde, eine Einrichtung der eingangs genannten Art für bistabile Speicherzellen zu schaffen, bei der der Strom und damit der Leistungsbedarf im Zeitraum des niedrigen Strompegels ohne Gefahr eines unerwünschten ümschlagens der Zelle in den anderen bistabilen Zustand und ohne Einbuße an Arbeitsgeschwindigkeit wesentlich reduziert wird.
Diese Aufgabe wird dadurch gelöst, daß das Verhältnis des Stromwiderstandes der stromabhängigen nichtlinearen Lastimpedanz des leitenden der Transistoren zu seinem Basis-Emitter-Scheinwiderstand zur Beibehaltung seines leitenden Zustandes größer als 1 ist, wenn die Transistoren im Ruhezustand mit der Stromquelle für konstanten niedrigen Strom verbunden sind.
Damit werden ohne Einbuße an Funktionssicherheit die Vorteile einer Verminderung des Stromverbrauchs der Speicherzelle und damit der Verlustwärme erzielt, wodurch die Bitdichte steigt. Dieses wiederum führt zu einer Senkung der Kosten pro Bit.
Durch die aufgrund des Verhältnisses größer als 1 erzielte Spannungsverstärkung wird sichergestellt, daß der leitende Transistor leitend und der nichtleitende Transistor nichtlei-
Docket FI 968 073 0 0 9 8 3 7/1936
tend bleibt. Bei einem bipolaren Siliziumtransistor ist der Basis-Emitter-Scheinwiderstand gleich dem Quotienten aus 26 dividiert durch den Emitterstrom in mA. Da der Basisstrom im Vergleich zum Kollektorstrom relativ niedrig ist, entspricht der Emitterstrom etwa dem Kollektorstrom.
Da der Kollektorstrom im Sinne eines verringerten Leistungsverbrauches verkleinert wird, wächst dementsprechend der Basis-Emitter-Scheinwiderstand. Wenn die Lastimpedanz konstant ist, wird der Wert, bei dem die Spannungsverstärkung kleiner als 1 wird, eventuell dann wegen des wachsenden Basis-Emitter-Scheinwiderstandes erreicht, da der Kollektorstrom kleiner wird, wodurch die Speicherstelle nicht mehr bistabil bleibt, so daß beide Transistoren gleichzeitig leiten, oder dadurch nicht mehr in dem gewünschten bistabilen Zustand verharrt, weil der leitende Transistor nichtleitend wird.
Obwohl es zunächst so erscheint, daß eine Vergrößerung der Lastimpedanz eine Verkleinerung des Kollektorstromes ausgleichen würde, wodurch die Spannungsverstärkung auf einem Wert größer als 1 gehalten würde, begrenzen jedoch Platzbedarf-Erwägungen in einer monolithischen integrierten Halbleiteranordnung den Widerstand der Kollektor-Lastimpedanz auf einige Kiloohm. Jede weitere Vergrößerung macht wegen der Beziehung zwischen ohmschem Widerstand, spezifischem Widerstand des Halbleitermaterials und des Bedarfs an Fläche und Länge des Widerstandes einen sehr langen und schmalen Widerstand erforderlich. Eine Vergrösserung des Widerstandes auf ein Maß, das für einen relativ niedrigen Strom während der Zeitspanne der Stromversorgung der Zelle mit niedrigem Strompegel ausreicht, ist daher nicht durchführbar.
Weiterhin kann der Widerstand der Lastimpedanz, auch in einer nicht-monolithischen Speicherzelle, nicht unbegrenzt vergrößert werden, da dadurch wiederum die Schaltgeschwindigkeit des Transistors während der Periode hohen Strompegels herabgesetzt wird. Docket FI 968 073 O0983771
In der vorliegenden Erfindung sind diese Probleme durch die Verwendung einer nichtlinearen Impedanzeinrichtung für jedes Transistorpaar jeder Zelle gelöst. Dadurch daß der Widerstand der nichtlinearen Lastimpedanz bei fallendem Strom wächst, wird die Spannungsverstärkung oder das Verhältnis zwischen Lastimpedanz und Basis-Emitter-Impedanz größer als 1 gehalten zur Sicherstellung, daß die Speicherzelle in dem gewünschten bistabilen Zustand verharrt. Dieses hat jedoch wiederum keinerlei Einfluß auf die Schaltgeschwindigkeit der Zelle, da die Größe des Widerstandes der nichtlinearen Lastimpedanz bei wachsendem Strom in der Periode des hohen Strompegels sehr stark abnimmt.
Gemäß einer Weiterbildung der Erfindung wird zur Aktivierung einer einzelnen Speicherzelle in einer Vielzahl von Zellen jede Zelle derart mit einer von mehreren ersten Stromquellen und einer von mehreren zweiten Stromquellen verbunden, daß keine Zelle mit derselben ersten und zweiten Stromquelle verbunden ist, und zwischen die erste und zweite Stromquelle werden nichtlineare Impedanzen so geschaltet, daß der Leistungsverbrauch aller übrigen Speicherzellen auf weniger als die Hälfte des Leistungsverbrauches der aktivierten Zelle verringert wird.
Damit wird der Vorteil der Verminderung des Stromverbrauches auch bei einer Vielzahl von Speicherzellen in einer Speicheranordnung in Matrixform erreicht.
Die nichtlinearen Impedanzen werden nur dann ausgenutzt, wenn die Transistoren mit einer Stromquelle für konstanten niedrigen Strom verbunden sind. Es ist nicht erforderlich, sie auch im Zeitraum des konstanten hohen Stroms zu benutzen.
Für die Benutzung bei beiden Pegeln kann jedoch erfindungsgemäß eine Schaltungsanordnung vorgesehen werden, die es ermöglicht, den gesamten Leistungsbedarf eines ganzen Speichers mit vielen Zellen während des Zeitraums des hohen Strompegels so zu verringern, daß er wesentlich niedriger ist, als wenn der hohe Strom mit allen Zellen verbunden wäre. Jede Zelle kann nämlich
Docket FI 968 073 0 0 9 8 3 7/1936
über eine erste Leitung mit einer positiven Spannungsquelle oder Erde und über eine zweite Leitung mit einer Stromquelle für konstanten niedrigen oder konstanten hohen Strom verbunden werden. Bei entsprechender Anordnung der Leitungen wird nur die ausgewählte Speicherzelle mit dem erforderlichen vollen Strom versorgt, da nur ihre erste Leitung mit Erde und ihre zweite Leitung mit der Stromquelle für konstanten hohen Strom,verbunden ist. Da alle übrigen Leitungen mit lediglich entweder Erde oder der Stromquelle für konstanten hohen Strom verbunden sind, erhalten die restlichen Zellen wesentlich weniger als den halben Strom, obwohl an ihnen entweder die von der mit Erde verbundenen Leitung erzeugte höhere Spannung oder die Stromquelle für konstanten hohen Strom liegt. Der Grund liegt in dem nichtlinearen Anstieg des Scheinwiderstandes der Lastimpedanzen.
Dann sind gemäß der Erfindung die nichtlinearen Lastimpedanzen Halbleiter.
Weiterhin sind erfindungsgemäß die nichtlinearen Lastimpedanzen je zwei in Reihe geschaltete Dioden.
Schließlich sind gemäß der Erfindung die Speicherzellen ganz oder teilweise in monolithischer Technik hergestellt.
Da die Basis-Emitter^Impedanz eine Diode ist, entspricht die % Impedanz jeder Last-Diode der der Basis-Emitter-Diode, weil sie alle im gleichen Halbleitersubstrat gebildet sind. Die Verwendung von jeweils zwei Dioden stellt demnach sicher, daß das Verhältnis der Lastimpedanz zur Basis-Emitter-Impedanz des Transistors mindestens 2 beträgt.
Die Erfindung wird anhand der Zeichnungen im einzelnen erläutert. Es zeigen:
Fign. 1-6 Schaltbilder verschiedener Speichereinheiten, die
die erfindungsgemäße nichtlineare Impedanzeinrichtung benutzen und
Docket π 968 073 009837/1936
Fig. 7 zwei Kurven, die das Verhältnis von Strom und
Spannung einer Speicherzelle mit einer erfindungsgemäßen nichtlinearen Impedanzeinrichtung zeigen.
In Fig. 1 ist eine Flip-Flop-Speicherzelle 10 mit den beiden kreuzgekoppelten NPN-Transistoren 11 und 12 gezeigt. Jeder Transistor ist mit seiner Basis an den Kollektor des anderen Transistors angeschlossen.
Der Kollektor des Transistors 11 ist über zwei in Reihe geschaltete Dioden 13 und 14 an einen Leiter 15 angeschlossen. Dieser ist über einen Schalter 16, der z.B. durch einen Transistor gebildet werden kann, an eine Spannungsquelle 17 angeschlossen, die die Schaltung mit einem niedrigen konstanten Strom versorgt, und an eine Spannungsquelle 18, die die Schaltung mit einem hohen konstanten Strom versorgt. Der Kollektor des Transistors 12 ist ebenfalls über die in Reihe geschalteten Dioden 19 und 20 an den Leiter 15 angeschlossen.
Durch Verwendung der Dioden 13 "und 14 in Reihe mit dem Transistor 11 und der Dioden 19 und 20 in Reihe mit dem Transistor 12 wird eine Spannungsverstärkung von mindestens 2 sichergestellt, wenn einer der beiden Transistoren 11 und 12 sich im leitenden Zustand befindet, auch wenn die Stromquelle 17 einen sehr niedrigen Strom liefert, da die Impedanz jeder der Dioden 13 und 14 oder 19 und 20 genauso groß ist wie die Impedanz über der Basis-Emitter-Verbindung des Transistors 11 oder 12. Somit stellt die Verwendung von zwei in Reihe geschalteten Dioden sicher, daß der Transistor 11 oder 12 leitend bleibt, auch wenn die Stromquelle 17 nur einen sehr niedrigen Strom liefert.
Der Transistor 11 ist mit einem ersten Emitter 21 mit Erde verbunden, und zwar über einen Leiter 22 und einen Widerstand 23. Der Transistor 12 ist mit einem ersten Emitter 24 auf demselben Wege mit Erde verbunden. Jede andere Speicherzelle in einer bestimmten Reihe des monolithischen Speichers ist auf ähnliche Weise mit Erde verbunden. In derselben Zeile wie die Speicherzelle 10 ist eine weitere Speicherzelle 25 gezeigt, die
Docket FI 968 073 Q Q 9 8 3 7 / 1 9 3 6
~ "7 -■
ebenfalls an den Leiter 22 angeschlossen ist.
Der Transistor 11 ist mit einem zweiten Emitter 26 an eine "O"-Bit-Leitung 27 angeschlossen. Der Transistor 12 ist mit einem zweiten Emitter 28 an eine "1"-Bit-Leitung 29 angeschlossen. Die Bitleitungen 27 und 29 sind über Widerstände 31 bzw. 32 mit einem Treiber 30 verbunden. Der Treiber 30 kann ein NPN-Transistor sein, dessen Emitter geerdet ist und dessen Kollektor mit den Widerständen 31 und 32 verbunden ist.
Die Bitleitungen 27 und 29 sind außerdem mit allen anderen Speicherzellen verbunden, die in derselben Spalte.angeordnet sind wie die Speicherzelle 10. Eine weitere Zelle 33 ist in derselben Spalte gezeigt und mit den Leitungen 27 und 29 verbunden. .
Die Zelle 33 ist mit einer Stromquelle für konstanten niedrigen Strom 34 oder einer Stromquelle für konstanten hohen Strom 35 über den Schalter 36 und eine Leitung 37 verbunden. Wenn der Treiber erregt wird und das Potential auf den Leitungen 27 und 29 ändert, wird somit gleichzeitig nur eine der mit dem Treiber 30 verbundenen Zellen erregt, was davon abhängt, welche Zelle in der Spalte, mit der Stromquelle für konstanten hdhen Strom verbunden ist.
Wenn z.B. der Schalter 16 mit der Stromquelle für konstanten hohen Strom 18 verbunden ist, wird aus der Zelle 10 gelesen oder in die Zelle geschrieben, da keine andere Zelle in dieser Spalte gleichzeitig mit der Zelle 10 über ihren Schalter mit der Stromquelle für konstanten hohen Strom verbunden sein kann, d.h., der Schalter 36 kann nicht mit der Stromquelle 35 verbunden werden, wenn der Schalter 16 bereits mit dieser Stromquelle für konstanten hohen Strom 18 durch die Decodierschaltüngen verbunden ist.
Wenn die Zelle 10 mit der Stromquelle für konstanten niedrigen Strom 17 verbunden ist, fließt ein sehr kleiner Strom durch die Zelle. Infolgedessen führt die Leitung 22 im wesentlichen Erdpotential, da am Widerstand 23 nur ein sehr kleiner Spannungsabfall auftritt. Somit ruft eine Potentialänderung auf den Leitungen 27 und 29, angeregt durch den Treiber
Docket FI 968 073 009837/1936
30, nicht die Abgabe oder den Empfang eines Signales durch die Transistoren 11 und 12 von den Leitungen 27 und 29 hervor, wenn die Zelle 10 mit der Stromquelle für konstanten niedrigen Strom verbunden ist. Solange also eine Zelle mit ihrer Stromquelle für konstanten niedrigen Strom verbunden ist, resultiert die Erregung des Treibers für seine Bitleitungen nicht im Auslesen oder Einschreiben der jeweiligen Zelle.
Sobald eine der Zellen in der Spalte der Zelle 10 gelesen oder geschrieben werden soll, wird der Treiber 30 erregt und ändert das Potential auf den Leitungen 27 und 29. Wenn gelesen werden soll, muß ein Schalter 38 der Bitleitung 27 mit dem Erdkontakt 39 und die Bitleitung 29 über einen Schalter 40 mit dem Erdkontakt 41 verbunden werden.
Somit ist beim Lesen die bestimmte Zelle in der Spalte mit dem Treiber 30, mit den Bitleitungen 27 und 29 und mit der Stromquelle für hohen Strom verbunden. Wenn die Zelle 10 die zu lesende Zelle ist, ist der Schalter 16 mit der Stromquelle für konstanten hohen Strom 18 verbunden.
Besteht diese Verbindung, so fließt Strom durch den leitenden der beiden Transistoren 11 und 12 und verursacht einen wesentlichen Spannungsabfall am Widerstand 23. Dementsprechend steigt das Potential auf der Leitung 22 von Erdpotential an. Dadurch fließt ein Strom durch den leitenden Transistor auf die angeschlossene Leitung 27 oder 29. Wenn der Transistor 12 leitet, verursacht also·der Potentialanstieg auf der Leitung 22 einen Stromfluß durch den Emitter 28 auf die Leitung 29. Der Treiber liegt natürlich an Erdpotential, wodurch der Strom durch die Leitung 29 und den Treiber 30 fließt und ein Signal auf dieser Leitung erzeugt. Somit würde ein nichtdargestellter Abfrageverstärker, der an die Leitungen 27 und 29 angeschlossen ist, sicherstellen, daß das Signal von der Speicherzelle 10 den leitenden Zustand des Transistors 12 anzeigt.
Wenn eine neue Information in die Speicherzelle 10 geschrieben Docket FI 968 073 009837/1936
— Q —
werden soll, wird der Treiber 30 wieder erregt und ein Schalter 38 oder 40 in die Erdkontaktstellung geschaltet. Wenn eine Information in eine Zelle über die "O"-Bit-Leitung 27 geschrieben werden soll,,wird der Schalter 40 für die Leitung 29 mit einem Kontakt 42 verbunden, welcher seinerseits an eine erste positive Spannungsquelle +V angeschlossen ist. Wenn eine Information in eine Zelle über die "1"-Bit-Leitung 29 geschrieben werden soll, wird der Schalter 38 der Leitung 27 mit einem Kontakt 43 verbunden, der seinerseits an eine zweite positive. Spannungsquelle +V angeschlossen ist. Außerdem muß der Schalter 16 der Zelle 10 mit der Stromquelle für konstanten hohen Strom 18 verbunden werden.
Wenn eine Information in die Zelle 10 über die Leitung 27 geschrieben werden soll, stellt der Schalter 40 die Verbindung zum positiven Spannungskontakt 42 her und eine Diode 44 in der Leitung 29 hält das Potential auf der Leitung 29, so daß es nicht abfällt, wenn der Treiber 30 durch Anlegen der Leitung 29 an das positive Potential des Kontaktes 42 erregt wird. Somit kann nur das Potential auf der Leitung 27 abfallen. In gleicher Weise verhindert eine Diode 45 in der Leitung 27 einen Spannungsabfall auf dieser Leitung, wenn über die "1"-Bitleitung 29 geschrieben werden soll. Zur Verbindung der Leitung 27 mit positivem Potential muß der Schalter 38 natürlich mit dem positiven Spannungskontakt 43 verbunden sein.
Wenn angenommen wird, daß der Transistor 12 leitend ist und der Transistor 11 durch Schreiben über die Leitung 27 eingeschaltet und dadurch der Zustand der bistabilen Zelle 10 geändert werden soll, wird der Schalter 38 mit dem Erdkontakt 39 verbunden, während der Schalter 40 mit dem positiven Spannungskontakt 42 verbunden wird. Wenn der Schalter 16 dann an die Stromquelle für konstanten hohen Strom 18 angeschlossen wird, fließt Strom durch den Transistor 12 zum Emitter 24, wodurch der Spannungsabfall am Widerstand 23 ziemlich groß wird. Dadurch wird der Emitter 24 positiv, und zwar relativ zum Emitter 26 des Transistors 11, jedoch nicht zum Emitter 28, der durch den Schalter 40 positiv gehalten wird.
Docket FI 968 073 00 9 8 37/1936
Die Basis des Transistors 11 ist am Anfang relativ zur Basis des Transistors 12 um einige 100 Millivolt negativ, wodurch der Transistor 11 nichtleitend wird. Wenn jedoch der Emitter 26 des Transistors 11 ebenfalls relativ zum Emitter 24 des Transistors 12 um einige 100 Millivolt negativ wird, beginnt der Transistor
11 zu leiten.
Jetzt entlädt der Transistor 11 schnell die Basis des Transistors
12 und macht diesen nichtleitend. Somit wird der Transistor 11 ein- und der Transistor 12 ausgeschaltet und die Zelle 10 hat jetzt eine neue Information gespeichert.
Wenn der Transistor 11 leitend war, als der Schalter 38 mit dem Erdkontakt 39 und der Schalter 4O mit dem positiven Spannungskontakt 42 verbunden war, wurden die Bedingungen der Transistoren 11 und 12 nicht verändert, d.h., der Transistor 11 blieb im leitenden und der Transistor 12 im nichtleitenden Zustand.
Wenn aus der Zelle 33 gelesen werden soll, ist der Treiber 30 noch erregt und die Schalter 38 und 40 noch mit den Erdkontakten 39 und 41 verbunden. Der einzige Unterschied besteht darin, daß der Schalter 36 mit der Stromquelle für konstanten hohen Strom und nicht der Schalter 16 mit der Stromquelle für konstanten hohen Strom 18 verbunden ist.
Wenn eine Information in die Zelle 33 geschrieben werden soll, muß der Schalter 36 mit der Stromquelle für konstanten hohen Strom verbunden werden. Die Schalter 38 und 40 stellen natürlich dieselben Verbindungen her wie beim Schreiben in die Zelle 10, die davon abhängen, auf welcher der Bitleitungen 27 und 29 eine Information in die Zelle geschrieben werden soll.
Gemäß Darstellung in Fig. 1 hat jede Zellenspalte ihren eigenen Treiber, d.h., die Zelle 25 ist mit einem Treiber 46 verbunden, der genauso aufgebaut ist wie der Treiber 30 für die Spalte mit den Zellen 10 und 33. Der Treiber 46 ist mit der Zelle 25 über eine "O"-Bitleltung 47 und eine "1"-Bitleitung 48 verbunden, die den Bitleitungen 27 und 29 entsprechen.
Docket FI 968 073 Q 0 9 8 3 7 / 1 9 3 6
In der Leitung 47 liegt ein Schalter 49, der mit einem Erdkontakt 50 und einem positiven Spannungskontakt 51 zusammenarbeitet. Der positive Spannungskontäkt 51 ist an den Kontakt 43 angeschlossen, da alle "O"-Bitleitungen für alle Zellenspalten mit derselben positiven Spannungsquelle verbunden sind* Auf ähnliche Weise ist die Leitung 48 geschaltet.
Wenn daher die in der Zelle 25 gespeicherte Information gelesen werden soll, muß der Treiber 46 und nicht der Treiber 30 erregt werden. Die Schalter 49 und 52 sind mit den Erdkontakten 50 bzw. 53 verbunden. Die Zelle 25 empfängt ihrem Strom von der Stromquelle für konstanten hohen Strom 18 über den damit verbundenen Schalter 16. Die Zelle 10 wird zu diesem Zeitpunkt nicht erregt, da der Treiber 30 abgeschaltet ist.
Wenn geschrieben werden soll, wird einer der beiden Schalter 49 und 52 mit dem positiven Spannungskontakt 51 bzw. 54 verbunden, während der andere mit seinem Erdkontakt verbunden bleibt. Dadurch wird eine neue Information in die Zelle 25 geschrieben, die mit der Stromquelle für konstanten hohen Strom 18 über den Schalter 16 verbunden ist.
Die Schalter für alle Bitleitungen sind mit den positiven Spannungskontakten verbunden, wenn weder gelesen noch geschrieben wird. So sind z.B. die Schalter 38 und 40 für die Bitleitungen 27 und 39 mit den Kontakten 43, bzw. 42 verbunden.
Anstelle äer Dioden. 13 und 14 sowie 19 und 20 als Lastimpedanzen für die Speicherzelle 10 bei Anschluß entweder der Stromquelle für konstanten niedrigen Strom 17 oder hohen Strom 1.8 kann auch eine Schaltung vorgesehen werden, in der die Dioden nur in der Zeit benutzt werden, in welcher ein niedriger Strom an die Transistoren 11 und 12 geliefert wird. Das gilt auch für alle übrigen Speicherzellen im Speicher.
In Fig* 2 ist diese Anordnung gezeigt, wo der Transistor 11 mit seinem Kollektor über einen Widerstand 55 und zwei Dioden 56 und 57 an eine Leitung 58 angeschlossen ist, die mit-einer Stromquelle für konstanten
Docket FI 968 073 00 9 8 37 /1 9 36
niedrigen Strom 59 verbunden ist. Diese Stromquelle 59 ist ähnlich aufgebaut wie die in Fig. 1 gezeigte Stromquelle 17 und ist mit allen anderen Speicherzellen in derselben Zeile wie die Zelle
10 verbunden.
Der Transistor 12 ist über einen Widerstand 60 und die Dioden 61 und 62 mit der Stromquelle für konstanten niedrigen Strom 59 verbunden. Wenn also die Transistoren 11 und 12 nur mit der Stromquelle für konstanten niedrigen Strom 59 verbunden sind, befindet sich die Zelle 10 in ihrem Ruhezustand. Somit stellen die Dioden 56 und 57 sicher, daß die Spannungsverstärkung des Transistors
11 mindestens 2 beträgt, wenn dieser Transistor in der Zelle sich im leitenden Zustand befindet. In gleicher Weise stellen die Dioden 61 und 62 sicher, daß der Transistor 12 eine Spannungsverstärkung von mindestens 2 hat, wenn er leitend ist. Somit bleibt der leitende der beiden Transistoren 11 und 12 in seinem leitenden Zustand, sobald er nur mit der.Stromquelle für konstanten niedrigen Strom 59 verbunden ist.
Wenn gelesen oder geschrieben werden soll, wird eine Stromquelle für konstanten hohen Strom 64 durch einen Schalter 65 mit jedem der Transistoren 11 und 12 verbunden. Diese Stromquelle 64, die außerdem an alle anderen Zellen in derselben Zeile wie die Zelle 10 angeschlossen ist, ist über eine Sperrdiode 66 und einen Widerstand 55 mit dem Transistor 11 und über eine Sperrdiode 67 und den Widerstand 60 mit dem Transistor 12 verbunden. Bei der Größe des von der Stromquelle für konstanten hohen Strom 64 gelieferten Stromes weisen die Dioden 66 und 67 im wesentlichen keine Impedanz auf, so daß die gesamte Kollektor-Lastimpedanz für die beiden Transistoren 11 und 12 durch die Widerstände 55 bzw. 60 gebildet wird. Somit resultiert diese Anordnung in einer nichtlinearen Impedanz, die für den Transistor 11 von den Dioden 56 und 57 und für den Transistor 12 von den Dioden 61 und 62 gebildet wird, die nur im Ruhezustand der Transistoren 11 und 12 benutzt werden.
In Fig. 3 ist eine weitere Form einer Speicherzelle gezeigt, die mit der erfindungsgeniaßen nichtlinearen Impedanz arbeitet. Die
Docket FI 968 073 009837/1936
2QÜÖ065
Speicherzelle umfasst zwei NPN-Transistoren 70 und 71 mit je einem einzelnen Emitter, der mit einem Schalter 72 verbunden ist. Der Schalter 72 ist entweder an eine Stromquelle 73 angeschlossen; die einen konstanten niedrigen Strom liefert, oder an eine Stromquelle 74, die einen konstanten hohen Strom liefert. Beide Stromquellen erzeugen einen negativen Strom.
Der Transistor 70 ist mit seinem Kollektor über einen Widerstand 75 und die Dioden 76 und 77 an eine Leitung 78 angeschlossen, die über einen Widerstand 79 an Erde führt. Der Transistor 71 ist mit seinem Kollektor über einen Widerstand 80 und die Dioden 81 und 82 ebenfalls an die Leitung 78 und über den Widerstand 79
an Erde angeschlossen. Die Dioden 76 und 77 bilden die nichtline- * are Impedanz für den Transistor 70, während die Dioden 81 und 82 die nichtlineare Impedanz für den Transistor 71 bilden.
Die Transistoren 70 und 71 sind in Flip-Flop-'Schaltung miteinander verbunden. Die Basis des Transistors 70 ist mit dem Kollektor des Transistors 71 über einen Widerstand 80 verbunden, während die Basis des Transistors 71 über einen Widerstand 75 mit dem Kollektor des Transistors 70 verbunden ist.
Wenn die Schaltung 72 mit der Stromquelle für konstanten niedrigen Strom 73 verbunden ist, entsteht am Widerstand 79 kein Spannungsabfall. Wenn die in der Zelle gespeicherte Information gelesen {j werden soll, wird der Schalter 72 an die Stromquelle für konstanten hohen Strom 74 angeschlossen.
Gleichzeitig wird das Potential auf den Bitleitungen 83 und 84, die den Leitungen 27 und 29 der Fig. 1 entsprechen, angehoben, da ein Treiber 84', der z.B. eine Emitterfolgeschaltung sein kann, erregt wird. Die Leitung* 83 ist über eine Diode 85 zwischen der Diode 76 und den Kollektorwiderstand 75 angeschlossen, während die Leitung 84 über eine Diode 86 zwischen der Diode 81 und dem Kollektorwiderstand 80 angeschlossen ist.
Außer der Erregung des Treibers 84' zur Potentialerhöhung auf den Docket FI 968 073 QO 98 37/1936
2006065
Leitungen 83 und 84 müssen diese beiden Leitungen durch Schalter 87 und 87" mit den positiven Spannungskontakten 88 und 88' über die Dioden 89 und 89' in den Leitungen 83 und 84 verbunden werden. Die Schalter 87 und 87' stehen auch in dieser Stellung, wenn die Speicherzelle im Ruhezustand ist.
Das Potential an den Kontakten 88 und 88' ist wesentlich niedriger als das vom Treiber 84* gelieferte Potential. Der Treiber 84' kann z.B. 3 Volt liefern, während das Potential an jedem der Kontakte 88 und 88' etwa 4OO Millivolt beträgt.
Wenn also der Transistor 70 leitet, fällt das Potential auf der ™ Leitung 78 aufgrund des Spannungsabfalles am Widerstand 79 ab. Der Transistor 7O, der gerade leitet, weist im Gegensatz zum Transistor 71 einen Spannungsabfall an seinem Kollektorwiderstand 75 auf. Demzufolge leitet die Diode 85, während die Diode 86 nicht leitet. Somit wird durch ein Signal auf der Leitung 83 festgestellt, daß der Transistor 70 der Speicherzelle leitend ist. Das zeigt einem Abfrageverstärker (nicht dargestellt), der mit den beiden Bitleitungen 83 und 84 verbunden ist an, daß die Zelle in der Stellung steht, in welcher der Transistor 70 leitet.
Wenn eine Information in die Speicherzelle geschrieben werden soll, wird der Schalter 72 wieder mit der Stromquelle für konstanten hohen Strom 74 verbunden. Gleichzeitig wird der Treiber 84' für die Leitungen 83 und 84 erregt. Eine dieser beiden Leitungen liegt jedoch auf einem niedrigeren Potential als die andere, da der Schalter der Leitung mit seinem Erdkontakt verbunden ist.
Wenn der Transistor 7O leitet und der bistabile Zustand der Zellen so geändert werden soll, daß der Transistor 71 leitend wird, wird das Potential auf der Leitung 83 angehoben, während das Potential der Leitung 84 dadurch abgesenkt wird, daß der Schalter 87' an seinen Erdkontakt angeschlossen wird. Dementsprechend fließt Strom durch die Diode 85 zur Basis des Transistors 71 und hebt deren Potential relativ zum Emitter an.
Docket FI 968 073 Q Q 9 8 3 7 / 1 9 3 6
.. ■-. ■-■ ■■■■ --■ - ■ p-v — 15 — -
Durch, die Verbindung der Basis des Transistors 71 mit dem Kollektor des Transistors 7O über den Widerstand 75 verhindert dieser einen zu großen Stromfluß von der Leitung 83 durch den Transistor 70. Dadurch wird ein schnelleres Umschalten des Transistors 71 in den leitenden Zustand und des Transistors 70 in den nichtleitenden Zustand ermöglicht.
Wenn die Basis des Transistors 71 relativ zu seinem Emitter positiv genug wird, um einen kräftigen Strom zu ziehen, schaltet der Transistor 71 ein. Dadurch entlädt sich die Ladung an der Basis des Transistors 7O über den Widerstand 80 und den Transistor 71 und infolgedessen schaltet der Transistor 70 ab.
Wenn die Zelle in dem bistabilen Zustand war, in welchem der Transistor 71 bereits leitete, wird der bistabile Zustand der Zelle dadurch nicht geändert, daß ein höheres Potential auf die Leitung 83 gegeben und das niedrigere Potential an die Leitung 84 gelegt wird. Das bedeutet, daß der Transistor 71 leitend und der Transistor 7O nichtleitend bleibt.
Wenn eine Information in der Zelle so gespeichert werden soll, daß der Transistor 7O leitet, wird das Potential auf der Leitung 84 auf einen höheren positiven Wert angehoben, während das Potential auf der Leitung 83 auf einem niedrigeren Potential gehalten wird. Dadurch schaltet der Transistor 70 ein, wenn das nicht bereits geschehen ist und der Transistor 71 schaltet aus. Wenn der Transistor 7O bereits eingeschaltet ist, ändert sich . natürlich der bistabile Zustand der Zelle nicht.
Der Speicher verfügt natürlich über weitere Spalten mit Speicherzellen, wodurch Zellenzeilen gebildet werden. Somit ist jede Speicherzelle, die in der Zeile angeordnet ist, zu denen die Transistoren 7O und 71 gehören, über einen Schalter 72 mit einer der Stromquellen 73 und 74 verbunden. Jede dieser Zellen ist jedoch an zwei andere "€>"- und "1 "-Bitleitungen als an die Bitleitungen 83 und 84 angeschlossen und zwar genauso wie es
Docket FI 968 Ö73 „ „ « „ ~
009837/1936
- 16 im Zusammenhang mit Fig. 1 beschrieben wurde.
In Fig. 4 ist eine weitere Form eines monolithischen Speichers gezeigt, der die erfindungsgemäße nichtlineare Impedanzeinrichtung verwendet. Durch die nichtlineare Impedanz wird bei jeder Speicherzelle des in Fig. 4 gezeigten Speichers nur ein Emitter für jeden Transistor benötigt. Der Speicher nutzt die Tatsache, daß die Größe des Stromes bei Verbindung der Stromquelle für konstanten hohen Strom mit der Speicherzelle um einige Größenordnungen höher sein kann als der im Ruhezustand der Zelle an diese gelieferte Strom. Das ist bei Verwendung der nichtlinearen Impedanzeinrichtung möglich, da diese die gewünschte Spannungsverstärkung über den leitenden Transistor bei einem sehr niedrigen Strom aufrecht erhält.
Gemäß Fig. 4 sind zwei Speicherzellen 90 und 91 in einer Spalte angeordnet. Die Speicherzelle 90 umfasst die beiden NPN-Transistoren 92 und 93.
Der Transistor 92 ist mit seinem Emitter an die "O"-Bitleitung
94 und der Transistor 93 mit seinem Emitter an die "1"-Bitleitung
95 angeschlossen. Die beiden Bitleitungen 94 und 95 sind an eine positive Spannungsquelle und Erde genauso angeschlossen, wie die Leitungen 27 und 29 der Fig. 1. Die Leitungen 94 und 95 sind außerdem an einen Treiber 96 angeschlossen, der ähnlich aufgebaut ist wie der Treiber 30.
Der Transistor 92 ist mit seinem Kollektor über zwei in Reihe geschaltete Dioden 97 und 98, die als nichtlineare Impedanz die Lastimpedanz für den Transistor 92 bilden, an eine Leitung 99 angeschlossen. Die Leitung 99 ist über einen Schalter 100 an eine Stromquelle für konstanten niedrigen Strom 101 und eine Stromquelle für konstanten hohen Strom 102 geführt. Die Größe des Stromes von der Quelle 102 ist um viele Größenordnungen höher als die des Stromes von der Quelle 101.
Der Transistor 93 ist mit seinem Kollektor über zwei in Reihe Docket FI 968 073 Q 0 9 B 3 7 / 1 9 3 6
2ÜÜ8Ü65
geschaltete Dioden 103 und 104, die als nichtlineare Impedanz die Lastimpedanz des Transistors 93 bilden, an die Leitung 99 angeschlossen. Somit sind beide Transistoren 92 und 93 gleichzeitig über den Schalter 100 mit jeweils einer der beiden Stromquellen verbunden.
Die Transistoren 92 und 93 sind in Flip-Flop-Schaltung miteinander so verbunden, daß die Basis des Transistors 92 an den Kollektor des Transistors 93 und die Basis des Transistors 93 an den Kollektor des Transistors 92 angeschlossen ist. Somit leitet nur immer einer der beiden Transistoren.
Jede der Dioden 97 und 98 hat dieselbe Impedanz wie die Basis-Emitter-Grenzschicht des Transistors 92, ungeachtet des durch ihn fließenden Kollektorstromes. In gleicher Weise hat jede der Dioden 103 und 104 dieselbe Impedanz wie die Basis-Emitter-Grenzschicht des Transistors 93 ungeachtet des durch ihn fließenden Kollektorstromes. Somit liefert jeder der beiden Transistoren 92 und 93 im leitenden Zustand eine SpannungsverStärkung von 2 ungeachtet des durch ihn fließenden Kollektorstromes.
Die Zelle 91 umfasst zwei in bekannter Flip-Flop-Art miteinander verbundene NPN-Transistoren 105 und 106. Diese beiden Transistoren sind mit ihren,Emittern an die Bitleitungen 94 bzw. 95 angeschlossen.
Der Transistor 105 ist mit seinem Kollektor über zwei Dioden 107 und 108, die die nichtlineare Lastimpedanz für den Kollektor des Transistors 105 bilden, an eine Leitung 109 angeschlossen, die über einen Schalter 110 an eine Stromquelle für konstanten niedrigen Strom 111 und eine Stromquelle für konstanten hohen Strom 112 geführt ist. Die Größe des Stromes von der Quelle ist um viele Größenordnungen höher als die des Stromes von der Quelle 111. .
Der Transistor 106 ist über zwei Dioden 113 und. 114, die die ..,..., nichtlineare Lastimpedanz für den Kollektor des Transistors bilden, an eine Leitung 109 angeschlossen. Wenn demnach der Schalter 110 mit der Stromquelle für konstanten niedrigen Strom 111
Docket FI 968 073 009837/1936
verbunden ist, befindet sich die Zelle 91 im Ruhezustand. Ist der Schalter 110 mit der Stromquelle für konstanten hohen Strom 112 verbunden, befindet sich die Zelle 91 im Arbeitszustand.
Der Speicher verfügt natürlich über weitere Spalten mit Speicherzellen, wodurch Zellenzeilen gebildet werden. Somit wäre jede Speicherzelle, die in derselben Zeile wie die Zelle 90 angeordnet ist, mit der Leitung 99 verbunden. Jede dieser Zellen ist jedoch mit einem anderen Paar von "0"- und 11I"-Bitleitungen, jedoch nicht mit den Leitungen 94 und 95, genauso verbunden, wie es im Zusammenhang mit Fig. 1 beschrieben wurde.
In ähnlicher Weise ist jede Speicherzelle in der Zeile, in der ™ die Zelle 91 liegt, mit der Leitung 109 verbunden. Genauso wie es für Fig. 1 beschrieben wurde, wird jede Zelle in derselben Zeile mit einem anderen Paar von "0"- und "1 "-Bitleitungen ve-" bunden, wobei dieses Bitleitungspaar mit allen Zellen einer bestimmten Spalte verbunden ist.
Wenn die in der Zelle 90 gespeicherte Information z.B. gelesen werden soll, wird der Treiber 96 erregt und der Schalter 100 mit der Stromquelle für konstanten hohen Strom 102 verbunden. Die Bitleitungen 94 und 95 sind über die Dioden mit ihren Erdkontakten genauso verbunden, wie es für die Leitungen 27 und 29 beschrieben wurde.
* Wenn nur die Zelle 90 mit ihrer Stromquelle für konstanten hohen Strom verbunden ist und alle anderen Zellen in derselben Spalte mit der Stromquelle für konstanten niedrigen Strom, ist die Summe der durch die anderen Speicherzellen, die in derselben Spalte wie die Zelle 90 liegen, fließenden Ströme um einige Größenordnungen kleiner als der von der Zelle 90 fließende Strom.
Wenn der Transistor 92 also leitet, resultiert der durch diesen Transistor fließende Strom von der Stromquelle für konstanten hohen Strom 102 in einem Strom auf der Bitleitung 94, der wesentlich größer ist als der Strom auf der Bitleitung 95. Infolgedessen stellt ein an die Bitleitungen 94 und 95 angeschlossener Abfrageverstärker (nicht dargestellt) fest, daß das Signal von der DocketFI 968 073
009837/1936
Speicherzelle 90 auf der Bitleitung 94 liegt. Somit ist der bistabile Zustand der Zelle 90 einwandfrei festgestellt.
Wenn eine Information in die Zelle 90 geschrieben werden soll, wird der Schalter 100 wieder mit der Stromquelle für konstanten hohen Strom 102 verbunden und der Treiber 96 erregt. Die übrigen Zellen, die in derselben Spalte liegen wie die Zelle 90, sind zu diesem Zeitpunkt nicht mit ihrer Stromquelle für konstanten hohen Strom verbunden.
Da sich nun der von der Stromquelle für konstanten hohen Strom erzeugte Strom Um einige Größenordnungen von dem Strom der Stromquelle für konstanten niedrigen Strom unterscheidet, ist die Zeit zum Umschalten des bistabilen Zustandes der an die Stromquelle für konstanten hohen Strom angeschlossenen Zelle wesentlich kürzer als die Zeit zum Umschalten des bistabilen Zustandes irgendeiner anderen Zelle, die an die Stromquelle für konstanten niedrigen Strom angeschlossen ist. Durch Benutzung von zum Arbeitszyklus des Treibers 96 relativ kurzen Impulsperioden kann also nur die Zelle umgeschaltet werden, die an die Stromquelle für konstanten hohen Strom angeschlossen ist, wenn eine der Bitleitungen 94 und 95 einen Schreibimpuls führt. Keine Speicherzelle, die an die Stromquelle für konstanten niedrigen angeschlossen ist, kann durch die dichte Folge von zwei separaten Impulsen z.B. auf eine der Bitleitungen geschaltet werden, wenn man den Arbeitszyklus des Treibers 96 relativ lang zum Impuls auslegt.
Wenn in die Zelle 90 so geschrieben werden soll, daß der Transistor 92 leitend wird und der Transistor 93 jetzt leitend ist, wird die Bitleitung 95 an ihren positiven Spannungskontakt angeschlossen, während die; Bitleitung 94 mit ihrem Erdkontakt verbunden bleibt. Infolgedessen wird der Emitter des Transistors 93 relativ zu seiner Basis positiv, so daß der Transistor 93 nicht mehr leiten kann und dadurch seine Kollektorspannüng ansteigt. Gleichzeitig veranlasst der durch Erregung des Treibers 96 hervorgerufene Potentialabfall auf der Leitung 94 den Emitter des Transistors 92 relativ zur Basis des Transistors negativer zu weiden, wodurch der Strom durch den Transistor 92 zu fließen begir .
Dockev FI 968 073 Q Q 9 8 3 7 / 1 9 3 6
Wenn der Strom durch den Transistor 92 zu fließen beginnt, fängt das Kollektorpotential des Transistors 92 an abzusinken, wodurch die Basis des Transistors 93 in Bezug auf den Emitter negativer wird. Der Emitter war positiver gemacht worden durch Anschliessen der Leitung 95 an ihren positiven Spannungskontakt. Somit wird der Transistor 92 eingeschaltet, während der Transistor 93 abgeschaltet wird und die Zelle 90 hat jetzt eine neue Information gespeichert.
Wenn der Transistor 92 bereits leitend war, als die Leitung 94 an ihren Erdkontakt und die Leitung 95 an ihren positiven Spannungskontakt angeschlossen wurden, ändert sich der Zustand der Transistoren 92 und 93 nicht, d.h., der Transistor 92 bleibt P leitend und der Transistor 93 bleibt nichtleitend.
Da der Strom von der Stromquelle mit konstantem niedrigem Strom 111 um einige Größenordnungen kleiner ist als der Strom von der Stromquelle mit konstantem hohem Strom 112, hat die Zelle 91 nicht genug Zeit, um ihren bistabilen Zustand umzuschalten, wenn der Treiber 96 für eine nur kurze Zeit, verglichen mit der Zeit, die er abgeschaltet ist, eingeschaltet bleibt. Der Treiber 96 darf nicht so dicht hinter seiner vorhergehenden Erregung wieder eingeschaltet werden, daß die Zelle 91 ihren bistabilen Zustand aufgrund der Summe der beiden Perioden umschalten kann, in denen der Treiber 96 erregt ist. Das gilt auch für alle anderen Spei- ^ cherzellen in derselben Spalte wie die Zelle 90.
In Fig. 5 ist ein weiterer Speicher dargestellt, der die nichtlineare Impedanz der vorliegenden Erfindung verwendet. Der Speicher der Fig. 5 ist die Umkehrung des in Fig. 4 gezeigten Speichers.
Gemäß Darstellung in Fig. 5 sind die beiden Speicherzellen 120 und 121 in einer Spalte angeordnet. Die Speicherzelle 120 umfasst zwei NPN-Transistoren 122 und 123.
Der Kollektor des Transistors 122 ist über einen Widerstand 124 und zwei Dioden 125 und 126, die die nichtlineare Lastimpedanz für den Transistor 122 bilden, an eine "O"-Bitleitung 127 angeschlossen. Der Transistor 123 ist mit seinem Kollektor an eine "1"-Bitleitung 128 über einen Widerstand 129 und die beiden Dioden 130 Docket FI 968 073 0 0 9 8 3 7/1936
und 131 angeschlossen, die die nichtlineare Lastimpedanz für den Transistor 123 bilden.
Die Emitter der Transistoren 122 und 123 sind mit'einer Leitung 132 verbunden, die über einen Schalter 123 entweder an eine Stromquelle für konstanten niedrigen Strom 134 oder für konstanten hohen Strom 135 führt. Beide Stromquellen sind negativ* Die Stromquelle 135 liefert einen um einige Größenordnungen größeren Strom als die Stromquelle 134.
Die Transistoren 122 und 123 sind in einer Flip-Flop-Schaltung miteinander verbunden. Die Basis des Transistors 122 ist mit dem Kollektor des Transistors 123 über den Widerstand 129 verbunden, während die Basis des Transistors 123 an den Kollektor des Transistors 122 über den Widerstand 124 angeschlossen ist.
Die Speicherzelle 121 umfasst zwei NPN-Transi'storen 136 und 137. Der Kollektor des Transistors 136 ist an die "O"-Bitleitung über einen Widerstand 138 und zwei Dioden 139 und 140 angeschlossen, die die nichtlineare Impedanz des Transistors 136 bilden. Der Transistor 137 ist an die "!"-Bitleitung 128 über einen Widerstand 141 und zwei Dioden 142 und 143 angeschlossen, die die nichtlineare Impedanz des Transistors 137 bilden.
Die Emitter der Transistoren 136 und 137 sind an eine Leitung 144 angeschlossen, die über einen Schalter 145 entweder an die Stromquelle für konstanten niedrigen Strom 146 oder hohen Strom 147 führt. Die beiden Stromquellen sind negativ und die Stromquelle 147 liefert einen um einige Größenordnungen größeren Strom als die Stromquelle 146, genauso wie es für die Stromquellen 135 und 134 beschrieben wurde.
Die Transistoren 136 und 137 sind in einer Flip-Flop-Schaltung miteinander verbunden. Die Basis des Transistors 136 ist mit dem Kollektor des Transistors 137 über den Widerstand 141 verbunden, während die Basis des Transistors 137 an den Kollektor des Transistors 136 über den Widerstand 138 angeschlossen,ist.
Docket FI 968 073 009837/ 1936
In Fig. 5 ist zwar nur eine Spalte mit Speicherzellen gezeigt, andere Spalten können jedoch zur Bildung von Zellenzeilen mit den Zellen 120 und 121 und weiteren Zellen in den Spalten verwendet werden. Jede weitere Zellenspalte verfügt über ein eigenes "On- und "1"-Bitleitungspaar, wie es in Fig. 1 dargestellt wurde. Jede Zelle in diesen übrigen Spalten ist an die Stromquellen in derselben Zeile angeschlossen. Alle anderen Zellen der Zeile, in welcher die Zelle 120 liegt, sind über die Leitung 132 mit einer der Stromquellen 134 und 135 verbunden.
Die "O"-Bitleitung 127 ist an einen Treiber 148 über einen Widerstand 149 angeschlossen. Die "1"-Bitleitung 128 ist über einen Widerstand 150 an den Treiber 148 angeschlossen. Der Treiber 148 kann z.B. aus einer Emitter-Folgeschaltung bestehen, deren Emitter an die Widerstände 149 und 150 angeschlossen ist.
Wenn die in der Zelle 120 gespeicherte Information z.B. gelesen werden soll, wird der Schalter 133 aus der Verbindung mit der Stromquelle für konstanten niedrigen Strom 134 herausgenommen und an die Stromquelle für konstanten hohen Strom 135 angeschlossen. Dann fließt ein Strom durch den leitenden Transistor der Zelle 120, der um einige Größenordnungen größer ist als die Summe der Ströme aller anderen Zellen in der Spalte, die an ihre Stromquelle für konstanten niedrigen Strom angeschlossen sind. Wenn z.B. der Transistor 123 leitet, tritt ein großer Spannungsabfall am Widerstand 150 aufgrund des Stromes auf, der durch den Transistor 123 fließt. Wie bereits gesagt, ist die Summe aller anderen Ströme nicht groß genug, um einen wesentlichen Spannungsabfall am Widerstand 149 oder einen zusätzlichen wesentlichen Spannungsabfall am Widerstand 150 hervorzurufen. Somit fühlt ein nichtdargestellter und an die Leitungen 127 und 128 angeschlossener Abfrageverstärker den großen Spannungsabfall am Widerstand 150 ab und zeigt an, daß die Zelle 120 in dem bistabilen Zustand steht, in welchem der Transistor 123 leitet.
Wenn eine neue Information in die Zelle 120 geschrieben werden soll, wird der Schalter 133 wieder mit der Stromquelle für konstan-
Docket FI 968 073 Q 0 9 8 3 7 / 1 9 3 6
ten hohen Strom 135 verbunden. Wenn angenommen wird, daß der Transistor 12.3 leitet und die Zelle 12O anzeigen soll, daß der Transistor 122., leitet, muß der Transistor 123 ab- und der Transistor eingeschaltet werden.
Dementsprechend wird zum Schreiben dieser Information in die Zelle 12O die Bitleitung 127 über eine Diode 151 vermittels des Schalters 153 an ihren Erdkontakt 152 angeschlossen. Beim Lesen verbindet der Schalter 153 die Leitung 127 mit einem Kontakt 154, der an eine positive Spannungsquelle +V angeschlossen ist.
Bei dem Schreibvorgang, bei welchem der Transistor 122 leitend gemacht werden soll, bleibt die "1"-Bitleitung 128 über ihre Diode 155 und einen Schalter 156 an ihren positiven Spannungskontäkt 157 angeschlossen. Der Schalter 156 wird mit einem Kontakt 158 verbunden, der nur dann mit Erde verbunden ist, wenn der Transistor 123 oder einer der'anderen Transistoren, die an die Bitleitung 128 angeschlossen sind, leitend gemacht werden sollen.
Um also den Transistor 122 leitend zu machen, senkt die durch die Erregung des Treibers 148 hervorgerufene Stromverminderung im Widerstand 149 das Potential am Kollektor des Transistors 122 relativ zum Potential am Kollektor des Transistors 123. Da die Basis des Transistors 122 zwischen den Widerstand 129 und die Diode 130 gelegt ist, wird die Basis des Transistors 122 relativ zum Emitter positiv, so daß der Transistors 122 ein- und der Transistor 123 .jetzt ausschaltet.
Der Widerstand 129 stellt sicher, daß an der Basis des Transistors 122 ein ausreichendes Potential liegt, wenn der Transistor 122 eingeschaltet werden soll. Der Widerstand 129 liefert einen hinreichenden Spannungsabfall ungeachtet der Ladung an der Basis des Transistors 123.
In Fig. 6 ist eine weitere Form eines monolithischen Speichers
DocKetPI 968 O73 Q09837/1936
gezeigt, der die erfindungsgemäße nichtlineare Impedanz verwendet. Die in Fig. 6 gezeigte einzelne Speicherzelle 160 umfasst zwei NPN-Transistören 161 und 162, die in einer Flip-Flop-Schaltung so miteinander verbunden sind, daß die Basis des einen Transistors an den Kollektor des anderen angeschlossen ist und umgekehrt. Die Emitter der Transistoren 161 und 162 sind geerdet.
Der Kollektor des Transistors 161 ist über zwei in Reihe geschaltete Dioden 163 und 164, die die nichtlineare Lastimpedanz für den Transistor 161 bilden, an eine Leitung 165 angeschlossen. Die Leitung 165 führt über einen Schalter 166 zu einer Stromquelle für konstanten niedrigen Strom 167 und einer Stromquelle für konstanten hohen Strom 168. Der von der Stromquelle für konstanten hohen Strom 168 gelieferte Strom liegt um einige Größenordnungen über dem von der Stromquelle für konstanten niedrigen Strom 167 gelieferten Strom.
Der Transistor 162 ist mit seinem Kollektor über zwei in Reihe geschaltete Dioden 169 und 170, die die nichtlineare Lastimpedanz für den Transistor 162 bilden, an die Leitung 165 angeschlossen. Somit sind beide Transistoren 161 und 162 gleichzeitig über den Schalter 166 an eine der beiden Stromquellen 167 und 168 angeschlossen.
Die Basis des Transistors 161 ist mit der Basis des NPN-Transistors 171 verbunden, dessen Kollektor über eine Diode 172 an die HO"-Bitleitung 173 angeschlossen ist. Der Emitter des Transistors ist mit dem Kollektor eines NPN-Transistors 174 verbunden.
Die Basis des Transistors 174 ist über einen Schalter 175 entweder mit einem Kontakt 176, der an eine positive Spannungsquelle +V angeschlossen ist, oder einem Kontakt 177, der geerdet ist, verbunden. Der Emitter des Transistors 174 ist an einen geerdeten Kontakt 178 oder an einen Kontakt 179 angeschlossen, der über einen Schalter 180 mit einer positiven Spannungsquelle +V verbunden ist.
Die Basis des Transistors 162 ist mit der Basis eines NPN-Transi-Docket FI 968 073 Q Q 9 8 3 7 / 1 9 3 6
stors 181 verbunden, dessen Kollektor über eine Diode 182 an die "1"-Bitleitung 183 angeschlossen ist. Der Emitter des Transistors 181 ist außerdem mit dem Kollektor des Transistors 174 verbunden.
Die Bitleitung 173 ist mit einem Ende über einen Widerstand 184 mit Erde und über einen gleichgroßen Widerstand 185 mit einer positiven Spannungsquelle +V verbunden. Ein NPN-Transistor 186 ist mit seinem Kollektor an die Bitleitung 173 über die Verbindung der Widerstände 184 und 185 angeschlossen. Der Emitter des Transistors 186 ist geerdet, so daß dieser Transistor parallel zum Widerstand 184 liegt. Die Widerstände 184 und 185 und der Transistor 186 I stellen den Treiber für die Bitleitung 173 dar.
Die Bitleitung 183 ist mit einem Ende über einen Widerstand 187 mit Erde und mit dem anderen Ende über einen gleichgroßen Widerstand 188 an eine positive Spannungsquelle +V angeschlossen. Der Kollektor eines NPN-Transistors 189 ist mit der Bitleitung 183 über die Verbindung der Widerstände 187 und 188 verbunden. Der Emitter des Transistors 189 ist geerdet, so daß der Transistor parallel zum Widerstand 187 liegt. Die Widerstände 187 und 188 bilden zusammen mit dem Transistor 189 den Treiber für die Bitleitung 183.
Wenn sich die Speicherzelle 160 im Ruhezustand oder aufnahmebereiten Speicherzustand befindet, steht der Schalter 166 mit der Stromquelle für konstanten niedrigen Strom 167, der Schalter mit dem Erdkontakt 177 und der Schalter 180 mit dem positiven Spannungskontakt 179 in Verbindung. Somit ist der Transistor abgeschaltet.
Zu diesem Zeitpunkt sind die Transistoren 186 und 189 abgeschaltet, wodurch ein Potential an den beiden Bitleitung 173 und 183 liegt. Dieses Potential ist halb so groß wie das Potential der Spannungsquelle +V. Da der Transistor 174 jedoch nicht leitet, fließt durch die Transistoren 171 und 181
Docket FI 968 073 O0983771936
kein Strom.
Wenn eine in der Speicherzelle 160 gespeicherte Information gelesen werden soll, wird der Schalter 175 an den positiven Spannungskontakt 176 und der Schalter 180 an den Erdkontakt 178 angeschlossen. Jetzt kann Strom durch den Transistor 174 fließen. Der Schalter 166 verbindet die Leitung 165 mit der Stromquelle für konstanten hohen Strom 168, wodurch die Zelle 160 eingeschaltet wird.
Die Bitleitungen 173 und 183 haben je ein positives Potential das halb so groß ist wie das der Spannungsquelle +V, die an den Treiber angeschlossen ist. Wenn angenommen wird, daß der Transistor 161 leitend ist und der Transistor 162 nicht, so führt die Basis des Transistors 161 ein hohes Potential, welches auf die Basis des Transistors 171 übertragen wird. Dadurch beginnt der Transistor 171 zu leiten, da auf der Leitung 173 ein positives Potential liegt und der Transistor 174 leitet. Gleichzeitig leitet der Transistor 181 nicht, da seine Basis relativ zur Basis des Transistors 171 negativ ist.
Ein an die Bitleitungen 173 und 183 angeschlossener nicht dargestellter Abfrageverstärker stellt den Stromfluß von der Bitleitung 173 durch den Transistor 171 durch Abfühlen der Differenz im Spannungsabfall an den Widerständen 185 und 188 fest. Der Abfrageverstärker liefert ein Signal, welches anzeigt, daß die bistabile Speicherzelle 160 so eingestellt ist, daß der Transistor 161 leitet.
Wenn jedoch der Transistor 162 und nicht der Transistor 161 leitete, war der Transistor 181 leitend, während der Transistor 171 nicht leitete. Der Strom fließt dann von der Bitleitung 183 durch den Transistor 181 und den Transistor 174.
In derselben Spalte und in derselben Reihe wie die Zelle 160 sind natürlich noch mehr Speicherzellen angeordnet. Jede dieser Zellen in derselben Spalte verfügt über mehrere Zellen in der-Docket FI 968 073 Q09337/1936
selben Zeile, genauso wie es für die Matrix aus Spalten und Zeilen in Zusammenhang mit Fig. 1 beschrieben wurde.
Wenn Informationen in die Zelle 160 geschrieben werden sollen und angenommen wird, daß der Transistor 162 leiten und der Transistor
161 nicht leiten soll, so führt die Bitleitung 173 ein Potential, welches im Vergleich zum Potential auf der Bitleitüng 183 negativ ist. Das wird erreicht durch Einschalten des Transistors 186 zur Verbindung der Bitleitung 173 mit Erde, während die Bitleitung 183 auf einem höheren Potential bleibt., da sie noch die halbe Spannung von ihrer Spannungsquelle +V empfängt.
Wenn auch der Transistor 174 so geschaltet ist, daß sein Emitter mit Erde und seine Basis über den Schalter 175 mit dem positiven Spannungskontakt 176 verbunden ist, so hört der Strom von der Bitleitung 173 über den Transistor 171 auf zu fließen, da die Bitleitung 173 Erdpotential führt. Infolgedessen fließt kein Strom durch den Kollektor des Transistors 171.
Es fließt jedoch noch Strom durch die Basis-Emitterverbindung des Transistors 171, da der Transistor 174 leitet. Dieser Strom wird an die Basis des Transistors 171 vom Transistor 161 geliefert, wodurch das Potential der Basis des Transistors 161 abfällt und der Transistor 161 leitet dann nicht mehr.
Wenn der Transistor 161 aufhört zu leiten, steigt sein Kollektorpotential und dadurch auch das Basispotential des Transistors
162 relativ zum geerdeten Emitter an und der Transistor 162 wird eingeschaltet. Ungefähr gleichzeitig schaltet auch der Transistor 181 ein, dessen Basis mit der Basis des Transistors 162 verbunden ist. Strom fließt dann durch den Transistor 181 zum Transistor 174 von der Bitleitung 183, da diese über den Widerstand 188 mit der positiven Spannungsquelle +V verbunden ist.
Durch die Reduzierung des Potentials auf der Leitung 173 relativ zum Potential auf der Leitung 183 wird also der Transistor ein- vnd der Transistor 161 der Zelle 160 ausgeschaltet/Wenn der Iransistor 163 leitend war, als die neue Schreibinformation Docket' FI 968 073 Q 0 9 8 3 7/1936
geliefert wurdef wäre er natürlich in diesem Zustand verblieben aufgrund des relativ zum Potential auf der Bitleitung 173 positiven Potentiales auf der Bitleitung 183.
Die Kurve in Fig. 7 zeigt die Beziehung zwischen Spannung und Strom an den Anschlüssen einer Speicherzelle. Wenn die Zelle im Ruhezustand oder im aufnahmebereiten Speicherzustand ist und also weder ausgelesen noch eingeschrieben wird, beträgt die Spannung an den Anschlüssen etwa 1,3 Volt, welches am Punkt 190 dargestellt ist. Wenn diese Kurve einmal die Spannung an der Zelle 10 des in Fig. 1 gezeigten Ausführungsbeispieles darstellen soll, so wird der Schalter 16 z.B. mit der Stromquelle für konstanten niedrigen Strom 17 und die Bitleitungen 27 und 29 mit den positiven Spannungskontakten 43 bzw. 42 verbunden. Dadurch wird eine niedrige Spannung und ein niedriger Strom erzeugt.
Wenn die Zelle 10 ausgelesen werden soll, wird der Schalter 16 auf die Stromquelle für konstanten hohen Strom 18 und die Schalter und 40 auf die Erdkontakte 39 bzw. 41 geschaltet. Dadurch steigt die Spannung an der Zelle 10 auf etwa 2,6 Volt und der Strom nimmt exponentiell aufgrund der nichtlinearen Lastimpedanz der Dioden zu. Das ist am Punkt 191 in Fig. 7 gezeigt.
Für alle Zellen, die in derselben Zeile liegen wie die Zelle 10, werden die Bitleitungen mit den positiven Spannungskontakten verbunden. Infolgedessen liegt ihre Spannung unter der Betriebsspannung von etwa 2,6 Volt, nämlich bei rund 2,2 Volt, wodurch der Strom wesentlich kleiner ist. Somit ist der an die anderen Zellen in derselben Zeile wie die Zelle 10 gelieferte Strom noch nicht halb so groß wie der an die Zelle 10 gelieferte Strom, und zwar wegenefiichtlinearen Lastimpedanz der Dioden. Diese Beziehung ist am Punkt 192 in Fig. 7 aufgezeigt.
Für alle Zellen in derselben Spalte, in der die Zelle IO liegt, sind die Bitleitungen mit Erde verbunden, jede dieser Zellen ist jedoch an ihre Stromquelle für konstanten niedrigen Strom angeschlossen, so daß sie den beim Punkt 190 gezeigten Strompegel aufweist.
Docket Fi 968 073 009837/1936
Wenn eine neue Information in die Zelle 10 geschrieben werden soll, wird einer der Schalter 38 oder 40 auf den positiven Spannungskontaktf der andere auf den Erdkontakt geschaltet. Wenn somit die Zelle IO mit der Stromquelle für konstanten hohen Strom 18 verbunden und einer der Schalter 38 oder 40 auf den Erdkontakt geschaltet ist, liegt wieder der volle Betriebsstrom an der Zelle IO an. An keiner Zelle in derselben Zeile wie die Zelle 10 lieget der volle Betriebsstrom, obwohl sie mit der Stromquelle für konstanten hohen Strom 18 verbunden sind, da die Bitleitungen jeder Zelle in derselben Reihe wie die Zelle IO mit den positiven Spannungskontakten verbunden sind., In gleicher Weise weist kein© Zelle in derselben Spalte wie die Zelle IO den vollen; Betriebsstrom auf, obwohl ihre Bitleitungen mit Erde verbunden sind, da alle Zellen in derselben Spalte mit Ausnahme der Zelle 10; mit ihren Stromquellen für konstanten niedrigen Strom verbunden
Die beschriebene nichtlineare Impedanzeinrichtung läßt sich auch für alle anderen nichtmonolithischen Flip-Flop-Speicherzellen sowie für alle Schaltungen mit mindestens; zwei Transistoren verwenden, von denen ieweils einer leitet und der andrere nicht. Äußer den in der Beschreibung verwendeten Dioden kann auch jede andere nichtlineare Impedanzeinrichtung verwendet werden;, welche ihre Impedanz mit abnehmendem Strom nichtlinear vergrößert.
Der Leistungsverbrauch alle übrigen Zellen außer der ausgewählten ist bei allen erfindungsgemäßen Ausführungsformen nach den Fign. 1 bis 6 beim Lesen und Schreiben weniger als halb so groß wie der der ausgewählten Zelle. Damit wird eine wesentliche Verminderung des gesamten Leistungsverbrauches eines Speichers erreicht in dem die erfindungsgemäßen nichtlinearen Impedanzen verwendet werden.
Docket f I 96a 07* , 0 01 ö 3 77 ΐ 9

Claims (5)

  1. PATENTANSPRÜCHE
    /1. Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren, die über die jedem Transistor zugeordneten nichtlinearen Lastimpedanzen vermittels eines gemeinsamen Schalters im Ruhezustand mit einer Stromquelle für konstanten niedrigen Strom und im Zustand des Schreibens oder Lesens mit einer Stromquelle für konstanten hohen Strom verbunden sind, dadurch gekennzeichnet, daß das Verhältnis des Scheinwiderstandes der stromabhängigen nichtlinearen Lastimpedanz (13, 14 bzw. 19, 20; Fig. 1) des leitenden der Transistoren (11, 12; Fig. 1) zu seinem Basis- b Emitter-Scheinwiderstand zur Beibehaltung seines leitenden Zustandes größer als 1 ist, wenn die Transistoren (11, 12; Fig. 1) im Ruhezustand mit der Stromquelle für konstanten niedrigen Strom (17; Fig. 1) verbunden sind.
  2. 2. Nichtlineare Impedanzeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß zur Aktivierung einer einzelnen Speicherzelle in einer Vielzahl von Zellen (10, 25, 33; Fig. 1} jede Zelle derart mit einer von mehreren ersten Stromquellen (17, 18 und 34, 35; Fig. 1) und einer von mehreren zweiten Stromquellen (30, 46; Fig. 1) verbunden wird, daß keine Zelle mit derselben ersten und zweiten Stromquelle verbunden ist und
    k daß zwischen die erste und zweite Stromquelle nichtlineare Impedanzen (13, 14 und 19, 20; Fig. 1) so geschaltet werden, daß der Leistungsverbrauch aller übrigen Speicherzellen auf weniger als die Hälfte des Leistungsverbrauches der aktivierten Zelle verringert wird.
  3. 3. Nichtlineare Impedanzeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die nichtlinearen Lastimpedanzen (13, und 19, 20; Fig. 1) Halbleiter sind.
  4. 4. Nichtlineare Impedanzeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die nichtlinearen Lastimpedanzen (13, 14 und 19, 20; Fig. 1) je zwei in Reihe geschaltete Dioden sind.
    Dock-t PI 968 073 009837/1936
  5. 5. Nichtlineare Impedanzeinrichtung nach den Ansprüchen 1 und V- 2, dadurch gekennzeichnet, daß die Speicherzellen (10f 25, -33; Fig. 1) ganz öder teilweise in monolithischer Technik hergestellt sind.
    Docket FI 968 073 0098 3 7 IA 936
DE2008065A 1969-02-27 1970-02-21 Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren Expired DE2008065C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US80292769A 1969-02-27 1969-02-27

Publications (3)

Publication Number Publication Date
DE2008065A1 true DE2008065A1 (de) 1970-09-10
DE2008065B2 DE2008065B2 (de) 1980-06-26
DE2008065C3 DE2008065C3 (de) 1981-06-04

Family

ID=25185110

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2008065A Expired DE2008065C3 (de) 1969-02-27 1970-02-21 Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren

Country Status (5)

Country Link
US (1) US3573758A (de)
JP (1) JPS5115388B1 (de)
DE (1) DE2008065C3 (de)
FR (1) FR2033807A5 (de)
GB (1) GB1292355A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3703710A (en) * 1970-01-05 1972-11-21 Hitachi Ltd Semiconductor memory
CH519251A (de) * 1970-07-01 1972-02-15 Ibm Integrierte Halbleiterschaltung zur Speicherung von Daten
US3764825A (en) * 1972-01-10 1973-10-09 R Stewart Active element memory
US3753011A (en) * 1972-03-13 1973-08-14 Intel Corp Power supply settable bi-stable circuit
US3849675A (en) * 1973-01-05 1974-11-19 Bell Telephone Labor Inc Low power flip-flop circuits
DE2739283A1 (de) * 1977-08-31 1979-03-15 Siemens Ag Integrierbare halbleiterspeicherzelle
NL188721C (nl) * 1978-12-22 1992-09-01 Philips Nv Halfgeleidergeheugenschakeling voor een statisch geheugen.
JPS594787B2 (ja) * 1979-12-28 1984-01-31 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 低インピ−ダンス感知増幅器を有し読取専用メモリ及び読取一書込メモリに共用可能なメモリ装置
EP0257120B1 (de) * 1986-08-22 1992-06-10 International Business Machines Corporation Dekodierverfahren und -Schaltungsanordnung für einen redundanten CMOS-Halbleiterspeicher
US5121357A (en) * 1990-04-30 1992-06-09 International Business Machines Corporation Static random access split-emitter memory cell selection arrangement using bit line precharge

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3363115A (en) * 1965-03-29 1968-01-09 Gen Micro Electronics Inc Integral counting circuit with storage capacitors in the conductive path of steering gate circuits

Also Published As

Publication number Publication date
FR2033807A5 (de) 1970-12-04
DE2008065C3 (de) 1981-06-04
US3573758A (en) 1971-04-06
GB1292355A (en) 1972-10-11
JPS5115388B1 (de) 1976-05-17
DE2008065B2 (de) 1980-06-26

Similar Documents

Publication Publication Date Title
DE1817510C3 (de) Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren
DE2556831C2 (de) Matrixspeicher und Verfahren zu seinem Betrieb
DE2303409A1 (de) Monolithisch integrierbare speicheranordnung
DE10314812A1 (de) Magnetische Kleinbereichs-Speichervorrichtungen
DE1499843B2 (de) Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren
EP1174882A1 (de) MRAM-Anordnung
DE2460225A1 (de) Lese-schreibschaltung fuer eine bipolare speicherzelle
DE1910777A1 (de) Impulsgespeister monolithischer Datenspeicher
DE2008065A1 (de) Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren
DE2429771A1 (de) Speichermatrix mit steuerbaren vierschichthalbleitern
DE2302137B2 (de) Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen
DE2318550C3 (de) Speicheranordnung
DE2309616C2 (de) Halbleiterspeicherschaltung
DE1524900A1 (de) Bistabile Schaltungsanordnung mit zwei Transistoren
DE2031038B2 (de)
DE2049076A1 (de) Kreuzpunkt Matnxgedachtnis
DE2129166B2 (de) Halbleiterspeicher
DE2360378A1 (de) Speicherzelle
EP0057239B1 (de) Monolithisch integrierte Gegentakt-Treiberschaltung
DE1186509B (de) Magnetspeicher mit einem mit zueinander senkrechten Bohrungen versehenen Magnetkern
DE2519323B2 (de) Statisches Drei-Transistoren-Speicherelement
DE2525690B2 (de) Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik
DE2360887B2 (de) Komplementaer-speicherelement und verfahren zum betrieb desselben
EP0034712B1 (de) Integrierte digitale Halbleiterschaltung
DE1918667A1 (de) Datenspeicher mit Dioden

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee