DE2360887B2 - Komplementaer-speicherelement und verfahren zum betrieb desselben - Google Patents

Komplementaer-speicherelement und verfahren zum betrieb desselben

Info

Publication number
DE2360887B2
DE2360887B2 DE19732360887 DE2360887A DE2360887B2 DE 2360887 B2 DE2360887 B2 DE 2360887B2 DE 19732360887 DE19732360887 DE 19732360887 DE 2360887 A DE2360887 A DE 2360887A DE 2360887 B2 DE2360887 B2 DE 2360887B2
Authority
DE
Germany
Prior art keywords
node
inverter
transistors
switching transistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732360887
Other languages
English (en)
Other versions
DE2360887A1 (de
DE2360887C3 (de
Inventor
Karl Dr.-Ing 8000München Goser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2360887A priority Critical patent/DE2360887C3/de
Priority to GB46720/74A priority patent/GB1490724A/en
Priority to AT913074A priority patent/AT348279B/de
Priority to SE7414935A priority patent/SE404099B/xx
Priority to US05/528,094 priority patent/US3968479A/en
Priority to NL7415761A priority patent/NL7415761A/xx
Priority to CH1599474A priority patent/CH583450A5/xx
Priority to IT30107/74A priority patent/IT1026733B/it
Priority to FR7439811A priority patent/FR2254088B1/fr
Priority to CA215,306A priority patent/CA1047646A/en
Priority to BE151248A priority patent/BE823054A/xx
Priority to JP49141092A priority patent/JPS5749999B2/ja
Publication of DE2360887A1 publication Critical patent/DE2360887A1/de
Publication of DE2360887B2 publication Critical patent/DE2360887B2/de
Application granted granted Critical
Publication of DE2360887C3 publication Critical patent/DE2360887C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Description

id Die Erfindung bezieht sich auf ein Komplementär-Speicherelement mit zwei Invertern und mit einem Auswahlelement, bei dem jeder Inverter aus einem Schalttransistor und einem dazu in Reihe geschalteten Lastelement besteht, wobei zwischen dem Lastelement
)"> und dem Schalttransistor ein Knoten angeordnet ist, bei dem ferner das Auswahlelement mit einem Knoten und einer Digitleitung verbunden ist und bei dem eine Steuerelektrode des Auswahlelements über eine Wortleitung ansteuerbar ist.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Komplementär-Speicherelement dieser Art anzugeben, bei dem gegenüber den herkömmlichen komplementären Speicherelementen Substratfläche eingespart werden kann und dessen Aufbau einfacher ist
·»·"> als der Aufbau der bekannten Speicherelemente dieser Art.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß beide Inverter derart in Reihe geschaltet sind, daß die Sourceanschlüsse der Schalttransistoren miteinan-
-><> der verbunden sind, daß die Anschlüsse der Lastelemente, die nicht mit dem jeweiligen Schalttransistor verbunden sind, mit je einer Versorgungsspannungsleitung verbunden sind und daß die Schalttransistoren derart rückgekoppelt sind, daß ihre Gateanschlüsse und
V) der Verbindungspunkt zwischen den beiden Inverterstufen mit einer Leitung verbunden sind und daß der Substratanschluß des Schalttransistors des ersten Inverters mit dem Knoten des zweiten Inverters und der Substratanschluß des Schalttransistors des zweiten
no Inverters mit dem Knoten des ersten Inverters verbunden sind.
Gemäß der Erfindung wird die genannte Aufgabe auch dadurch gelöst, daß beide Inverter so in Reihe geschaltet sind, daß die Sourceanschlüsse der Schalt-
h·'» transistoren miteinander verbunden sind, daß die Anschlüsse der Lastelemente, die nicht mit dem jeweiligen Schalttransistor verbunden sind, mit je einer Versorgungsspannungsleitung verbunden sind und daß
die Schalttransistoren derart rückgekoppelt sind, dali tier Gateanschluß des Schalttransisiors der ersten Inverterstufe mit dem Knoten der zweiten Inverterstufe und der Gateanschluß des Schalttransistors der zweiten Inverterstufe mit dem Knoten der ersten Inverterstufe verbunden sind.
Ein Vorteil eines erfindungsgemäi'en .Speicherelementes besteht darin, daß in dem Aufbau bzw. Entwurf des Flipflops eines solchen Speicherelementes nur ein Kontaktloch vorhanden ist. Daraus resultiert eine wesentliche Flächeneinsparung.
Vorteilhafterweise wird ein erfindungsgemäßes Speicherelement in einer Aluminium-Gate-Technik unter der Verwendung von komplementären MOS-Schalttransistoren aufgebaut. Mit einem solchen Speichereiemet.t läßt sich eine Speicherelementfläche von nur 2200 μιη2 realisieren. Eine solche Fläche ist für ein statisches Speicherelement sehr klein.
Im Gegensatz zu den dynamischen Speicherelementen bringen statische Speicherelemente den Vorteil mit sich, daß keine Regenerierschaltunger. notwendig sind. Dadurch läßt sich in den Peripherieschaltungen Fläche einsparen. Außerdem kann dadurch beim Betrieb Zeit eingespart werden.
Weitere Erläuterungen zur Erfindung und zu deren Ausgestaltungen gehen aus der Beschreibung und den Figuren der Erfindung und deren Weiterbildung hervor.
Die Fig. 1 und 2 zeigen die Schaltbilder von erfindungsgemäSen Speicherelementen.
Die Fig.3 und 4 zeigen die Kennlinien von komplementären MOS-Feldeffekttransistoren bei verschiedenen Substratvorspannungen.
Die F i g. 5 zeigt in schematischer Darstellung den Entwurf eines erfindungsgemäßen Speicherelementes nach Fig. 1.
In der aus der Fig. 1 ersichtlichen Weise sind zwei Inverterstufen in Reihe geschaltet. Dabei besteht die eine Inverterstufe aus dem Lastwiderstand 3 und dem Schalttransistor 1 und die andere Inverterstufe aus dem Schalttransistor 2 und dem Lastwiderstand 4. In dem Knoten 5 sind der eine Anschluß des Lasttransistors 3 und der Drainanschluß des Schalttransistors 1 der ersten Inverterstufe miteinander verbunden. Der andere Anschluß des Lastwiderstandes 3 steht mit der Leitung 8 in Verbindung. Der Sourceanschluß des Schalttransistors 1 steht mit der Leitung 10, die vorzugsweise am Massepotential liegt, in Verbindung. Ebenfalls in Verbindung mit der Leitung 10 steht der Sourceanschluß des Schalttransistors 2 des zweiten Inverters. Der Drainanschluß dieses Transistors 2 ist in dem einen Knoten 6 mit dem einen Anschluß des Lastwiderstandes 4 des zweiten Inverters verbunden. Der andere Anschluß des Lastwiderstandes 4 steht mit der Leitung 9 in Verbindung.
Für den Fall, daß es sich bei dem Schalttransistor 1 um einen n-Kanal-Transistor und bei dem Schalttransistor 2 um einen p-Kanal-Transistor handelt, liegt an der Leitung 8 ein positives Potential und an der Leitung 9 ein negatives Potential an. Vorzugsweise werden komplementäre MOS-Transistoren verwendet.
Die beiden Gateanschlüsse der Schalttransistoren 1 und 2 sind mit der Leitung 10 verbunden und liegen somit an Masse an.
Die Rückkopplung zwischen den beiden Inverterstufen wird dadurch erreicht, daß der Substratanschluß 12 des Schalttransistors 1 der ersten Inverterstufe mit dem Knoten 6 der zweiien Inverierstufe und der jUuStratan Schluß 22 des Schalttransistors 2 der zweiten Inverter-
stille mn dem knoten 5 der ersten hiverterstufe verbunden sind. Vorieilhafterweise sind für diese Verbindungen keine kontahlöcher notwendig.
Das Speicherelement wird über einen Auswahltransistor 7 angesteuert, der mit einem Knotenpunkt eines Inverters verbunden ist.
!n der F i g. 1 ist der Auswahltransistor 7 auf der einen Seite mit dem Knoten 5 des Inverters 1 und auf der anderen Seite mit der Digiileitung 121 verbunden. Der Gateanschluü des Transistors 7 ist über die Wortleitung 11 ansteuerbar.
Die Erfindung umfaßt auch ein Verfahren zum Betrieb des Speicherelementes nach Anspruch 1. Dieses Verfahren ist entsprechend Anspruch 8 gekennzeichnet.
Im folgenden soll nun die Funktionsweise des Speicherelementes beschrieben werden. Es sei angenommen, daß beide Transistoren vom Verarmungstyp sind. In der F i g. 3 ist die Kennlinie des p-Kanal-Transistors 2 für verschiedene Substratvorspannungen dargestellt. In der Fig.4 sind die Kennlinien des n-Kanal-Transistors 1 für verschiedene Substratvorspannungen dargestellt. Das erfindungsgemäße Speicherelement befindet sich in dem einen stabilen Zustand, wenn beide Schalttransistoren 1 und 2 leitend sind. In diesem Zustand wird von einem Spannungsabfall an den Transistoren das Massepoteniial der Leitung 10 von dem Knoten 13 aus über die leitenden Transistoren 1 bzw. 2 an die Substratanschlüsse 22 bzw. 12 angelegt. Da die Substratanschlüsse an einer gegenüber der Betriebsspannung (Zb sehr kleinen Spannung liegen und da die Gatespannung 0 Volt beträgt, bleiben beide Transistoren leitend. In der Fig. 3 ist für diesen Zustand die rechte Kennlinie und in der Fig. 4 die linke Kennlinie maßgebend.
In dem anderen stabilen Zustand sind die beiden Schalttransistoren 1 und 2 gesperrt. In diesem Fall liegt über die Lastwiderstände 3 bzw. 4 an den Substratanschlüssen 22 bzw. 12 nahezu die Versorgungsspannung an. Wie aus der linken Kennlinie der F i g. 3 und aus der rechten Kennlinie der Fig.4 ersichtlich ist, bleiben die Transistoren in diesem Fall gesperrt, da die Gatespannung konstant 0 V beträgt.
Zum Einschreiben der Informationen wird zunächst der Auswahltransistor 7 über die Wortleitung 11 leitend geschaltet. Sodann wird an die Digitleitung 12 eine Information angelegt, welche die Schalttransistoren 1 und 2 entweder in den leitenden Zustand oder in den sperrenden Zustand setzt. Dabei besteht die Information für den leitenden Zustand beispielsweise aus einem Impuls, dessen Spannungsamplitude klein gegenüber der Betriebsspannung ist. Für den leitenden Zustand besteht die Information aus einem Impuls, dessen Spannungsamplitude bei der Größenordnung der Betriebsspannung liegt.
Bei der Ausgestaltung des erfindungsgemäßen Speicherelementes nach der Fig.2 sind zwei Schalttransistoren 14 und 21 verwendet, die kleine Substratanschlüsse besitzen. Einzelheiten der F i g. 2 die bereits im Zusammenhang mit der Fig. 1 beschrieben wurden, tragen die entsprechenden Bezugszeichen. Der Gateanschluß des Transistors 14 der ersten Inverterstufe ist mit dem Knotenpunkt 6 der zweiten Inverterstufe und der Gateanschluß des Transistors 21 der zweiten Inverterstufe mit dem Knoten 5 der ersten inverterstufe verbunden. Für die Verbindung der Gateelektroden mit den Anschlußgebieten der Schalttransistoren werden jedoch zwei Kontaktlöcher benötigt. Der Punkt 13 dieser Schaltung muß nicht unbedingt mit Masse
verbunden sein.
Bei der Verwendung eines n-Kanal-Transistors als Transistor 14 und eines p-Kanal-Transistors als Transistor 21 liegt an der Leitung 8 ein positives und an der Leitung 9 ein negatives Potential an.
Zum Setzen der Speicheranordnung in den Zustand, in dem beide Transistoren leitend sind, wird über den Auswahltransistor ein Potential an den Gaieanschluß eines Transistors gelegt, so daß dieser öffnet. Beispielsweise wird an den Transistor 21 das Potential - UB ·. angelegt. Dies hat zur Folge, daß der Transistor 14 ebenfalls leitend geschaltet wird.
Zum Setzen der Speicheranordnung in den Zustand, in dem beide Transistoren gesperrt sind, wird über den Auswahltransistor 7 der Transistor 21 gesperrt. Beispielsweise wird das Potential + Ub an den Gateanschluß dieses Transistors angelegt. Dies hat zur Folge, daß das Gate des Transistors 14 gegen - UB gezogen wird, so daß auch dieser Transistor sperrt.
Die Ruheverlustleistung der erfindungsgemäßen Speicherelemente wird in dem einen stabilen Punkt, in dem die beiden Schalttransistoren leitend sind durch die Widerstände der Lastelemente, die verhältnismäßig hochohmig ausgeführt werden können, bestimmt.
Die erfindungsgemäßen Speicherelemente werden vorteilhafterweise in einer Technik entworfen, bei der auf einem isolierenden Substrat aus Spinell oder Saphir inselförmige Schichten aus Silizium aufgebracht sind. In diesen inselförmigen Schichten sind dabei — voneinander elektrisch isoliert — die Schalttransistoren angeordnet. In dieser Technik sind die Substratanschlüsse der Transistoren voneinander isoliert, und es können komplementäre Transistoren relativ einfach nebeneinander integriert werden.
In der Fig. 5 ist beispielsweise ein Entwurf eines erfindungsgemäßen Speicherelementes nach der Fig. 1 dargestellt. Bei diesem Entwurf in einer Aluminium-Gate-Technik auf isolierendem Substrat wird eine Speicherelementfläche von nur 2200 μίτι2 beansprucht, wobei die Leiterbreiten und Leiterabstände 5 um betragen. Dieser Entwurf des Speicherelementes ist verhältnismäßig einfach, da man insbesondere ohne Kontaktloch bei der Überkreuzkopplung auskommt. Ein Kontaktloch ist lediglich für die leitende Verbindung zwischen dem p-Gebiet und dem η-Gebiet der Siliziumschicht (Punkt 13) und zwei Kontaktlöcher für den Anschluß des Auswahltransistors notwendig.
Der Entwurf nach der Fig.5 kann ohne große Änderungen auch für ein Speicherelement übernommen werden, bei dem die Lastelemente nicht durch ohmschc Widerstände, sondern durch Feldeffekttransistoren vom Verarmungstyp realisiert sind. In diesem Fall dienen die Kanalbereiche dieser Transistoren als Widerstandsbereiche. Die Gateelektroden sind an die jeweiliger Versorgungsspannungsleitungen angeschlossen bzw kontaktiert.
Die in der F i g. 5 durch strichlierte Linien dargestellten Bereiche sind beispielsweise η-dotierte Bereiche einer Siliziumschicht. Diese Siliziumschicht ist Vorzugs weise auf einem Substrat aus Spinel oder Saphii aufgebracht. Die durch strichpunktierte Linien umrisse nen Bereiche sind beispielsweise p-dotierte Bereiche der Siliziumschicht. Die durchgehenden Linien steller die Aluminiumleiterbahnen dar. Einfach schraffierti Flächen stellen die Gateelektroden der Schalttransisto ren dar. Unterhalb der doppelt-schraffierten Bereichs stehen die Aluminiumleiterbahnen mit den p-dotiertei bzw. η-dotierten Bereichen der Siliziumschicht ir direkter elektrischer Verbindung.
Ein erfindungsgemäßes Speicherelement kann aucl in einer Silizium-Gate-Technik auf einem isolierendei Substrat aus Spinell oder Saphir ausgeführt sein.
Hierzu 2 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Komplemeniiir-Speicherelement mit zwei Invertern und mit einem Auswahlelement, bei dem jeder Inverter aus einem Schalttransistor und einem dazu in Reihe geschalteten Lastelement bestem, wobei zwischen dem Lastelement und df-i Schahtransistor ein Knoten angeordnet ist, bei ferner das Auswahlelement mit einem Knoten ,iiid einer Digitleitung verbunden ist und bei dem eine Steuerelektrode des Auswahlelements über eine Wortleitung ansteuerbar ist, dadurch gekennzeichnet, daß beide Inverter derart in Reihe geschaltet sind, daß die Sourceanschlüsse der Schalttransistoren (1,2) miteinander verbunden sind, daß die Anschlüsse der Lastelemente (3,4), die nicht mit dem jeweiligen Schalttransistor (i, 2) verbunden sind, mit je einer Versorgungsspannungsleiiung (8,9) verbunden sind und daß die Schalttransistoren (1, 2) derart rückgekoppelt sind, daß ihre Gateanschlüsse und der Verbindungspunkt zwischen den beiden Inverterstufen mit einer Leitung (10) verbunden sind und daß der Substratanschluß des Schalttransistors (1) des ersten Inverters mit dem Knoten (6) des zweiten Inverters und der Substratanschluß (22) des Schalttransistors (2) des zweiten Inverters mit dem Knoten (5) des ersten Inverters verbunden sind.
2. Komplementär-Speicherelement mit zwei Invertern und mit einem Auswahlelement, bei dem jeder Inverter aus einem Schalttransistor und einem dazu in Reihe geschalteten Lastelement besteht, wobei zwischen dem Lastelement und dem Schalttransistor ein Knoten angeordne: ist, bei dem ferner das Auswahlelement mit einem Knoten und einer Digitleitung verbunden ist und bei dem eine Steuerelektrode des Auswahlelements über eine Wortleitung ansteuerbar ist, dadurch gekennzeichnet, daß beide Inverter so in Reihe geschaltet sind, daß die Souceanschlüsse der Schalttransistoren (14, 21) miteinander verbunden sind, daß die Anschlüsse der Lastelemente (3,4), die nicht mit dem jeweiligen Schalttransistor (14,21) verbunden sind, mit je einer Versorgungsspannungsleitung (8, 9) verbunden sind und daß die Schalttransistoren (14, 21) derart rückgekoppelt sind, daß der Gateanschluß des Schalttransistors (14) der ersten Inverterstufe mit dem Knoten (6) der zweiten Inverterstufe und der Gateanschluß des Schalttransistors (21) der zweiten Inverterstufe mit dem Knoten (5) der ersten Inverterstufe verbunden sind.
3. Komplementär-Speicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schalttransistoren (1,2; 14,21) MOS-Feldeffekttransistoren vom Verarmungstyp sind.
4. Komplementär-Speicherelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Lastelemente (3,4) ohmsche Widerstände sind.
5. Komplementär-Speicherelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Lastelemente (3, 4) MOS-Feldeffekttransistoren sind, wobei die Kanalbereiche dieser Transistoren als Widerstandsbereiche dienen und wobei die Galeelektroden dieser Transistoren mit den jeweiligen Versorgungsspannungsleitungen verbunden sind.
6. Komplementär-Speicherelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß es in einer Aluminium-Gate-Technik auf einem isolierenden Substrat ausgeführt ist (Fi g. 5).
7. Kixnplementär-Speicherelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß es in einer Silizium-Gate-Technik auf einem isolierenden Substrat ausgeführt ist.
8. Verfahren zum Betrieb eines Speicherelementes nach Anspruch 1, dadurch gekennzeichnet, daß zum Setzen des Speicherelementes in den einen Zustand, in dem beide Schalttransistoren (1,2) leitend sind, über den Auswahltransisor (7) an dem Knoten (5) des Speicherelementüs ein Impuls angelegt wird, der über den Substratanschluß (22), der mit diesem Knoten (5) verbunden ist, den zu diesem Substratanschluß (22) gehörenden Schalttransistor (2) leitend schaltet, wobei der Gateanschluß dieses Transistors (2) an einem fest vorgegebenen Potential liegt, und daß zum Setzen des Speicherelementes in den anderen Zustand, in dem beide Schalttransistoren (1, 2) gesperrt sind, über den Auswahltransistor (7) an dem Knoten (5) des Speicherelementes ein Impuls angelegt wird, der über den SubstratanschJuß (22), der mit diesem Knoten (5) verbunden ist, den zu diesem Substratanschluß (22) gehörenden Schalttransistor (2) sperrt, wobei dessen Gateanschluß an dem vorgegebenen Potential liegt.
DE2360887A 1973-12-06 1973-12-06 Komplementär-Speicherelement und Verfahren zum Betrieb desselben Expired DE2360887C3 (de)

Priority Applications (12)

Application Number Priority Date Filing Date Title
DE2360887A DE2360887C3 (de) 1973-12-06 1973-12-06 Komplementär-Speicherelement und Verfahren zum Betrieb desselben
GB46720/74A GB1490724A (en) 1973-12-06 1974-10-29 Complementary storage elements in integrated circuits
AT913074A AT348279B (de) 1973-12-06 1974-11-14 Speicherelement mit zwei feldeffekttransistor- schaltern
SE7414935A SE404099B (sv) 1973-12-06 1974-11-28 Komplementert lagringselement
US05/528,094 US3968479A (en) 1973-12-06 1974-11-29 Complementary storage element
CH1599474A CH583450A5 (de) 1973-12-06 1974-12-03
NL7415761A NL7415761A (nl) 1973-12-06 1974-12-03 Komplementair geheugenelement.
IT30107/74A IT1026733B (it) 1973-12-06 1974-12-03 Elemento memorizzatore complementare
FR7439811A FR2254088B1 (de) 1973-12-06 1974-12-05
CA215,306A CA1047646A (en) 1973-12-06 1974-12-05 Complementary storage element
BE151248A BE823054A (fr) 1973-12-06 1974-12-06 Element de memoire complementaire
JP49141092A JPS5749999B2 (de) 1973-12-06 1974-12-06

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2360887A DE2360887C3 (de) 1973-12-06 1973-12-06 Komplementär-Speicherelement und Verfahren zum Betrieb desselben

Publications (3)

Publication Number Publication Date
DE2360887A1 DE2360887A1 (de) 1975-06-12
DE2360887B2 true DE2360887B2 (de) 1977-12-01
DE2360887C3 DE2360887C3 (de) 1978-07-27

Family

ID=5900109

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2360887A Expired DE2360887C3 (de) 1973-12-06 1973-12-06 Komplementär-Speicherelement und Verfahren zum Betrieb desselben

Country Status (12)

Country Link
US (1) US3968479A (de)
JP (1) JPS5749999B2 (de)
AT (1) AT348279B (de)
BE (1) BE823054A (de)
CA (1) CA1047646A (de)
CH (1) CH583450A5 (de)
DE (1) DE2360887C3 (de)
FR (1) FR2254088B1 (de)
GB (1) GB1490724A (de)
IT (1) IT1026733B (de)
NL (1) NL7415761A (de)
SE (1) SE404099B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5312239A (en) * 1976-07-20 1978-02-03 Matsushita Electric Ind Co Ltd Driving system for memory unit
JPS52153630A (en) * 1976-06-16 1977-12-20 Matsushita Electric Ind Co Ltd Semiconductor memory device
JPS586234B2 (ja) * 1977-11-17 1983-02-03 富士通株式会社 半導体記憶装置
US4142251A (en) * 1977-11-21 1979-02-27 Hewlett-Packard Company Field programmable read-only-memory
US4384300A (en) * 1978-06-21 1983-05-17 Tokyo Shibaura Denki Kabushiki Kaisha Negative resistance device
US4567577A (en) * 1982-11-04 1986-01-28 Texas Instruments Incorporated Impedance modulated CMOS RAM cell
JPH06103781A (ja) * 1992-09-21 1994-04-15 Sharp Corp メモリセル回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL298671A (de) * 1963-10-01
US3644907A (en) * 1969-12-31 1972-02-22 Westinghouse Electric Corp Complementary mosfet memory cell
US3757313A (en) * 1972-06-29 1973-09-04 Ibm Data storage with predetermined settable configuration

Also Published As

Publication number Publication date
JPS5749999B2 (de) 1982-10-25
DE2360887A1 (de) 1975-06-12
SE7414935L (de) 1975-06-09
CH583450A5 (de) 1976-12-31
BE823054A (fr) 1975-04-01
NL7415761A (nl) 1975-06-10
ATA913074A (de) 1978-06-15
GB1490724A (en) 1977-11-02
CA1047646A (en) 1979-01-30
AT348279B (de) 1979-02-12
IT1026733B (it) 1978-10-20
SE404099B (sv) 1978-09-18
US3968479A (en) 1976-07-06
FR2254088A1 (de) 1975-07-04
JPS5090261A (de) 1975-07-19
FR2254088B1 (de) 1981-12-11
DE2360887C3 (de) 1978-07-27

Similar Documents

Publication Publication Date Title
DE1762866A1 (de) Logikschaltung
DE2324787A1 (de) Logische schaltung
DE1499673C3 (de) Binäres mehrstufiges Schieberegister
DE2556828C3 (de) Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren
DE2332643C2 (de) Datenspeichervorrichtung
DE1959870C3 (de) Kapazitive Speicherschaltung
DE2622307C2 (de) Integrierte Halbleiterspeichervorrichtung
DE2360887C3 (de) Komplementär-Speicherelement und Verfahren zum Betrieb desselben
DE2001530C3 (de) Halbleiteranordnung
DE2415098A1 (de) Ausschnittdetektor
DE2754987A1 (de) Leistungslose halbleiter-speichervorrichtung
DE2008065A1 (de) Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren
DE2339289C2 (de) Bistabile Kippstufe mit MNOS-Transistoren
DE2165160C2 (de) CMOS-Schaltung als exklusives ODER-Glied
DE2539205A1 (de) Regenerierverstaerker fuer ladungsverschiebeanordnungen
DE2348984A1 (de) Anordnung mit feldeffekttransistoren
DE2522588A1 (de) Treiberschaltung in komplementaer- feldeffekttransistor-technologie
DE2552356B2 (de) Verknüpfungsschaltung in integrierter Feldeffekttransistor-Schaltungstechnik
DE2739086C2 (de) Verfahren zum Betrieb eines dynamischen Halbleiter-Speicherelementes und Schaltungsanordnung zur Durchführung des Verfahrens
DE2441385B2 (de) Verfahren zum Vergrößern des Lesesignals bei einem Ein-Transistor-Speicherelement
DE2303786C3 (de) Mehrstufiges Speicherregister
DE2459023C3 (de) Integrierbare, aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart aufgebaute statische Schreib/Lesespeicherzelle
DE2360897C3 (de)
DE2418969A1 (de) Regenerier- und bewerterschaltung
DE2260821C3 (de) Begrenzungsschaltkreis zur Verminderung von Rauschen in einer aus Feldeffekt-Transistoren aufgebauten Verknüpfungsschaltung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee