DE2001530C3 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE2001530C3
DE2001530C3 DE2001530A DE2001530A DE2001530C3 DE 2001530 C3 DE2001530 C3 DE 2001530C3 DE 2001530 A DE2001530 A DE 2001530A DE 2001530 A DE2001530 A DE 2001530A DE 2001530 C3 DE2001530 C3 DE 2001530C3
Authority
DE
Germany
Prior art keywords
elements
current
source
energy source
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2001530A
Other languages
English (en)
Other versions
DE2001530A1 (de
DE2001530B2 (de
Inventor
Wilbur David Poughkeepsie N.Y. Pricer (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2001530A1 publication Critical patent/DE2001530A1/de
Publication of DE2001530B2 publication Critical patent/DE2001530B2/de
Application granted granted Critical
Publication of DE2001530C3 publication Critical patent/DE2001530C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/415—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/10—Memory cells having a cross-point geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Electronic Switches (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft stromversorgte Halbleiteranordnungen mit einer Vielzahl von Elementen, welche sich jeweils in einem von zwei möglichen bistabilen Zuständen befinden und jeweils zwischen einem aktiven Zustand, in welchem ihnen jeweils ein relativ starker Strom zugeführt wird, und einem Speicherzustand, in welchem ihnen jeweils ein relativ schwacher Strom zugeführt wird, umschaltbar sind.
Derartige Halbleiteranoidnungen, welche beispielsweise aus der USA.-Patentschrift 3 226 574 bekannt sind, weisen Flipflop-Speicherelemente auf. Zur Verbesserung der Wirtschaftlichkeit werden diese Speicherelemente in ihrem Speicherzustand lediglich mit einem schwachen Strom betrieben. Jn ihrem aktiven Zustand, d. h. beim Einschreiben oder Auslesen, wird auf einen starken Strom umgeschaltet. Zur Verwirklichung dieser unterschiedlichen Stromzustände sind die Speicherelemente der bekannten Halbleiteranordnung jeweils an zwei Spannungsqucllen angeschlossen, wobei die eine Spanluingsquelle über einen elektronischen Schalter und jeweils zwei Dioden pro Speicherelement über einen Strompfad niedrigen Widerstandes einen starken Strom liefert, während die andere Spannungsquelle bei gesperrtem elektronischem Schalter und damit gesperrten Dioden über jeweils zwei pro Speicherelement vorgesehene hochohmige Widerstände einen schwachen Strom liefert. Dieser Schaltungsaufbau ist wegen der für jedes Speicherelement erforderlichen beiden Dioden und hochohmigen Widerstände sowie
ίο der jeweils erforderlichen zweiten Spannungsquelle aufwendig und teuer.
Durch die Enindung soll die Aufgabe gelöst werden, eine Halbleiteranordnung der eingangs genannten Gattung, insbesondere jedoch eine monolithische integrierte Halbleiteranordnung derart in ihrem Schaltungsaufbau zu vereinfachen bzw. zu verbessern, daß diese kostengünstiger herstellbar ist.
Eine Halbleiteranordnung der eingangs genannten Art ist gemäß der Erfindung durch eine einzige Energiequelle zur Versorgung der Elemente jeweils mit dem starken oder mit dem schwachen Strom gekennzeichnet, wobei dieser Energiequelle eine Einrichtung zugeordnet ist, weiche zusammen mit dieser Energiequelle als gemeinsame Konstantstromquelle wirksam ist, die jedem der Elemente den schwachen Strom zuführt, und wobei dieser Energiequelle eine weitere Einrichtung zugeordnet ist, welche zusammen mit dieser Energiequelle als gemeinsame Konstantspannungsquelle wirksam ist, die jedem der EIemente den starken Strom zuführt
Die Halbleiteranordnung nach der Erfindung erfordert also lediglich eine einzige Energiequelle, welche während des aktiven Zustandes der Elemente einen starken Strom liefert und welche während des Speicherzustandes der Elemente einen niedrigen Strom liefert. Die Halbleiteranordnung nach der Erfindung ist wesentlich einfacher aufgebaut und damit kostengünstiger herstellbar als die genannte bekannte Halbleiteranordnung, da sie an Stelle der beiden Spannungsquellen nur eine einzige Spannungsquelle aufweist, da außerdem keine Dioden erforderlich sind und da schließlich an Stelle des hochohmigen Widerstandspaares jedes der Speicherelemente der bekannten Halbleiteranordnung ein für sämtliche Speicherelemente gemeinsamer großer Widerstand vorgesehen ist.
Die Halbleiteranordnung nach der Erfindung läßt sich besonders günstig bei monolithischen integrierten Schaltungen verwenden, bei weichen die
so Speicherelemente jeweils die gleiche dynamische Strom-Spannungskennlinie aufweisen, da sämtliche Elemente in einer gleichen Halbleiterscheibe gebildet sind bzw. da das Halbleitermaterial der Scheibe im gesamten Bereich derselben den gleichen spezifischen Widerstand aufweist.
Durch Parallelschalten der Elemente über den großen Widerstand, welcher in der gleichen Scheibe wie die Elemente gebildet ist, an die Konstantspannungsquelle ergibt sich für alle jeweils im Speicherzustand befindlichen Elemente die gemeinsame Konstantstromquelle. Dieser große Widerstand ist, verglichen mit dem Widerstand der Elemente, derart hoch bemessen, daß jedes der Elemente im wesentlichen von einem konstanten Strom versorgt wird.
Da sämtliche Elemente wegen ihrer Einbeziehung in einer einzigen Halbleiterscheibe identisch sind, ist der Widerstand sämtlicher Elemente im wesentlichen der gleiche, so daß jedes der Elemente einen gleichen
Hop-Elemente der
Beziehug eines der Flip-Anordnung
3 I
Anteil des konstanten Stromes ,mpfängt, welcher Erfindung erläutert. In der Zeichnung zeigt im e.nzelüber den großen Widerstand zu den Elementen nen h, . cines Tciles einer monoh-
fließt. Aus diesem Grund ist bei der erfindungsgema- Fig. 1 5me".~"„ Halbleiteranordnung, bei weißen Halbleiteranordnung gewährleistet, daß dann th.schen ™}e^*™° „^"der Erfindung Aneine einzige gemeinsame Konstantstem !Ie für die 5 eher die Emzelsiromquelle
Speicherelemente der monolithischen, integrierten wendung ™de^ j he]. Da!Stellung verschiedene Halbleiteranordnung vorhanden ist. wenn kein Lese- Fi g - in **-*£ ^ welche mit verschie-
bzw. Schreibsignal an den Elementen anliegt und sich Teile der Ha ^i1"^,11 s£,mqiIeiien verbunden die Elemente im Speicherzustand befinden. denen erfindungsgemaßen Mromq
Wenn aus einem der Elemente eine Information t. sind,_und Diagramm die Beziehung zwi-
ausgelesen bzw. in eines der Elemente eine neue In- F ι g.3 in e>"emJf** ~ eines der Flip
formation eingeschrieben werden soll, d.h. wenn ^J^
ein Lese- bzw. Schreibsignal an diese Elemente an-
gelegt werden soll, wird der genannte große Wider-
stand der erfindungsgemäßen Halbleiteranordnung
derart überbrückt, daß ein relativ starker Strom zu den Elementen fließt. Demgemäß ist eine Konstant-
spannungsquelle mit den Elementen verbunden.
wenn sichdiese in ihrem aktiven Zustand befinden. Wenn die Elemente mit der gemeinsamen Kon- ao
stantstromquelle verbunden sind, d.h. sich im
SpeicherzuLnd befinden, ist die Stromstärke der je-
weils zu den Elementen fließenden Ströme derart
groß, daß die Rückkopplung der Transistoren in je- suj .f
dem der Elemente den Widerstand eines jeden EIe- 25 Element 11 ist η
mentes verringert. Der Gesamtwiderstand der EIe- ^^/j
mcnte ist demzufolge geringer als der Wiocrstand der
Elemente bei überbrückung des großen W.derstandes während des Auslesens bzw. Einschreibern.
Der Wert dieses großen Widerstandes welcher bei
der Herstellung der monolithischen Ha ble.teranordnung gleichzeitig mit der Basis.eines jeden der Transistoren der Elemente ausgebildet wird, ist begrenzt, da er in Abhängigkeit vom spezifischen Widerstand d Hlblittril r eine bestimmte Wider-
^^^^ζ^τ* FJipflop-
'" £'f. '," ,0 und 11 dargestellt Jedes der Speicherelernente 10 und g Transjsto-
^"^Elemente 1J^ Ba is jeweils in bekannter ren 12 und 14 au£?"e" 0^1 J d Transistors Weise mit dem Kollektor des anderen
verbunden ist. i 12 ist über einen
,"verbunden. Der über einen Wider-
erbunden
Der ™Iektordes
Kollektor des
suujdn ebef »s
übe
den Das
Jie das Element 10
Cs ist menten
großer als der
und 11 Wenn ehe
fcgand IBmt
eine Vielzahl von Flipflop-Elcm Elementen 10 und 11 mit °* fc A„e diese Eie-
"ein" gleichen Scheibe
f^^^^X^tr^^Spannungskennhnie auf. ^che dyna «sch 1 y/idcrstand 18 mit
da er in Abhängigkeit vom spezifischen Widerstand °er ^ ter pannungsquellc 4- V verbunden. Der
des Halbleitermaterials nur eine bestimmte Wider- 35 « "JjWiderstandes 18 ist vielmals Standsfläche der Halbleiteranordnung einnehmen Widerstandswcrt JfJ J*' 10
kann. Andererseits muß die Widerstandszelle sehr lang und schmal sein. Der Wert des Widerstandes beträgt demgemäß ungefähr .OOOOhm.
Durch Unterteilung der Speicherelemente einer 4» mcmohthischen, integrierten Halbleiteranordnung in cine Vielzahl von Teilen vermindert sich die Zeit,
wahrend welcher irgendein Teil der Elemente durch J ^^„schwacher, aber konst
den starken Strom aufgeheizt wird. .,..., jedem der Transistoren, weiche jeweils die Elemente Das ist deshalb der Fall, weil einerseits die einzel- 45 l«je™?" "^n Aus diesem Grund verharren die nen Teile der Halbleiteranordnung jeweils ihre T"™; tn :edes" der Elemente in demjenigen bistaeigcne Einzelstromquelle haben und jeweils einen Irans j sie weüs ^χΜ rf
Einzelwiderstand aufweisen, welcher die parallel an- b»ltn -^"^ ejner dies J er Transistoren leitend geordneten Elemente jeweils mit der diesen Elemen- sino j Transistoren jeweils nichtlei-
fen zugeordneten Stromquelle verbindet, und weil 5° und der andere αϊ
andererseits die Überbrückungseinrichtungen jeweils tenu 1 . widerstandeS 18 ist derart gewählt,
d Widtd drart abordnet sind J' J 'Be** wia d, idtens
Spannung
s 18 ist vielm der Elemente 10
^ f y übcr den so ^
ntstromq. Solange demgemäß Spannungsquelle H V an den EIe-
, aber konstanter Strom zu di Elte
tenu 1 . widerstandeS 18 ist d g
J' J 'Be*.* wia £ d,s mindestens
daß der SV om η den ^ ^ ^
gf^amm in Fig 3 ist. An dem Punkt 19 gemäß
^^"JL^gg Fig.3 fließt ein derart starker der^^arstenung s^^ jn jedem def Efe.
Mrom zu jeuc, ^ Transistoren jeweils in
U D . 'b, bUen Zustände verharren.
weist, welches ein Lese bzw. Schg p er D zdt unkt sind die Transistoren in je-
gen soll. Während der gesamten übrigen Zeit ist der 60 In ditsLm ^Φ»η d aufeinander rückge-Widerstand derart wirksam, daß die Stromquelle die- dem der Elemente^ewe Is ö1 E|emente jm
ses betreffenden leiles der Halble.teranordnung diesem Teil der Halbleiteranordnung einen Strom germger Stromstärke liefert.
Die vorhergehend beschriebenen Merkmale und Vorteile der Erfindung werden an Hand der folgenden ausführlichen Beschreibung einer in der Zeichnung dargestellten bevorzugten Ausfuhrungsform der
andererseits die Überbrückungsg j parallel zu dem Widerstand derart abordnet sind. daß sie den Widerstand bei Bedarf überbrücken.
Die übcrbrückungseinrichtung der betreffenden Stromquellen eines besonderen Teiles der Halbleiteranordnung ist demgemäß jeweils nur dann erregt bzw. überbrückt den Widerstand nur dann, wenn dieser Teil der Halbleiteranordnung das Element au,-weist, welches ein Lese- bzw. Schreibsignal empfand d t bgen Zeit ist der
d
^ewe Is öE
gS ? andswert des Widerstandes g ^ ^^ ^^^ wifd
7„,i<:rhpn Hen Leiter 16 und die Spannungsquelle Zw«*en^d«^^α^. „dl 8 ein Transistor 20 paral- + V ist dem vsiaer^ Transistor 20 nicht erel f ^'^^^^ ist> empfangen die Elemente regt bzw. aDgescnan«
10 und 11 den relativ schwachen, konstanten Strom 20 auf, welche jeweils mit einer der gemeinsamen aus der gemeinsamen Stromquelle. Spannungsquellen + V verbunden sind. Die Teile
Dann jedoch, wenn ein derart starkes Eingangssi- 24, 25 und 26 der Halbleiteranordnung 23 weisen
gnal über einen Eingang22 an der Basis 21 des Tran- demgemäß jeweils eine der gesonderten, gemeinsa-
sistors 20 anliegt, daß der Transistor 20 gesättigt 5 men Spannungsquellen + V auf.
wird, ist der Widerstand 18 überbrückt. Wenn der Solange demgemäß jeweils an der Basis 21 irgend-
Transistor 20 gesättigt ist, setzt er praktisch dem aus eines der Transistoren 20 der Teile 24 bis 26 über
der gemeinsamen Spannungsquelle + V zu den EIe- die Eingangsklemme 22 kein Eingangssignal anliegt,
menten 10 und 11 hin fließenden Strom keinen befindet sich jedes der Teile 24 bis 26 auf seinem
Widerstand entgegen. Demgemäß fließt ein ausrei- io niedrigen Energieniveau. Wenn beispielsweise nur
chend starker Strom zu jedem der Elemente 10 und eines der Elemente in dem Teil 25 der Halbleiteran-
11 und bewirkt, daß diese Elemente einen ausrei- Ordnung 23 befragt werden soll, so wird nur derjechenden Strom führen und damit sich jeweils in ih- nige Transistor 20, welcher mit dem Teil 25 der rem aktiven Zustand befinden, wobei ein in bekann- Halbleiteranordnung 23 verbunden ist, durch ein Siter Weise angelegtes Lese- bzw. Schreibsignal be- 15 gnal an seiner Basis 21 gesättigt, während jeder der wirkt, daß entweder das Element 10 oder das EIe- anderen beiden Teile 24 und 26 jeweils auf seinem ment 11, welches jeweils gerade befragt wird, ein niedrigen Energieniveau verbleibt.
Ausgangssignal liefert, bzw. daß entweder das EIe- Gemäß der Erfindung wird demgemäß nicht nur ment 10 oder das Element 11 seinen bistabilen Zu- das Energieniveau bzw. der Leistungsbedarf einer stand wegen des Schreibsignals ändert. ao Vielzahl von Elementen einer monolithischen inte-
Die Elemente 10 und 11 nehmen demgemäß we- grierten Halbleiteranordnung vermindert, sondern
gen des Widerstandes 18 eine relativ geringe Lei- außerdem auch die Halbleiteranordnung in eine
stung auf, da der Widerstand 18 für die Elemente 10 Vielzahl von Teilen unterteilt, wobei jeweils nur die-
und 11 <*<ne gemeinsame Konstantstromquelle bildet, jenigen Teile, von welchen jeweils eines seiner EIe-
sofern kein Auslesen bzw. Einschreiben aus den EIe- 25 mente in einem bestimmten Zeitpunkt befragt wer-
menten 10 und 11 bzw. in die Elemente 10 und 11 den soll, die volle Leistung bzw. den vollen Strom
vorgenommen wird. Wenn ein Auslesen bzw. Ein- aufnehmen. Sämtliche übrigen Teile verbleiben auf
schreiben vorgenommen werden soll, wobei sich die dem niedrigen Energieniveau.
Elemente im aktiven Zustand befinden müssen, be- Es ist klar, daß sich mehr als einer der Teile 24 bis wirkt ein Signal am Eingang 22, daß der Transistor 30 26 gleichzeitig jeweils auf seinem hohen Energieni-20 gesättigt und damit der Widerstand 18 überbrückt veau befinden kann. Das ist lediglich von den Einwird. Das hat zur Folge, daß die gemeinsame Kon- gangssignalen abhängig.
stantspannungsquelle + V an den Elementen 10 und Es ist außerdem klar, daß die Elemente 10 und 11
11 anliegt und damit ein ausreichend starker Strom jeweils mit der notwendigen zusätzlichen Schaltung
zu jedem der Elemente 10 und 11 fließt, so d?R diese 35 versehen sind, mittels welcher Lese- bzw. Schreibsi-
in der Lage sind, ein Ausgangssignal dann zu liefern, gnale jeweils zu den Elementen geliefert werden. In
wenn ein Abfragesignal angelegt ist, bzw. daß diese gleicher Weise müssen die Elemente jeweils zusätz-
den bistabilen Zustand dann wechseln, wenn ein lieh zu dem Adressensignal an der Eingangsklemme
Schreibsignal angelegt ist. 22 des Transistors 20 einen Adresseneingang aufwei-
Es ist klar, daß der Widerstand 18 und der Transi- ♦< > sen.
stör 20 auf der gleichen Scheibe wie die Elemente 10 Durch die Verwendung eines konstanten Stromes und 11 ausgebildet sind. Darüber hinaus ist der im Speicherzustand wird die Stromstärke in jedem Transistor 20 auf der Scheibe gleichzeitig mit den Element unabhängig von Temperaturänderungen in Transistoren 12 und 14 gebildet, während der Wider- der Scheibe bzw. unabhängig von irgendwelchen Ünstand 18 gleichzeitig jeweils mit der Basis dieser 45 terschieden zwischen den Scheiben, wie beispiels-Transistoren gebildet ist. Die Widerstände 15 und 17 weise der Temperatur oder normalen Herstellungswerden selbstverständlich gleichzeitig mit dem toleranzen, genau auf dem Punkt 19 gehalten. Widerstand 18 in der Scheibe ausgebildet. Obgleich sich beispielsweise die Spannung jeweils an
In F i g. 2 ist eine monolithische integrierte Halb- den Elementen wegen Temperaturänderungen än-
leiteranordnung dargestellt, welche eine Vielzahl der 50 dert, bleibt die Stromstärke auf dem dem Punkt 19
Elemente 10 und 11 aufweist. Die Halbleiteranord- entsprechenden Wert.
nung 23 ist in Teile 24, 25 und 26 unterteilt, wo- Ein Vorteil der Erfindung besteht darin, daß der
bei jeder dieser Teile eine Vielzahl der Flipflop- Leistungsbedarf einer monolithischen integrierten
Elemente 10 und 11 aufweist. Jeder der Teile 24, 25 Halbleiteranordnung gegenüber bekannten derarti-
und 26 kann entweder jeweils auf einer gesonderten 55 gen Anordnungen geringer ist. Ein weiterer Vorteil Scheibe oder aber auf der gleichen Scheibe gebildet der Erfindung besteht darin, daß zur Aufrechterhal-
sein. Die Halbleiteranordnung 23 ist zwar in drei tung der bistabilen Zustände der Speicherelemente,
Teile unterteilt dargestellt, was jedoch nur aus Grün- d. h. zur Aufrechterhaltung des Speicherzustandes,
den der Darstellung erfolgt, dem die Halbleiteran- und zur Aktivierung der Elemente, d. h. zur Überlei-
ordnung kann selbstverständlich aus einer beliebigen 60 tung in dem Betriebszustand, nur eine einzelne Ener-
Anzahl von Teilen bestehen. giequelle erforderlich ist. Schließlich bringt die Erfin-
Die Teile 24, 25 und 26 weisen jeweils einen der dung den Vorteil, daß sich die Kosten einer Anord-
Widerstände 18 und jeweils einen der Transistoren nung mit zwei Energieniveaus verringern.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Stromversorgte Halbleiteranordnung mit einer Vielzahl von Elementen, welche sich jeweils in einem von zwei möglichen bistabilen Zuständen befinden und jeweils zwischen einem aktiven Zustand, in welchem ihnen jeweils ein relativ starker . Strom zugeführt wird, und einem Speicherzustand, in welchem ihnen jeweils ein relativ schwacher Strom zugeführt wird, umschaltbar sind, gekennzeichnet durch eine einzige Energiequelle zur Versorgung der Elemente jeweils mit dem starken oder mit dem schwachen Strom, wobei dieser Energiequelle (+V) eine Einrichtung (18) zugeordnet ist, welche zusammen mit dieser Energiequelle als gemeinsame Konstantstromquelle wirksam ist, die jedem der Elemente (10 bzw. 11) den schwachen Strom zuführt, und wobei dieser Energiequelle eine weitere Einrichtung (20) zugeordr"» ist, welche zusammen mit dieser Energiequelle als gemeinsame Konstantspannungsquelle wirksam ist, die jedem der Elemente den starken Strom zuführt.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Elemente (10 bzw. II) in bezug auf die Energiequelle (+V) parallel geschaltet sind, daß weiter die den Betrieb als Konstantstromquelle bewirkende Einrichtung ein im Vergleich zum Gesamtwiderstand sämtlicher Elemente (10 bzw. 11) großer Widerstand (18) ist und daß schließlich die weitere Einrichtung (20) diesem großen Widerstand parallel geschaltet ist.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Uberbrückungseinrichtung (20) ein Transistor ist.
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß der die Uberbrückungseinrichtung bildende Transistor (20) zwischen die Konstanispannungsquelle (f V) und die Elemente geschaltet ist.
DE2001530A 1969-01-15 1970-01-14 Halbleiteranordnung Expired DE2001530C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US79147769A 1969-01-15 1969-01-15

Publications (3)

Publication Number Publication Date
DE2001530A1 DE2001530A1 (de) 1970-07-30
DE2001530B2 DE2001530B2 (de) 1973-07-26
DE2001530C3 true DE2001530C3 (de) 1974-03-07

Family

ID=25153857

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001530A Expired DE2001530C3 (de) 1969-01-15 1970-01-14 Halbleiteranordnung

Country Status (7)

Country Link
US (1) US3621302A (de)
CA (1) CA936597A (de)
CH (1) CH501980A (de)
DE (1) DE2001530C3 (de)
FR (1) FR2028333A1 (de)
GB (1) GB1234709A (de)
NL (1) NL7000547A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3732440A (en) * 1971-12-23 1973-05-08 Ibm Address decoder latch
NL163338C (nl) * 1972-03-25 1980-08-15 Philips Nv Elektronische schakeling.
US3870901A (en) * 1973-12-10 1975-03-11 Gen Instrument Corp Method and apparatus for maintaining the charge on a storage node of a mos circuit
US4151488A (en) * 1978-02-22 1979-04-24 Raytheon Company Pulsed power supply
FR2443118A1 (fr) * 1978-11-30 1980-06-27 Ibm France Dispositif pour l'alimentation des memoires monolithiques
FR2445642A1 (fr) * 1978-12-29 1980-07-25 Radiotechnique Compelec Agencement de securite en cas de chute d'une tension d'alimentation continue
JPS56143587A (en) * 1980-03-26 1981-11-09 Fujitsu Ltd Static type memory circuit
JPH0693484B2 (ja) * 1989-11-10 1994-11-16 株式会社東芝 半導体集積回路
JP2723338B2 (ja) * 1990-04-21 1998-03-09 株式会社東芝 半導体メモリ装置
US5321658A (en) * 1990-05-31 1994-06-14 Oki Electric Industry Co., Ltd. Semiconductor memory device being coupled by auxiliary power lines to a main power line
US5701143A (en) * 1995-01-31 1997-12-23 Cirrus Logic, Inc. Circuits, systems and methods for improving row select speed in a row select memory device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3226574A (en) * 1963-09-20 1965-12-28 Martin Marietta Corp Power saving storage circuit employing controllable power source
DE1524873B2 (de) * 1967-10-05 1970-12-23 Ibm Deutschland Monolithische integrierte Speicherzelle mit kleiner Ruheleistung

Also Published As

Publication number Publication date
GB1234709A (en) 1971-06-09
DE2001530A1 (de) 1970-07-30
NL7000547A (de) 1970-07-17
US3621302A (en) 1971-11-16
DE2001530B2 (de) 1973-07-26
CA936597A (en) 1973-11-06
FR2028333A1 (de) 1970-10-09
CH501980A (de) 1971-01-15

Similar Documents

Publication Publication Date Title
DE2001530C3 (de) Halbleiteranordnung
DE2059933C3 (de) Digital-Analog-Umsetzer
DE1103387B (de) Bistabile Diodenschaltung
DE1499843A1 (de) Speicherzelle
DE2310267C2 (de) Digital/Analog-Umsetzer
DE1762172A1 (de) Logischer Schaltkreis
DE1959870C3 (de) Kapazitive Speicherschaltung
DE2756267A1 (de) Halbleiterspeicher
DE2735976B2 (de) Elektronisch veränderbare Diodenlogikschaltung
DE2203456B2 (de) Aus Transistoren aufgebaute bistabile Multivibratorschaltung vom Master/Slave-Typ
DE2446028C2 (de) Statisches Speicherelement
DE2332949C3 (de) Verfahren und Vorrichtung zum Betreiben einer matrixförmigen Gasentladungszellen-Anzeigevorrichtung
DE3844154A1 (de) Verteilte lesesteuerschaltung fuer einen leseverstaerker einer speichereinrichtung
DE2360887C3 (de) Komplementär-Speicherelement und Verfahren zum Betrieb desselben
DE2339289C2 (de) Bistabile Kippstufe mit MNOS-Transistoren
DE1267249B (de) Eingangstorschaltung fuer eine bistabile Speicherschaltung
DE1774702A1 (de) Steuerschaltung fuer die Aufzeichnung hochfrequenter digitaler Informationen
DE3033174A1 (de) Leseverstaerker fuer einen bipolar-speicherbaustein
DE2939235A1 (de) Integrierbarer ansteuerbaustein fuer passive elektrooptische displays
DE2246756C3 (de) Elektronischer Datenspeicher
EP0588111B1 (de) Speicherelement
EP0404995B1 (de) Integrierte Schaltungsanordnung
DE102018110349B3 (de) Datenbustreiber mit skalierender Signalformung
DE2328434A1 (de) Betriebsspannungs-versorgungssystem fuer ein gasentladungs-anzeigepaneel
DE2303786C3 (de) Mehrstufiges Speicherregister

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee