DE2001530A1 - Monolothische,integrierte Halbleiteranordnung - Google Patents

Monolothische,integrierte Halbleiteranordnung

Info

Publication number
DE2001530A1
DE2001530A1 DE19702001530 DE2001530A DE2001530A1 DE 2001530 A1 DE2001530 A1 DE 2001530A1 DE 19702001530 DE19702001530 DE 19702001530 DE 2001530 A DE2001530 A DE 2001530A DE 2001530 A1 DE2001530 A1 DE 2001530A1
Authority
DE
Germany
Prior art keywords
elements
current
source
resistor
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702001530
Other languages
English (en)
Other versions
DE2001530C3 (de
DE2001530B2 (de
Inventor
Pricer Wilbur David
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2001530A1 publication Critical patent/DE2001530A1/de
Publication of DE2001530B2 publication Critical patent/DE2001530B2/de
Application granted granted Critical
Publication of DE2001530C3 publication Critical patent/DE2001530C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/415—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/10—Memory cells having a cross-point geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Electronic Switches (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

PATENTANWALT
. ing. E. HOLZES 9DfM ξ on
89AUGSBUIiG /UU-[D-JU
»HIIJPFINE-WBLSEIt-STÄASSB 14
nuiros! M375
I.- 66
Augsburg., den 7· Januar 1970
International Business. Machines Corporation, Armonk, N.Y. 10 5.04, Vereinigte Staaten von Amerika
Monolithische, integrierte Halbleiteranordnung
Die Erfindung betrifft monolithische, integrierte Halbleiteranordnungen mit einer Vielzahl von Elementen, welche sich jeweils in einem von zwei möglichen bistabilen Zuständen befinden und welche jeweils die gleiche dynamische Strom-Spannungskennlinie aufweisen und jeweils zwischen einem aktiven Zustand und einem Speioherzuetand umschaltbar sind. -
Bei monolithischen, integrierten Halbleiteranordnungen, welche Flipflop-Speicherelemente aufweisen, sind die Elemente derart groß, daß ein fortwährendes Zuführen von Energie zu der Gesamthalbleiteranordnung Wärmeabführungsprobleme aufwirft. Zur Verminderung dieser Wärmeabführungsprobleme ist bereits vorgeschlagen worden, während des aktiven Zustande s der Elemente mit großen Stromstärken bzw. während des Speicherzustandes der Elemente mit niedrigen Stromstärken zu arbeiten. Demgemäß wird ein schnelles Ansprechen auf ein Leseslgnal bzw. ein schnelles Umschalten auf ein Schreibsignal erreicht, da das Leistungsniveau jeweils während des Auslesens bzw. während des Einschreibens hoch ist.
Bei Flipflop-Elementen ist das Aufrechterhalten eines bestimmten Minimalstromes dann erforderlich, wenn sich diese Elemente in ihrem Speicherzustand befinden, damit die Elemente jeweils in diesem bistabilen Zustand verbleiben. Wenn aber dieser Strom unter den bestimmten Minimalwert absinkt, so verlassen die Elemente den bestimmten bistabilen Zustand.
Durch die Erfindung soll die Aufgabe gelöst werden, eine monolithische, integrierte Halbleiteranordnung derart mit
009131/1521
einer Konstantstromquelle zu versehen, daß eine Vielzahl von Flipflop-Elementen der Speicheranordnung mit schwachem Strom betrjäien werden kann, bzw. derart mit einer Stromversorgungseinrieh-tung zu versehen, daß verschiedene Teile der mit einer Vielzahl von Flipflop-Elementen versehenen Halbleiteranordnung jeweils wahlweise mit...großem Strom versorgt werden können. Außerdem sollen durch die Erfin- dung die Kosten einer derartigen Speicheranordnung ver- * έ mindert werden.
Im,Sinne der Lösung dieser Aufgabe beinhaltet die Erfindung eine monolithische integrierte Halbleiteranordnung mit einer Vielzahl.von Elementen, Vielehe sich jeweils in einem von zwei möglichen bistabilen Zuständen befinden und welche jeweils die gleiche dynamische Strom-Spannungskennlinie aufweisen und jeweils zwischen einem aktiven Zustand und einem Speicherzustand umschaltbar sind, welche gemSß der Erfindung durch eine einzige Energiequelle zur Erregung der Elemente jeweils mit einem von zwei unterschiedlichen Energiewerten gekennzeichnet ist, wobei diese Energiequelleeine Einrlclitung aufweist, welche jedem der Elemente dann, wenn diese -Elemente sich jeweils in ihrem Speicherzustand befinden, einen relativ niedrigen konstanten Strom
009831/152 9
aus einer geraeinsamen Konstantstromquelle liefert, so daß die Elemente jeweils in ihrem bestimmten Speicherzustand verharren, und wobei diese Energiequelle ferner eine Einrichtung aufweist, welche jedem der Elemente dann, wenn sich mindestens eines dieser Elemente in seinem aktiven Zustand befindet, einen relativ starken konstanten Strom aus einer KonstantSpannungsquelle liefert.
Die Halbleiteranordnung nach der Erfindung erfordert also lediglich eine einzige Energiequelle, welche während des Betriebes bzw. während des aktiven Zustandes der Elemente einen starken Strom liefert und welche während Speicherzuständen der Elemente einen niedrigen Strom liefert. Darüberhinaus ist durch die Erfindung gewährleistet, daß ein bestimmter Minimalstrom, welcher sicherstellt, daß jedes der Elemente in seinem bestimmten bistabilen Zustand verharrt, während der Zeit, während welcher die Elemente sich in ihrem Speicherzustand befinden, an jedes der Elemente geliefert wird.
Gemäß der Erfindung wird das dadurch erreicht, daß dann eine gemeinsame Konstantstromquelle gebildet wird, wenn sich die Elemente jeweils im Speicher- bzw. inaktiven Zustand befinden, während eine Konstantspannungsquelle jeweils während
_ 4 009831/1529
der Zeitspanne gebildet wird, während welcher eines der . Elemente, der Halbleiteranordnung abgefragt wird, bzw. seinen bistabilen Zustand wegen eines Schreibsignales ändert. Diese Energiequelle liefert eine genügend --große Leistung, so daß. beim Lesen aus der Speicheranordnung ein ausreichend starker Lesestrom erzeugt wird bzw. auf ein Einschreibsignal hin ein schnelles Umschalten des bistabilen Zustandes erfolgt, während weiterhin im Speicherzustand ein sehr niedriger, aber stetiger Strom .an jedes der Elemente geliefert wird. - ■
Jedes dieser Elemente weist die gleiche gesamte, dynamische Strom-Spannungskennlinie auf, da sämtliche Elemente in einer gleichen Halbleiterscheibegebildet sind bzw..da das Halbleitermaterial der Scheibe im gesamten Bereich der Scheibe den gleichen spezifischen Widerstand aufweist.
Durch Parallelsohalten der. Elemente über einen großen Widerstand, welcher in der gleichen Scheibe wie die Elemente gebildet ist, an eine Konstantspannungsquelle ergibt sich für alle jeweils im Ruhe- bzw. Speicherzustand befindlichen Elemente eine gemeinsame Konstant stromquelle. Dieser* große Widerstand ist, verglichen mit dem Widerstand der Elemente,
009831/1529
derart hoch bemessen, daß jedes der Elemente im wesentlichen von einem konstanten Strom versorgt wird.
Da sämtliche Elemente wegen ihrer Einbeziehung in einer einzigen Halbleiterscheibe identisch sind, ist der Widerstand sämtlicher Elemente im wesentlichen der gleiche, so daß jedes der Elemente einen gleichen Anteil des konstanten Stromes empfängt, welcher über den großen Widerstand zu den Elementen fließt. Aus diesem Grund ist bei der erfindungsgemäßen Halbleiteranordnung gewährleistet, daß dann eine einzige gemeinsame KonstantStromquelle für die Speicherelemente der monolithischen, integrierten Halbleiteranordnung vorhanden ist, wenn kein Lese- bzw. Schreibsignal an den Elementen anliegt und sich die Elemente im inaktiven bzw. Speicherzustand befinden.
Wenn aus einem der Elemente eine Information ausgelesen bzw. in eines der Elemente eine neue Information eingeschrie ben werden soll, d.h. wenn ein Lese- bzw. Schreibsignal an diese Elemente angelegt werden soll, wird der genannte große Widerstand der erfindungsgemäßen Halbleiteranordnung derart überbrückt, daß ein relativ starker Strom zu den Elementen fließt. Demgemäß ist eine Konstantspannungsquelle mit den . Elementen verbunden, wenn sich diese in ihrem aktiven Zustand befinden.
0U9831/182·
Wenn die Elemente mit der gemeinsamen Kons~tantstromquelle verbunden sind,, d.h. sich im inaktiven Zustand befinden, ist die Stromstärke der jeweils zu den Elementen ' fließenden Ströme derart groß, daß die Rückkopplung der Transistoren in jedem der Elemente den -Widerstand eines jeden Elementes verringert. Der Gesamtwiderstand der EIementeist demzufolge geringer als der Widerstand der Elemente bei Überbrückung des großen Widerstandes während des Auslesens bzw. Einschreibens.
Der Wert dieses großen Widerstandes, welcher bei der Herstellung der monolithischen Halbleiteranordnung gleichzeitig mit der Basis eines jeden der Transistoren der Elemente ausgebildet wird,, ist begrenzt, da er in Abhängigkeit vom spezifischen Widerstand des Halbleitermateriales nur eine bestimmte Widerstandsfläche der Halbleiteranordnung einnehmen kann. Andererseits muß die Widerstandsfläche sehr lang und schmal sein* Der,Wert des Widerstandes beträgt demgemäß ungefähr 1 000 Ohm;
Durch Unterteilung der Speicherelemente einer monolithischen, integrierten Halbleiteranordnung in eine Vielzahl von Teilen vermindert sich die Zeit, während welcher irgend ein Teil der Elemente durch den stärken Strom aufgeheizt wird.
— 7 -
00903171529
Das ist deshalb der Pail, weil einerseits die einzelnen Teile de:·.1 Halbleiteranordnung jeweils ihre eigene Einzelstromquelle haben und jeweils einen Einzelwiderstand aufweisen, welcher die parallel angeordneten Elemente jeweils mit der diesen Elementen zugeordneten Stromquelle verbindet, und weil andererseits die Überbrückungseinrichtungen jeweils parallel zu dem Widerstand derart angeordnet sind, daß sie den Widerstand bei Bedarf überbrücken.
Die Überbrückungseinrichtung der betreffenden Stromquellen eines besonderen Teiles der Halbleiteranordnung ist demgemäß jeweils nur dann erregt bzw. überbrückt den Widerstand nur dann, wenn dieser Teil der Halbleiteranordnung das Element aufweist, welches ein Lese- bzw. Schreibsignal empfangen soll. Während der gesamten übrigen Zeit ist der Widerstand derart wirksam, daß die Stromquelle dieses betreffenden Teiles der Halbleiteranordnung diesem Teil der Halbleiteranordnung einen Strom geringer Stromstärke liefert.
Die vorhergehend beschriebenen und weitere Merkmale und Vorteile der Erfindung ergeben sich anschaulicher aus der folgenden, ausführlichen Beschreibung einer in der Zeichnung
009831/1529
dargestellten bevorzugten Ausführüngsform der Erfindung. Die Zeichnung zeigt im einzelnen:
Pig. 1 einen Schaltplan eines Teiles einer
< monolithischen integrierten Halbleiteranordnung, bei welcher die Einzelstromquelle nach der Erfindung An- ' wendung findet,
Fig. 2 in schematischer Darstellung verschiedene Teile der Halbleiteranordnung, welche mit verschiedenen erfindungsgemäßen Stromquellen verbunden sind, und
Fig. 3 in einem Diagramm die Beziehung zwischen
,dem Strom und der Spannung eines der Flipflop-Elemente der erfindungsgemäßen Anordnung gemäß der Darstellung in den Fig. 1 und 2.
009831/1529
In Fig. 1 der Zeichnung sind zwei Flipflop-Speleherelemente 10 und 11 dargestellt. Jedes der Flipflop-Elemente 10 bzw. 11 weist zwei Transistoren 12 und 14 auf, deren Basis jeweils mit dem Kollektor des anderen Transistors in bekannter Weise derart verbunden ist, daß sich eine Flipflop-Schaltung er-gibt.
Der Kollektor des Transistors 12 ist über einen Wiederstand 15 mit einem Leiter 16 verbunden. Der Kollektor des Transistors 14 ist über einen Widerstand 17 ebenfalls mit dem Leiter 16 verbunden. Das Element 11 ist in gleicher Weise wie das Element 10 aufgebaut und außerdem in gleicher Weise wie das Element 10 mit dem Leiter 16 verbunden.
Es ist klar, daß eine Vielzahl von Flipflop-Elementen entsprechend den Elementen 10 und 11 mit dem Leiter 16 verbunden sein kann. Alle diese Elemente sind gleichzeitig auf einer gleichen Scheibe ausgebildet worden und weisen deshalb jeweils die gleiche dynamische Strom-Spannungskennlinie auf.
Der Leiter 16 ist über einen Widerstand 18 mit einer KonstantSpannungsquelle +V verbunden. Der Widerstandewert bzw. die Impedanz des Widerstandes 18 ist vielmals größer als der Gesamtwiderstand bzw. die Qesamtimpedanz der
- 10 009831/1529
Elemente 10 und Ü, wenn über den Widerstand 18 ein Strom zu den Elementen fließt. Wenn demzufolge die Spannungsquelle +V über den Widerstand 18 mit den Zellen verbunden ist, so ergibt sich für jedes der Elemente 10 bzw. 11 eine gemeinsame Konstantstromquelle. Solange demgemäß die Spannung der Spannungsquelle +V an den Elementen 10 und 11 Über den Widerstand 18 anliegt/fließt ein zwar schwacher aber konstanter Strom zu Jedem der Transistoren, welche jeweils die Elemente 10 und 11 bilden. Aus diesem Grund verharren die Transistoren jedes der Elemente in demjenigen bistabilen' Zustand, in welchen sie jeweils versetzt worden sind, wobei jeweils einer dieser Transistoren leitend und der andere dieser Transistoren jeweils nichtleitend ist.
Die Impedanz des Widerstandes 18 ist derart gewählt, daß der Strom in den Elementen .jeweils mindestens gleich dem Strom an einem Punkt 19 gemäß Widern Diagramm in Fig. 3 ist. An dem Punkt 19 gemäß der Darstellung in Fig. 3 fließt ein derart stärker Ström zu jedem der Transistoren in jedem der Elemente 10 bzw. 11*so daß die Transistoren in dem bestimmten bistabilen Zustand verharren*
In diesem Zeitpunkt sind die Transistoren in jedem der Elemente jeweils derart aufeinander rückgekoppelt, daß
009831/152$
die Impedanz der Elemente im Vergleich zur Impedanz des Widerstandes 18 auf einem niedrigen Wert gehalten wird. Die Impedanz bzw. der Widerstand eines jeden Elementes ist geringer als die Impedanz des Widerstandes 18, wenn der Widerstand 18 überbrückt ist.
Zwischen den Leiter 16 und die Spannungsquelle +V ist dem Widerstand 18 ein Transistor 20 parallelgeschaltet. Solange dieser Transistor 20 nicht erregt bzw. abgeschaltet ist, empfangen die Elemente 10 und 11 den relativ schwachen, konstanten Strom aus der gemeinsamen Stromquelle.
Dann jedoch, wenn ein derart starkes Eingangssignal über einen Eingang 22 an der Basis 21 des Transistors anliegt, daß der Transistor 20 gesättigt wird, ist der Widerstand 18 überbrückt. Wenn der Transistor 20 gesättigt ist, . setzt er praktisch dem aus der gemeinsamen Spannungsquelle +V zu den Elementen 10 und 11 hin fließenden Strom keinen Widerstand entgegen. Demgemäß fließt ein ausreichend starker Strom zu jedem der Elemente 10 und 11 und bewirkt, daß diese Elemente einen ausreichenden Strom führen und damit sich jeweils in ihrem Betriebs- bzw. aktiven Zustand befinden, wobei ein in bekannter Weise angelegtes Lesebzw. Schreibsignal bewirkt, daß entweder das Element 10 oder das Element 11, welches jeweils gerade befragt wird,
- 12 009831/1529
ein Ausgangssignal liefert, bzw. daß entweder das Element oder das Element 11 seinen bistabilen Zustand wegen des Schreibsignales ändert.
Die Elemente 10 und 11 nehmen demgemäß wegen des Widerstandes 18 eine relativ geringe Leistung auf, da der Widerstand 18 für die Elemente 10 und 11 eine gemeinsame Konstantstromquelle bildet, sofern kein Auslesen bzw. Einschreiben aus den Elementen 10 und 11 bzw. in die Elemente und 11 vorgenommen wird. Wenn ein Auslesen bzw. Einschreiben vorgenommen werden soll, wobei sich die Elemente im aktiven Zustand befinden müssen, bewirkt ein Signal am Eingang 22, daß der Transistor 20 gesättigt und damit der Widerstand überbrückt wird. Das hat zur Folge, daß die gemeinsame Konstant-Spannungsquelle +V an den Elementen 10 und 11 anliegt und damit ein ausreichend starker Strom zu jedem der Elemente und 11 fließt, so daß diese in der Lage sind, ein Ausgangssignal dann zu liefern, wenn ein Lese- bzw. Abfragesignal angelegt ist bzw. daß diese den bistabilen Zustand dann wechseln, wenn ein Schreibsignal angelegt ist.
Es ist klar, daß der Widerstand 18 und der Transistor auf der gleichen Scheibe wie die Elemente 10 und 11 ausgebildet sind. Darüberhinaus 1st der'Transistor 20 auf der Scheibe gleichzeitig mit den Transistoren 12 und 14 gebildet,
009831/1529
während der Widerstand 18 gleichzeitig jeweils mit der Basis dieser Transistoren gebildet ist. Die Widerstände 15 und werden selbstverständlich gleichzeitig mit dem Widerstand in der Scheibe ausgebildet.
In Fig. 2 ist eine, monolithische integrierte Halbleiteranordnung dargestellt, welche eine Vielzahl der Elemente 10 und 11 aufweist. Die Halbleiteranordnung 23 ist in Teile 24, 25 und 26 unterteilt, wobei jeder dieser Teile eine Vielzahl der Flipflop-Elemente IO und 11 aufweist. Jeder der Teile 24, 25 und 26 kann entweder jeweils auf einer gesonderten Scheibe oder aber auf der gleichen Scheibe gebildet sein. Die Halbleiteranordnung 23"ist zwar in drei Teile unterteilt dargestellt, was jedoch nur aus Gründen der Darstellung erfolgt, denn die Halbleiteranordnung kann selbstverständlich aus einer beliebigen Anzahl von Teilen bestehen.
Die Teile 24, 25 und 26 weisen jeweils einen der Widerstände 18 und jeweils einen der Transistoren 20 auf, welche jeweils mit einer der gemeinsamen Spannungsquellen +V verbunden sind. Die Teile 24, 25 und 26 der Halbleiteranordnung weisen demgemäß jeweils eine der gesonderten, gemeinsamen Spannungsquellen +V auf.
- 14 -
009831/1529
Solange demgemäß Jeweils an der Basis 21 irgendeines . der Transistoren,20 der Teile 24 bis 26. über die Eingangsklemme 22 kein Eingangssignal anliegt, befindet sich jedes der Teile 24 bis' 26 auf seinem niedrigen Energieniveau. Wenn beispielsweise nur eines der Elemente in dem Teil 25 der Halbleiteranordnung 23 befragt werden .soll, so wird nur derjenige Transistor 20, welcher mit dem Teil 25 der Halbleiteranordnung 2"5 verbunden -ist, durch ein Signal an seiner Basis 21 gesättigt,, während jeder der anderen beiden Teile 24. und 26 jeweils auf seinem niedrigen Energieniveau verbleibt* . ,
Gemäß der Erfindung wird demgemäß nicht nur das Energieniveau bzw. der Leistungsbedarf einer Vielzahl von Elementen einer, monolitischen integrierten Halbleiteranordnung vermindert, sondern außerdem auch die"Halbleiteranordnung in eine Vielzahl von Teilen unterteilt, wobei jeweils-nur diejenigen Teile, von welchen jeweils eines seiner Elemente in einem bestimmten .Zeitpunkt befragt werden soll, die volle Leistung bzw,, den vollen Strom aufnehmen. Sämtliche übrigen Teile verbleiben auf dem niedrigen Energieniveau.
Es ist klar, daß sich mehr als einer der Teile 24 bis 26 gleichzeitig jeweils auf seinem hohen Energieniveau befinden kann. Das ist lediglich von den Eingangssignalen • abhängig* .
Es ist außerdem klar, daß die Elemente 10 und 11 jeweils mit der notwendigen zusätzlichen Schaltung versehen sind, mittels welcher Lese- bzw. Schreibsignale jeweils zu den Elementen geliefert werden. In gleicher Weise müssen die Elemente jeweils zusätzlich zu dem Adressensignal an der Eingangsklemme 22 des Transistors 20 einen Adresseneingang aufweisen.
Durch die Verwendung eines konstanten Stromes im Beharrungs- bzw. Speicherzustand wird die Stromstärke in jedem Element unabhängig von Temperaturänderungen in der Scheibe bzw, unabhängig von irgendwelchen Unterschieden zwischen den Scheiben, wie beispielsweise der Temperatur oder normalen Herstellungstoleranzen, genau auf dem Punkt gehalten. Obgleich sich beispielsweise die Spannung jeweils an den Elementen wegen Temperaturänderungen ändert, bleibt die Stromstärke auf dem, dem Punkt 19 entsprechenden Wert.
Ein Vorteil der Erfindung besteht darin, daß der Leistungsbedarf einer monolitischen integrierten Halbleiteranordnung gegenüber bekannten derartigen Anordnungen geringer ist. Ein weiterer Vorteil der Erfindung besteht darin, daß zur Aufrechterhaltung der bistabilen Zustände der Speicherelemente, wenn sich diese im Speicherzustand
- 16 009831/1529
befinden, und zur Aktivierung bzw. Erregung der Elemente, wenn sich diese im Betriebszustand befinden,, nur eine einzelne Energiequelle erforderlich 1st. Schließlich bringt die Erfindung den Vorteil, daß sich die. Kosten einer Anordnung mit zwei Energieniveaus verringern.
Im Rahmen der Erfindung bietet sich dem Fachmann über die beschriebenen Ausführungsbeispiele hinaus selbstverständlich eine Vielzahl von Vereinfachungs- und Verbesserungs möglichkeiten sowohl hinsichtlich des Aufbaues als auch der Betriebsweise der erfindungsgemäßen Anordnung.
- 17 -
609831/1529

Claims (1)

  1. Patentansprüche;
    [I/ Monolithische, integrierte Halbleiteranordnung mit einer Vielzahl von Elementen, welche sich jeweils in einem von zwei möglichen bistabilen Zuständen befinden und welche jeweils die gleiche dynamische Strom-Spannungskennlinie aufweisen und jeweils zwischen einem aktiven Zustand und einem Speicherzustand umschaltbar sind, gekennzeichnet durch eine einzige Energiequelle zur erregung der Elemente jeweils mit einem, von zwei unterschiedlichen Energiewerten, wobei diese Energiequelle (+V) eine Einrichtung (18) aufweist, welche jedem der Elemente (10 bzw. 11) dann, wenn diese Elemente sich jeweils in ihrem Speicherzustand befinden, einen relativ niedrigen konstanten Strom aus einer gemeinsamen Konstantstromquelle liefert, so daß die Elemente jeweils in ihrem bestimmten Speicherzustand verharren, und wobei diese Energiequelle ferner eine Einrichtung (20, 21, 22) aufweist, welohe jedem der Elemente dann, wenn sich mindestens eines dieser Elemente in seinem aktiven Zustand befindet, einen relativ starken konstanten Strom aus einer KonstantSpannungsquelle liefert.
    2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Elemente (10 bzw. 11) in Bezug auf die Energiequelle (+V) parallelgeaohaltet sind, daß weiter die Konstantstromquelle einen In Vergleich zum GeBandwiderstand sämtlicher
    009831/1529
    - Ifl -
    Elemente großen Widerstand (18) aufweist, und daß schließlich Einrichtungen (20, 21, 22) vorhanden sind, welche diesen großen Widerstand dann überbrücken, wenn eine Konstant Spannungsquelle zur Erhöhung der Stromstärke mit den Elementen verbunden werden soll.
    3· Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Überbrückungseinrichtung (20, 21, 22) einen zu dem großen Widerstand (l8) parallelgeschalteten .Transistor aufweist und daß Einrichtungen vorhanden sind, welche diesen Transistor derart sättigen, daß dieser den großen Wider-
    stand überbrückt. .
    4. Anordnung nach Anspruch 2 oder 3* dadurch gekennzeichnet, daß der Widerstand (18), welcher die Konstantspannungsquelle jeweils mit den Elementen (10 bzw. 11) verbindet, im Vergleich zu dem Gesamtwiderstand sämtlicher Elemente derart groß ist, daß sich eine gemeinsame, mit jedem der Elemente verbundene Konstantstromquelle ergibt, und daß die einen Teil der Energiequelle (+V) bildende Überbrückungseinrichtung (20, 21, 22) den Widerstand so Überbrückt, daß die Konstantspannungsquelle mit jedem der Elemente verbunden ist und. folglich für jedes dieser Elemente eine Konstantspannungsquelle bildet und daß folglich die Stromstärke des zu jedem dieser=Elemente fließenden Stromes ansteigt.
    . - 19 - ■;
    009831 / 1529
    ι«
    5· Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Überbrückungseinrichtung einen zwischen die Konstant Spannungsquelle und die genannten Elemente und parallel zu dem Widerstand geschalteten Transistor (20, 21, 22) aufweist und daß die Überbrückungseinrichtung die Einrichtung (21, 22) aufweist, welche diesen Transistor derart sättigt, daß dieser den Widerstand (18) überbrückt.
    6. Anordnung nach einem der Ansprüche 1 bis 5 mit einer Vielzahl von Elementen (10 bzw. 11), welche jeweils mehr als einen bestimmten Stromzustand aufweisen und in Kombination miteinander eine dynamische Gesamt-Strom-Spannungskennlinie aufweisen, gekennzeichnet durch eine Energiequelle (+V) zur Erregung der Halbleiteranordnung (23), wobei diese Energiequelle bei niedrigem Energieniveau Konstantstromeigenschaften und bei hohem Energieniveau Konstantspannungseigenschaften aufweist.
    7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Energiequelle (+V) eine Konstantspannungsquelle und außerdem einen Widerstand (18) aufweist, welcher die Konstantspannungsquelle mit jedem der Elemente (10 bzw. 11) dann verbindet, wenn eine geringe Stromstärke erforderlich ist, und welche eine Überbrückungseinrichtung (20, 21, 22) aufweist, welche den Widerstand dann überbrückt, wenn eine hohe Stromstärke erforderlich ist.
    - 20 -
    009831/1529
    8. Anordnung nach Anspruch J3 dadurch gekennzeichnet, daß die Überbrückungselnrichtung einen Transistor (20, 21, 22) aufweist, welcher zwischen die Konstantspannungsquelle und die Elemente und außerdem parallel zu dem Widerstand (l8) geschaltet ist, und daß die Uberbrückungseinrichtung außerdem eine Einrichtung aufweist, welche den Transistor derart sättigt, daß dieser den Widerstand überbrückt. ■
    9· Monolithische, integrierte- Halbleiteranordnung mit einer Vielzahl von Elementen (10 bzw. 11), welch letztere sich jeweils in einem von.zwei bistabilen Zuständen befinden und welche jeweils im wesentlichen die gleiche dynamische Strom-Spannungskennlinie aufweisen und zwischen einem aktiven Zustand und einem Speieherzustand umschaltbar sind, gekennzeichnet durch eine einzige Energiequelle (+V), welche die Elemente jeweils mit einem Strom versorgt, dessen Strom-
    stärke einen von zwei unterschiedlichen Werten aufweist,- wobei die Energiequelle eine Einrichtung zur Äufre.chterhaltung einer bestimmten konstanten Stromstärke in jedem der Elemente aufweist, wobei ferner der entsprechende Strom aus einer Konstantstromquelle unabhängig von Spannungsänderungen an den Elementen geliefert wird und wobei jedes der Elemente dann in seinem bestimmten Zustand gehalten wird, wenn sich diese Elemente jeweils in ihrem Speicherzustand befinden.
    - 21 - '
    009 831715 29
    Leerseite
DE2001530A 1969-01-15 1970-01-14 Halbleiteranordnung Expired DE2001530C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US79147769A 1969-01-15 1969-01-15

Publications (3)

Publication Number Publication Date
DE2001530A1 true DE2001530A1 (de) 1970-07-30
DE2001530B2 DE2001530B2 (de) 1973-07-26
DE2001530C3 DE2001530C3 (de) 1974-03-07

Family

ID=25153857

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001530A Expired DE2001530C3 (de) 1969-01-15 1970-01-14 Halbleiteranordnung

Country Status (7)

Country Link
US (1) US3621302A (de)
CA (1) CA936597A (de)
CH (1) CH501980A (de)
DE (1) DE2001530C3 (de)
FR (1) FR2028333A1 (de)
GB (1) GB1234709A (de)
NL (1) NL7000547A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3732440A (en) * 1971-12-23 1973-05-08 Ibm Address decoder latch
NL163338C (nl) * 1972-03-25 1980-08-15 Philips Nv Elektronische schakeling.
US3870901A (en) * 1973-12-10 1975-03-11 Gen Instrument Corp Method and apparatus for maintaining the charge on a storage node of a mos circuit
US4151488A (en) * 1978-02-22 1979-04-24 Raytheon Company Pulsed power supply
FR2443118A1 (fr) * 1978-11-30 1980-06-27 Ibm France Dispositif pour l'alimentation des memoires monolithiques
FR2445642A1 (fr) * 1978-12-29 1980-07-25 Radiotechnique Compelec Agencement de securite en cas de chute d'une tension d'alimentation continue
JPS56143587A (en) * 1980-03-26 1981-11-09 Fujitsu Ltd Static type memory circuit
JPH0693484B2 (ja) * 1989-11-10 1994-11-16 株式会社東芝 半導体集積回路
JP2723338B2 (ja) * 1990-04-21 1998-03-09 株式会社東芝 半導体メモリ装置
US5321658A (en) * 1990-05-31 1994-06-14 Oki Electric Industry Co., Ltd. Semiconductor memory device being coupled by auxiliary power lines to a main power line
US5701143A (en) * 1995-01-31 1997-12-23 Cirrus Logic, Inc. Circuits, systems and methods for improving row select speed in a row select memory device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3226574A (en) * 1963-09-20 1965-12-28 Martin Marietta Corp Power saving storage circuit employing controllable power source
DE1524873B2 (de) * 1967-10-05 1970-12-23 Ibm Deutschland Monolithische integrierte Speicherzelle mit kleiner Ruheleistung

Also Published As

Publication number Publication date
GB1234709A (en) 1971-06-09
NL7000547A (de) 1970-07-17
DE2001530C3 (de) 1974-03-07
US3621302A (en) 1971-11-16
DE2001530B2 (de) 1973-07-26
CA936597A (en) 1973-11-06
FR2028333A1 (de) 1970-10-09
CH501980A (de) 1971-01-15

Similar Documents

Publication Publication Date Title
DE2458848C2 (de) Speicheranordnung
DE2303409A1 (de) Monolithisch integrierbare speicheranordnung
DE2556832B2 (de) Speicheranordnung und Verfahren zum Betrieb einer derartigen Speicheranordnung
DE1499843B2 (de) Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren
DE2001530A1 (de) Monolothische,integrierte Halbleiteranordnung
DE2708702A1 (de) Selektionstreiberschaltung
DE2514582C2 (de) Schaltung zur erzeugung von leseimpulsen
DE2049076A1 (de) Kreuzpunkt Matnxgedachtnis
DE2031038B2 (de)
EP0078335B1 (de) Verfahren zum Lesen eines Halbleiterspeichers
DE1524900A1 (de) Bistabile Schaltungsanordnung mit zwei Transistoren
DE1186509B (de) Magnetspeicher mit einem mit zueinander senkrechten Bohrungen versehenen Magnetkern
DE2360887C3 (de) Komplementär-Speicherelement und Verfahren zum Betrieb desselben
DE2840329C2 (de) Adreßpuffer in MOS-Technik
DE2152706B2 (de) Monolithischer integrierter halbleiterspeicher fuer binaere daten
DE3004565C2 (de) Integrierte digitale Halbleiterschaltung
DE3615310A1 (de) Vorladeschaltung fuer wortleitungen eines speichersystems
DE1918667A1 (de) Datenspeicher mit Dioden
DE2303786C3 (de) Mehrstufiges Speicherregister
DE2436648A1 (de) Speicherzelle fuer ein feld aus dynamischen speicherzellen
DE1499792C3 (de) Schreib- und Leseschaltung für einen magnetischen Kernspeicher
EP0017668B1 (de) Programmierbare logische Schaltungsanordnung
DE2418969A1 (de) Regenerier- und bewerterschaltung
DE3332982C2 (de)
DE2324300C3 (de) Ansteuerschaltung für einen integrierten Halbleitermatrixspeicher

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee