DE1499673C3 - Binäres mehrstufiges Schieberegister - Google Patents
Binäres mehrstufiges SchieberegisterInfo
- Publication number
- DE1499673C3 DE1499673C3 DE1499673A DE1499673A DE1499673C3 DE 1499673 C3 DE1499673 C3 DE 1499673C3 DE 1499673 A DE1499673 A DE 1499673A DE 1499673 A DE1499673 A DE 1499673A DE 1499673 C3 DE1499673 C3 DE 1499673C3
- Authority
- DE
- Germany
- Prior art keywords
- rank
- binary
- clock pulse
- input
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
Landscapes
- Shift Register Type Memory (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Description
Die Erfindung bezieht sich auf ein binäres mehrstufiges Schieberegister, in das die Bits einzeln nacheinander
eingebbar sind und in dem jede Stufe einen oberen und einen unteren, jeweils ein Speicherelement,
insbesondere eine bistabile Kippstufe, enthaltenden Rang umfaßt, dessen Speicherelement von
Taktimpulsen mit vorgegebenen unterschiedlichen Phasenlagen derart angesteuert wird, daß jeweils
bei einem Taktimpuls mit einer ersten vorgegebenen Phasenlage ein in den oberen Rang jeder Stufe gespeichertes
Bit in den unteren Rang der gleichen Stufe übertragen wird und daß jeweils bei einem mit
einer anderen vorgegebenen Phasenlage auf den erstgenannten Taktimpuls folgenden weiteren Taktimpuls
das in dem unteren Rang jeder Stufe gespeicherte Bit in den oberen Rang der nächstfolgenden Stufe übertragen
wird.
Mehrstufige Serien-Schieberegister, in die binäre Ziffern oder Bits in Serie eingeführt werden, damit
sie sich durch das Register hindurch fortpflanzen und an einer Ausgangsklemme austreten, werden in bekannten
Datenverarbeitungsanlagen in großem Umfange verwendet. Wenn es in einer offenen Schleife
betrieben wird, d. h., wenn sein Eingang und sein Ausgang nicht miteinander verbunden sind, arbeitet
das Schieberegister als Verzögerungsleitung, die eine Zeitverzögerung liefert, die gleich der Anzahl der
Stufen multipliziert mit der Zeit ist, die von jedem Bit benötigt wird, um eine Stufe weiter fortzuschreiten.
Taktimpulse werden zugeführt, um die Bits in dem Register fortschreiten zu lassen. Wenn Ausgang
und Eingang miteinander verbunden werden, entsteht eine geschlossene Schleife, und das Schieberegister
arbeitet als Umlaufspeicher.
In mehrrangigen Schieberegistern, wie zum Beispiel in Schieberegistern mit dualem Rang, umfaßt
jede Stufe einen oberen Rang und einen unteren Rang, und es werden die Bits während eines ersten
Taktimpulses von dem oberen Rang zu dem unteren Rang der gleichen Stufe und während eines zweiten
Taktimpulses von dem unteren Rang jeder Stufe zu dem oberen Rang der folgenden Stufe übertragen.
Somit braucht ein Schieberegister dualen Ranges eine zweiphasige Taktfolge.
Obwohl Serien-Schieberegister in großem Umfang und in den meisten Fällen mit großem Vorteil verwendet
werden, kompliziert die Tatsache, daß die Bits in ein Serienregister serienmäßig eingegeben werden
müssen, oftmals sehr die Schaltung, in der das Register eingebaut ist. Auch vergrößert der Serienbetrieb
erheblich die Zeit, die benötigt wird, um das
ίο Register beispielsweise zum Speichern einer ausgewählten,
mehrere Bit umfassenden Zahl einzustellen. Dies ist insbesondere dann der Fall, wenn Serien-Schieberegister
in Spezialrechner eingebaut sind. In solchen Rechnern kann es erforderlich sein, daß gewisse
Register vorgewählte Mehrbit-Zahlen enthalten. Weil jedoch solche Zahlen nur in Serie eingeführt
werden können, ist es notwendig, die Register mit Speichern und anderen einen Signalumlauf bewirkenden
Schaltungen zu versehen, um die gewünschten Zahlen in das gewünschte Register einzuführen, eine
Arbeitsweise, die sehr viel Zeit beansprucht. Somit besteht ein Bedarf für ein Schieberegister, das, obwohl
es als konventionelles Schieberegister verwendet werden kann, auch durch paralleles Einstellen aller
Stufen in einen ausgewählten Zustand bringbar ist, um vorher bestimmte Bits, die eine vorherbestimmte
Mehrbit-Zahl bilden, zu speichern.
Der Erfindung liegt die Aufgabe zugrunde, ein Schieberegister der eingangs beschriebenen Art so
auszugestalten, daß es nicht nur in konventioneller Weise betrieben werden, sondern auch auf Paralleleingabe
umgestellt werden kann, um mindestens eine vorbestimmte Mehrbitzahl zu speichern und damit
im Bedarfsfall eine beschleunigte Eingabe vorbestimmter Mehrbitzahlen zu ermöglichen.
Diese Aufgabe wird nach der Erfindung dadurch gelöst, daß Umsteuermittel vorgesehen sind, die in
Abhängigkeit von einem Steuersignal eine Paralleleingabe der Bits in das Schieberegister dadurch gestatten,
daß sie wenigstens einen der Taktimpulse aufteilen und an eine erste Leitung den Taktimpuls
und an eine zweite Leitung das Komplement des Taktimpulses oder jeweils davon abgeleitete Impulse
abgeben, daß mindestens einem Rang jeder Stufe ein Schalter zugeordnet ist, der den Rang wahlweise mit
einer der beiden Leitungen verbindet, und daß der logische Pegel des über den jeweiligen Schalter in
den zugeordneten Rang eingegebenen, vom Taktimpuls oder dessen Komplement gebildeten Signals die
Information darstellt, die in den Rang eingegeben wird.
Zum Beispiel enthält ein zweirangiges mehrstufiges Serien-Schieberegister gewöhnlich zwei Taktimpulsleitungen,
von denen die eine mit dem oberen Rang und die andere mit dem unteren Rang jeder
Stufe verbunden ist. Nach den hierin gegebenen Lehren kann eine oder können beide der Leitungen aufgeteilt
werden, so daß jeder Stufe, die auf übliche Weise mit der entsprechenden aufgeteilten Leitung
verbunden ist, entweder der Taktimpuls, der die Leitung auf übliche Weise durchläuft, oder dessen Komplement
zugeführt werden kann. Als Ergebnis wird jede Stufe so eingestellt, daß sie entweder eine »Null«
oder eine »Eins« speichert.
Die neuen Merkmale, die für die Erfindung charakteristisch angesehen werden, sind insbesondere
in den Ansprüchen enthalten. Die Erfindung selbst, und zwar sowohl ihr Aufbau als auch ihre Wirkungs-
weise, ist in der folgenden Beschreibung behandelt, in der die Erfindung an Hand der in der Zeichnung
dargestellten Ausführungsbeispiele näher beschrieben und erläutert wird. Es zeigt
F i g. 1 ein schematisches Blockschaltbild eines bekannten
zweirangigen Serien-Schieberegisters zur Erläuterung der gegenüber dem Bekannten erzielten
Verbesserungen,
F i g. 2 ein Impulsdiagramm zur Erläuterung des Schieberegisters nach F i g. 1,
F i g. 3 ein schematisches Blockschaltbild einer nach der Erfindung verbesserten Abwandlung des
Schieberegisters nach Fig. 1,
Fig. 4a ein schematisches Blockschaltbild eines Teiles der in F i g. 3 gezeigten Schaltung,
Fig. 4b bis 4j ein Impulsdiagramm zur Erläuterung der Arbeitsweise des Schieberegisters nach der
Erfindung,
F i g. 5 ein schematisches Blockschaltbild einer weiteren Anordnung eines erfindungsgemäßen Schieberegisters,
Fig. 6 ein schematisches Schaltbild einer in integrierter
Schaltung verwirklichten Registerstufe, die in dem Schieberegister nach F i g. 1 verwendbar ist,
F i g. 7 ein schematisches Schaltbild einer Ausführüngsform
einer Stufe eines nach den Lehren der Erfindung ausgebildeten Registers als integrierte
Schaltung,
F i g. 8 eine schematische vergrößerte Draufsicht
auf eine Siliziumplatte, auf der zwei Stufen des erfindungsgemäßen Schieberegisters angeordnet sind,
und
F i g. 9 eine schematische Ansicht einer Maske, die zum Ätzen der Struktur des Schieberegisters nach
F i g. 8 verwendet werden kann, so daß es in Übereinstimmung mit den hierin gegebenen Lehren verwendbar
ist.
Das in F i g. 1 als Blockschaltbild dargestellte Register 10 ist als zweirangiges Serien-Schieberegister
bekannt. Das gezeigte Register 10 umfaßt vier Stufen 11 bis 14, die obere Teile oder Ränge 11U bis
14 U und untere Teile oder Ränge UL bis 14 L aufweisen.
Es versteht sich, daß, obgleich nur vier Stufen gezeigt sind, das Register 10 eine beliebige Anzahl
gewünschter Stufen umfassen kann. Nach der Darstellung weist jeder Rang ein Gatter 15 auf, das
mit einem bistabilen Element, beispielsweise einem Flipflop (FF) 16 verbunden ist. Die Eingänge der
Gatter 15 bilden die Eingänge, und die Ausgänge der FF16 bilden die Ausgänge der Ränge. Der Ausgang
jedes oberen Ranges ist mit dem Eingang des unteren Ranges derselben Stufe verbunden, während der
Ausgang jedes unteren Ranges mit dem oberen Rang der nächstfolgenden Stufe verbunden ist.
Zusätzlich ist jedes der Gatter 15 und jeder der Flipflops 16 der oberen Ränge 11U bis 14 U durch
eine obere Impulsleitung 17 mit einem Zweiphasen-Taktgenerator 20 über eine Steuerschaltung 25 verbunden,
während die untere Impulsleitung 22 den Taktgenerator 20 über die Schaltung 25 mit jedem
Gatter 15 und jedem Flipflop 16 der unteren Ränge verbindet. Aufgabe des Taktgenerators 20 ist es, zwei
Serien von Taktimpulsen verschiedener Phase zu liefern, die die verschiedenen Ränge dazu anregen,
die Information oder die Daten von Rang zu Rang und von Stufe zu Stufe zu takten oder zu übertragen.
Eine Datenquelle 23 ist über die Steuerschaltung 25 mit dem Eingang des oberen Ranges 11U der ersten
Stufe 11 verbunden, um ihm binäre Signale oder Bits zuzuführen, wie z. B. eine »Eins« oder eine »Null«.
Der Ausgang des unteren Ranges 14 L ist mit einer Ausgangsklemme 26 verbunden, die als Ausgangsklemme
des Registers dient.
Die Arbeitsweise des Registers 10 nach Fig. 1 kann am besten in Verbindung mit F i g. 2 erläutert
werden, in der die Linien 201, 202 und 203 die binären Signale, die von der Quelle 23 dem Rang 11U zugeführt
werden, und die beiden Serien von Taktimpulses des Taktgenerators 20 darstellen. Es soll angenommen
werden, daß die Taktimpulse PUt bis PUl5
der ersten Phase Q1 (Linie 202) den oberen Rängen
über Impulsleitung 17 zu den Zeiten I1 bis i15 zuge-
IS führt werden, während Impulse PLl bis P^15 der zweiten
Phase Q2 (Linie 203) den unteren Rängen zu Zeiten
tla bis t15a zugeführt werden. Die Perioden oder
Zyklen zwischen aufeinanderfolgenden Impulsen der ersten Phase Q1 können als Xy1 bis Xy15 und die
ao Perioden zwischen aufeinanderfolgenden Impulsen der zweiten Phase als XLl bis XLl5 bezeichnet werden.
Im Betrieb werden die Signale (Linie 201) von der Datenquelle 23 synchron mit den Impulsen Py1
bis Pf/15, die in Linie 202 gezeigt werden, zugeführt.
Die negativen Impulse D1 bis D11 stellen binäre
»len« dar, während die Abwesenheit negativer Impulse zu den Zeiten t2, f6, i9 und i12 binäre »Oen«
darstellen.
Die Aufgabe jedes Taktimpulses P^, der einem oberen Rang zugeführt wird, ist es, das Flipflop jedes oberen Ranges so zu steuern, daß es auf das Ausgangssignal des ihm zugeordneten Gatters anspricht und ein entsprechendes Ausgangssignal bis zum Ende der Periode, an dem der nächste Taktimpuls P17 zugeführt wird, aufrechterhält. Aufgabe des Gatters 15 ist es, ein Ausgangssignal als Funktion von zwei Eingangssignalen zu liefern. Jedes Gatter 15 kann als NAND-Gatter arbeiten, das eine binäre »1« als Ausgang liefert, wenn wenigstens einer seiner Eingänge eine binäre »0« aufweist. Zum Beispiel werden zu der Zeit tt dem Gatter 15 des Ranges 11U das Datensignal D1 und der Taktimpuls P111 zugeführt. Der Impuls Pu1 wird auch dem Flipflop des Ranges 11U zugeführt, um es zu veranlassen, auf das Ausgangssignal des Gatters 15 zu reagieren. Weil P111 und D1 binäre »len« sind, ist das Ausgangssignal des Gatters 15 eine binäre »0«, die den Ausgang von Flipflop 16 auf eine binäre »0« einstellt, wie es durch den von der Linie 205 bezeichneten Pegel angezeigt wird.
Die Aufgabe jedes Taktimpulses P^, der einem oberen Rang zugeführt wird, ist es, das Flipflop jedes oberen Ranges so zu steuern, daß es auf das Ausgangssignal des ihm zugeordneten Gatters anspricht und ein entsprechendes Ausgangssignal bis zum Ende der Periode, an dem der nächste Taktimpuls P17 zugeführt wird, aufrechterhält. Aufgabe des Gatters 15 ist es, ein Ausgangssignal als Funktion von zwei Eingangssignalen zu liefern. Jedes Gatter 15 kann als NAND-Gatter arbeiten, das eine binäre »1« als Ausgang liefert, wenn wenigstens einer seiner Eingänge eine binäre »0« aufweist. Zum Beispiel werden zu der Zeit tt dem Gatter 15 des Ranges 11U das Datensignal D1 und der Taktimpuls P111 zugeführt. Der Impuls Pu1 wird auch dem Flipflop des Ranges 11U zugeführt, um es zu veranlassen, auf das Ausgangssignal des Gatters 15 zu reagieren. Weil P111 und D1 binäre »len« sind, ist das Ausgangssignal des Gatters 15 eine binäre »0«, die den Ausgang von Flipflop 16 auf eine binäre »0« einstellt, wie es durch den von der Linie 205 bezeichneten Pegel angezeigt wird.
Am Ende der Dauer der Impulse D1 und Ρυι werden
die Eingangssignale des Gatters 15 binäre »Oen«, so daß das Gatter 15 eine binäre »1« als Ausgangssignal
liefert. Jedoch wird hiervon der Ausgang des Flipflops 16 des Ranges 11U nicht beeinflußt, weil
sich sein Ausgangssignal nur während der Dauer eines Taktimpulses, wie z. B. des Impulses Py1,
ändern kann. So bleibt das Ausgangssignal des Ranges 11U bis zum Ende der Periode XVl, an dem zur
Zeit J2 diesem Rang ein zweiter Taktimpuls Ρυ 2 zu-
geführt wird, eine binäre »0«. Dann beeinflußt Py2
das Flipflop, damit es ein Ausgangssignal liefert, das eine Funktion des Ausgangssignals des Gatters 15 ist,
welches, wie zuvor erwähnt, von seinen beiden Eingangssignalen abhängt.
Wie aus F i g. 2 ersichtlich, ist zu der Zeit t2 das
Datensignal oder der Datenimpuls eine binäre »0«, so daß eines der Eingangssignale für das Gatter 15
des Ranges 11U eine »0« ist. Infolgedessen wird
7 8
sein Ausgangssignal eine binäre »0«, so daß es das zum nächsten Taktimpuls, der dem unteren Rang
Ausgangssignal des Flipflops 16 in eine binäre »1« zugeführt wird, nicht.
abändert, wie es durch die Linie 207 gezeigt wird. Ähnlich wird das Ausgangssignal jeden Ranges
Das Ausgangssignal des Ranges 11U bleibt bis zur 12 U, 12 L, 13 U, 13 L, 14 U und 14 L als Funktion
Zeitig eine binäre »1«, zu der dem Gatter 15 Im- 5 der ihm zugeführten Taktimpulse und des Ausgangspulse
D2 und Py3 zugeführt werden, die beide eine signals des vorhergehenden Ranges zu der Zeit, zu
binäre »1« darstellen. Dann ändert sich das Aus- der die Taktimpulse zugeführt werden, eingestellt,
gangssignal des Gatters 15 in eine binäre »0«, wo- So wird zur Zeit t2 der Rang 12 U auf eine binäre
durch es das Ausgangssignal des Ranges 11U wäh- »0« eingestellt, wie es der Abschnitt 135 der Linie
rend der Periode XUz in eine binäre »0« ändert. Zu io 136 anzeigt, weil zur Zeit t2, wenn der Impuls Py2
den Zeiten i4 und t5 werden binäre »len«, die durch . dem Rang 12 U zugeführt wird, das Ausgangssignal
die Datenimpulse D3 und D4 dargestellt werden, des vorhergehenden Ranges 11L eine binäre »1« ist,
gleichzeitig mit den entsprechenden Taktimpulsen P^4 wie es durch Linie 225 angezeigt wird. Ähnlich wer-
und PU5 zugeführt. Deshalb bleibt zu diesen Zeiten den zu den Zeiten t2a, t3, tza, i4 und tia die Ränge
(i4 oder t5) das Ausgangssignal des Gatters 15 eine 15 12L, 13 U, 13L, 14 U und 14L auf Ausgangssignale
binäre »0«, so daß während der Perioden X^ UQd eingestellt, die einer binären »1«, »0«, »1«, »0« bzw.
X\j5 das Ausgangssignal des Ranges 11U eine binäre »1« entsprechen, wie es durch die entsprechenden
»0« bleibt, was durch die Linie 207 angezeigt wird. Linien 141 bis 145 angezeigt wird.
Nur zur Zeit t6, wenn der Datenimpuls eine binäre Aus dem Vorhergehenden ist ersichtlich, daß die
»0« ist, ändert das Ausgangssignal des Ranges 11U 20 Wirkung des Datenimpulses D1, der zur Zeit tx dem
sich in eine binäre »1«, so wie es durch die Linie ersten Rang 11U zugeführt wird, darin besteht, das
208 angezeigt wird. Aus dem Vorhergehenden ist er- Ausgangssignal des letzten Ranges 14 L nach einer
sichtlich, daß das Ausgangssignal des Ranges 11U als Zeitverzögerung einzustellen, die im wesentlichen
Reaktion auf die Datenimpulse D5 bis D11, die zu gleich der Periode zwischen zwei aufeinanderfolgenden
Zeiten I1, t8, t10, tlv t13, tu und t15 zugeführt wer- 25 den Impulsen derselben Phase multipliziert mit den
den, sich so ändert, wie es durch die Linien 211 bis Stufen des Registers ist. In dem vorhergehenden Bei-215
angegeben ist. spiel ist die Anzahl der Stufen vier. Daher ist die Ebenso wie die Arbeitsweise des Ranges 11U von Verzögerung vier Taktimpulsperioden (Xu oder X1)
den Impulsen des Taktgenerators 20 und der Daten- gleich, unter Vernachlässigung der Zeitdauer
quelle 23 abhängt, hängt die Arbeitsweise des unteren 30 zwischen zwei Impulsen verschiedener Phasen, wie
Ranges 11L von den Taktimpulsen PL (Linie 203) z. B. der Zeitdauer zwischen i4 und tia. Danach wird
und dem Ausgangssignal des vorhergehenden Ran- sich das Ausgangssignal des Ranges 14 L entges
11U ab. Aus F i g. 2 ist ersichtlich, daß zur Zeit sprechend den Eingangsdatenimpulsen ändern. Wie
tla, wenn der Impuls PLl dem Gatter 15 des Ranges aus F i g. 2 ersichtlich, verändert sich durch die bi-11L
zugeführt wird, der Ausgang des Ranges UU 35 näre »0«, die dem Rang HU zur Zeiu2 zugeführt
eine binäre »0« ist, wie es durch Linie 205 angezeigt wurde, am Ende der Periode XLi das Ausgangswird.
Deshalb ist das Ausgangssignal des Gatters 15 signal des Ranges 14 L in eine binäre »0«, wie es
des Ranges HL eine binäre »1«, wodurch es das durch die Linie 146 angezeigt wird, während die drei
Ausgangssignal seines Ranges auf eine binäre »1« ein- aufeinanderfolgenden, je eine binäre »1« darstellenstellt,
wie es durch Linie 225 angezeigt wird. Der 40 den Datenimpulse D2, D3 und D4 (Linie 201) bewir-Ausgang
des Ranges HL bleibt für die Dauer der ken, daß das Ausgangssignal des letzten Ranges 14 L
Periode XL t eine binäre »1«, bis dem unteren Rang in dem Zustand einer binären »1« während der drei
11L zur Zeit t2a der Taktimpuls P12 zugeführt wird. aufeinanderfolgenden Perioden XLe, XLl und XL%
Dann wird sein Flipflop 16 veranlaßt, auf das Aus- bleibt, wie es durch die Linie 149 angezeigt wird. So
gangssignal seines zugehörigen Gatters 15 zu reagie- 45 kann durch Abtasten des Ausgangspegels des Ranren,
das eine Funktion des Impulses P£2 und des Aus- ges 14 L während jeder XL Periode die Folge der bigangssignals
des vorhergehenden Ranges 11U ist, das nären Signale bestimmt werden, die von einer Datendurch
die Linie 207 dargestellt ist. Weil zur Zeit t2a quelle 23 dem ersten Rang des Registers 10 zugeführt
das Ausgangssignal des Ranges 11U eine binäre »1« wird.
ist, wird das Ausgangssignal des Gatters 15 und des 50 Zur Zusammenfassung der Arbeitsweise des Re-Flipflops
16 eine binäre »0«, wie es durch die Linie gisterslO (Fig. 1) kann der Ausgangspegel jeden
227 angezeigt wird. Dieses Ausgangssignal bleibt für R ährend jed Perf d h q[x] edrückt
die Dauer der Periode X12 unverändert, bis zur 6 ' ^« B
Zeit /3„, zu der der Impuls PL3 zugeführt wird und werden, wobei Qn das Ausgangssignal während der
der Ausgang des Ranges HU eine binäre »0« ist, 55 ganzen Periode* bezeichnet. Weil das Ausgangswie
es durch die Linie217 angezeigt wird Infolge- ^1 ßM während jedef periode ldch dem Aug_
dessen wird das Ausgangssignal des Ranges HL eine ö « °
binäre »1«, wie es die Linie 237 zeigt. gangssignal des Ranges ist, wenn ihm ein Takt-Aus
dem Vorhergehenden ergibt sich, daß das impuls P zugeführt wird, kann festgestellt werden,
Ausgangssignal des Ranges HL eine Funktion des 6° daß
Ausgangssignals des Ranges H U ist, wenn ihm die iyi rp-t
Taktimpulse Ptl bis PLl5 zugeführt werden. Es kann Q 1^ = Q 1^
allgemein festgestellt werden, daß das Ausgangs- '
signal des Ranges UL so eingestellt wird, daß es das wobei q{p] das Ausgangssignal während des Teiles
Komplement des Ausgangssignals des vorhergehen- 05 ^n ο ο ο
den Ranges 11U zu derjenigen Zeit ist, zu der ein der Periode darstellt, während dem ein Taktimpuls
Taktimpuls (P^) dem unteren Rang HL zugeführt zugeführt wird. Weil andererseits das Ausgangssignal
wird. Weiterhin ändert sich dieses Ausgangssignal bis während jeder solchen Periode eine Funktion der
409 510/302
binären Werte des Taktimpulses und des Ausgangssignals des vorhergehenden Ranges ist, kann das
Ausgangssignal jeden Ranges ausgedrückt werden als
= nlP] =
[P]
n-I
wobei Q ^ das Ausgangssignal des vorhergehenden
Ranges darstellt, wenn der Taktimpuls P dem Rang η ίο
zugeführt wird, und P den Taktimpuls, der dem Rang η zugeführt wird. Zum Beispiel ist das Ausgangssignal
des Ranges 11L während der Periode
^, gleich dem Ausgangs XL2, ausgedrückt a
signal des Ranges 11L, während ihm der Impuls Pi2
zugeführt wird, das heißt
HL
HL ·
HL
HL
11L
20
Dieses Ausgangssignal ist jedoch das Komplement der »UND«-Funktion des Taktimpulses PLz und des
Ausgangssignals des Ranges 11U, wenn der Taktimpuls
PL2 dem Rang HL zugeführt wird. Demnach
kann das Ausgangssignal ausgedrückt werden als:
Weil in dem vorhergehenden Beispiel angenommen wurde, daß der Taktimpuls (PL2) immer eine
binäre »1« ist, kann festgestellt werden, daß das Ausgangssignal jedes einzelnen Ranges während seiner
entsprechenden Periode das Komplement des Ausgangssignals des vorhergehenden Ranges zu der
Zeit ist, zu der der spezielle Rang durch seinen Taktimpuls angesteuert wird.
Es ist ersichtlich, daß es zum Speichern einer Mehrbit-Zahl in ausgewählten Rängen des Registers
notwendig ist, nacheinander jedes Bit der Zahl während eines anderen Taktimpulszyklus zuzuführen, weil
die einzige Möglichkeit, das Speichern der Bits in dem Register zu steuern, darin besteht, die von der
Datenquelle 23 zugeführten Bits zu steuern. Infolgedessen ist die Zeit, die zum Speichern einer Zahl mit
mehreren Bits benötigt wird, eine Funktion der Länge des Taktimpulszyklus und der Anzahl von Bits
der Zahl. Wenn es beispielsweise erwünscht ist, in den unteren Rängen 14 L, 13 L, 12 L und 11L
gleichzeitig die binären Ziffern 1, O, 1 und 1 zu speichern, so daß diese Ränge entsprechende Ausgangssignale
aufweisen, wie sie durch die Linien 145, 151, 152 bzw. 227 dargestellt werden, ist es notwendig,
die Bits 1,0, 1 und 1 dem Register während der Zeiten I1, t2, ta und i4 aufeinanderfolgend oder serienweise
zuzuführen, so daß nur während eines darauffolgenden Zeitintervalls tsa~t4a die entsprechenden
unteren Ränge die gewünschten Ausgangssignale aufweisen. Die Zeit, die notwendig ist, um das Register
in einen gewünschten Zustand zu bringen, stellt eine definierte Beschränkung des Serien-Schieberegisters
dar, das in Datenverarbeitungsanlagen hoher Geschwindigkeit verwendet wird. Zusätzlich erzeugt
die Notwendigkeit, die Bits dem Register in Serie zuzuführen, um es so einzustellen, daß es eine gewünschte
Mehrbit-Zahl speichert, damit verwandte Probleme, und zwar insbesondere dann, wenn das
Register ein Teil eines Spezialrechners darstellt. Die Serienarbeitsweise des Registers erfordert es oft, daß
in dem Rechner zusätzliche Schaltungen vorhanden sein müssen, um Signale umlaufen zu lassen, während
das Register zur Speicherung der gewünschten Mehrbit-Zahl eingestellt wird.
Durch die Lehren der vorliegenden Erfindung wird jedoch ein neuartiges Schieberegister geschaffen, welches
zusätzlich dazu, daß es als konventionelles Serien-Schieberegister arbeiten kann, auch in
paralleler Weise arbeiten kann, so daß eine ausgewählte Mehrbit-Zahl in dem Register gespeichert
werden kann, ohne daß es notwendig ist, jedes Bit in Serie zuzuführen.
Es wird jetzt auf Fig. 3 verwiesen, die ein Blockschaltbild
einer Ausführungsform des erfindungsgemäßen Schieberegisters zeigt. Wie ersichtlich, ist das
Register40 dem Register 10 nach Fig. 1 ähnlich, jedoch weisen in dem Register 40 die Gatter 42 der
unteren Ränge HL bis 14 L jeweils drei Eingänge auf. Ein Eingang 42 a ist wie zuvor mit dem Ausgang
des oberen Ranges derselben Stufe verbunden, während ein weiterer Eingang 42 a mit der Leitung 45
eines Impulsverteilers 46 verbunden ist. Der dritte Eingang 426 jedes der Gatter 42 der Ränge HL bis
14 L ist durch Schalter 51 bis 54 wahlweise entweder mit der Leitung 45 oder einer zweiten Leitung 55 des
Verteilers 46 verbunden.
Jedes der Gatter 42 ist in dem dargestellten Ausführungsbeispiel der Erfindung ein NAND-Gatter. Es
liefert nämlich ein Ausgangssignal, das eine binäre »1« darstellt, wenn wenigstens eines seiner Eingangssignale eine binäre »0« ist. Bei dem bekannten Register
10, das zuvor beschrieben wurde, ist jeder Rang mit nur einem einzigen Eingang für Taktimpulse versehen,
und es sind die Taktimpulse immer binäre »len«. Deshalb ist bei dem bekannten Register das
Ausgangssignal jedes Gatters eine Funktion des Ausgangssignals des vorhergehenden Ranges während des
Taktimpulsteiles eines jeden Zyklus oder einer jeden Periode. Nach der vorliegenden Erfindung wird jedoch
jedes NAND-Gatter 42 jedes unteren Ranges mit zwei Taktimpulsen versorgt, die gleichzeitig den
Eingängen 42 b und 42 c zugeführt werden. So ist das Äusgangssignal jedes unteren Ranges, entsprechend
dem Ausgangssignal seines Gatters 42, eine Funktion der NAND-Funktion seiner drei Eingänge. Dieses
kann ausgedrückt werden als
Öffl _ o[Pi2bl Pi2c]
)[Pi2b',
■Un
wobei QlJP das Ausgangssignal des unteren Ranges
der η-ten Stufe während einer Periode tx darstellt, das
dem Ausgangssignal in demselben unteren Rang QLn
gleich ist, wenn die beiden Taktimpulse seinen Eingängen 42 b und 42 c zugeführt werden; wobei die letzte
Periode durch die Nachschrift [P42;,; P^A bezeichnet
wird. Jedoch ist das Ausgangssignal irgendeines unteren Ranges QLn, wenn ihm Taktimpulse zugeführt
werden, das Komplement der UND-Funktion des Ausgangssignals des oberen Ranges derselben Stufe n,
d. h. QUm wenn die Taktimpulse dem unteren Rang
und die beiden Taktimpulse den Eingängen 426 und 42 c zugeführt werden, die als P420 und P42 c bezeichnet
werden.
Zum Beispiel ist das Ausgangssignal des Ranges HL des Registers40 in Fig. 3 eine Funktion des
Ausgangssignals des Ranges 11U, das dem Eingang
42 a zugeführt wird, und der Taktimpulse P42 b und
11 12
P42 c an Eingängen 42 b und 42 c. Wenn die binären drei Negatoren 46/, 46 g und 46 h. Die Eingangs-Signale,
die allen drei Eingängen zugeführt werden, klemme 46 b ist mit je einem Eingang der NOR-binäre
»len« sind, ist das Ausgangssignal des Ranges Gatter 46 c, 46 d und 46 e verbunden, während der
HL eine binäre »0«. Wenn jedoch einer der drei andere Eingang des Gatters 46c mit der Klemme 46α
Eingänge mit einer binären »0« versorgt wird, ist 5 über den Negator 46/ verbunden ist. Der Ausgang
das Ausgangssignal des Gatters 42 und dementspre- des Gatters 46 c ist mit dem anderen Eingang des
chend das Ausgangssignal des Ranges 11L eine bi- Gatters 46 d direkt und mit dem anderen Eingang des
näre »1«. Wenn beide Taktimpulse P420 und P42 c Gatters 46e über den Negator 46g verbunden. Der
binäre »len« sind, arbeitet der Rang 11L wie der Ausgang des Gatters 46 e ist mit der Ausgangsleitung
Rang des bekannten Registers, bei dem die Takt- ίο 55 verbunden, während die Leitung 45 mit dem Ausimpulse
binäre »len« sind, so daß das Ausgangs- gang des Gatters 46d über den Negator 46h verbunsignal
des Ranges nur von dem Ausgangssignal des den ist.
vorhergehenden Ranges abhängt. Wenn andererseits Wenn wir uns erinnern, daß das NOR-Gatter eine
das Ausgangssignal des oberen Ranges UU eine bi- binäre »1« als Ausgangssignal nur dann liefert, wenn
näre »1« ist, ist das Ausgangssignal des Ranges HL 15 alle seine Eingänge binäre »Oen« sind, wird es offeneine
Funktion der binären Werte von P42 b und P42 c. sichtlich, daß dann, wenn ein Signal, das eine binäre
Wenn beide »len« sind, ist das Ausgangssignal des »1« darstellt, der Klemme 46α aufgeprägt wird, Si-RangesllL
eine »0«. Wenn jedoch einer der Takt- gnale, die binäre »len« darstellen, sowohl der Leiimpulse,
wie z.B. P42 b, eine »0« ist, ist das Ausgangs- tung 45 als auch der Leitung 55 aufgeprägt werden,
signal des Ranges eine binäre »1«. So kann das Aus- 20 Wenn andererseits ein Signal, das eine »1« darstellt,
gangssignal des oberen Ranges HL als Funktion der an der Klemme 46 b vorhanden ist, stellen die Sibeiden
Taktimpulse gesteuert werden, wenn das Aus- gnale, die den Leitungen 45 und 55 aufgeprägt wergangssignal
des oberen Ranges Ht/ eine »1« ist, an- den, eine binäre »1« bzw. eine binäre »0« dar.
statt nur eine Funktion des Ausgangssignals des obe- In Abwesenheit eines Befehlssignals oder -impulses ren Ranges. 25 170 (Fig. 4h) an der Klemme25g (Fig. 4a) arbei-
statt nur eine Funktion des Ausgangssignals des obe- In Abwesenheit eines Befehlssignals oder -impulses ren Ranges. 25 170 (Fig. 4h) an der Klemme25g (Fig. 4a) arbei-
Die Arbeitsweise des neuen Registers 40 und die tet das Register 40 wie zuvor beschrieben wie ein
Art, auf die eine Zahl mit mehreren Bit darin ge- konventionelles Serien-Schieberegister. Bei Fehlen
speichert werden kann, kann am besten in Verbin- des Impulses 170 ist nämlich das Ausgangssignal des
dung mit den Fig. 4a bis 4j erläutert werden. Gatters 25b eine binäre »0«; so daß das Gatter 25/
Fig. 4a ist ein schematisches Schaltbild der Steuer- 30 offen ist und dadurch den Datenimpulsen, wie z.B.
schaltung 25s und des in Fig. 3 dargestellten Im- D21 bis D24 (Fig. 4b), ermöglicht, dem Rang HU
pulsverteilers 46, während die Fig. 4b bis 4j ein gleichzeitig mit den Taktimpulsen P1721, P^22, Py23
Impulsdiagramm darstellen, das zur Erläuterung der und Pu 25 zugeführt zu werden. Wenn das Ausgangs-Arbeitsweise
der Schaltung von F i g. 4 a nützlich ist. signal des Gatters 25 & eine »0« ist, ist auch das
Fig. 4b ist ein Diagramm von Datenimpulsen D21 35 Signal an der Klemme 46b eine Null. Deshalb sind
bis D24, die von der Datenquelle 23 einem UND- die Signale auf den Leitungen 45 und 55 eine Funk-Gatter
25a zugeführt werden, während Fig. 4e das tion des Signals an Klemme 46a. Für jeden PL-Im-Diagramm
der TaktimpulsePL 21 bis Pt25 darstellt, puls (Fig. 4e) werden binäre »1 «-Impulse auf die
die eine Serie von Taktimpulsen der Phase Θ2 bilden, Leitungen 45 und 55 gegeben (Fig. 4g bzw. 4f). So
die der Serie von Impulsen ähnlich ist, die von der 40 wird jeder untere Rang mit zwei Taktimpulsen ver-Linie203
in Fig. 2 dargestellt werden. Die Impulse sorgt, die beide binäre »len« sind. Deshalb können
P7-21 bis Pl25 werden einem Emgang eines UND- die beiden Taktimpulse als ein einziger Impuls geGatters
25 b und einem Eingang 46 a des Impulsver- dacht werden.
tellers 46 zugeführt. Eine zweite Serie von Impulsen Wenn es jedoch erwünscht ist, nach dem Betrieb
Pu21 bis P(/25, die in Fig. 4c dargestellt ist, wird von 45 in konventioneller Weise eine Zahl mit mehreren Bit
der Datenquelle 23 dem anderen Eingang des Gatters in den unteren Rängen 11L bis 14 L zu speichern,
25 a und einem Eingang eines ODER-Gatters 25 c wird zur Zeit i100 der Klemme 25 g der Befehlsimpuls
zugeführt. Die ImpulseP^21 bis P^25 der Phase Q1 170 (Fig. 4h) eingeprägt. Wenn dann der nächste
sind den Impulsen ähnlich, die von der Linie 202 in PL-Impuls, nämlich PL 23 (F i g. 4 e), von der Daten-
F i g. 2 veranschaulicht werden. 5° quelle 23 zur Zeit i101 zugeführt wird, liefert das
Der andere Eingang des Gatters 25 c ist mit dem UND-Gatter 25 b ein Ausgangssignal, das eine »1«
Ausgang des UND-Gatters 25b verbunden, dessen darstellt und in Fig. 4i durch den Impuls 175 veranderer
Eingang mit dem Ausgang des Flipfiops 25 d anschaulicht wird. Der Impuls 175 veranlaßt das
verbunden ist. Der Ausgang des UND-Gatters 25 & ODER-Gatter 25 c, ein Ausgangssignal zu liefern, das
ist auch mit einem zweiten Eingang 46 b des Vertei- 55 eine binäre »1« ist und durch den Impuls Ρυχ
lers 46 über eine Verzögerungsschaltung 25 e und mit (F i g. 4 d) veranschaulicht wird. Der Impuls Ρνχ
dem Steuer-Eingang eines Gatters 25/verbunden, das wirkt als Taktimpuls, der über die Leitung 17 allen
die Zuführung des Ausgangssignals des UND-Gatters oberen Rängen zugeführt wird. So werden in dem
25 a zu dem ersten Rand H U steuert. Intervall zwischen den Zeiten i101 und i102, das der
Die Formen der Ausgangssignale der Gatter 25 b, 60 Impulsperiode PL 23 gleich ist, Taktimpulse, die binäre
25c und der Verzögerungsschaltung 25e sind in den »len« darstellen, in zeitlicher Koinzidenz sowohl
Fig. 4i, 4d und 4j dargestellt, während Fig. 4h die dem oberen als auch dem unteren Rang des Registers
Signale an einem Eingang 25 g des Flipflops 25 d dar- 40 zugeführt. Der Ausgangsimpuls 175 des UND-
stellt. Die Fig. 4f und 4g sind endlich die Signale Gatters 25δ macht Gatter 25/ undurchlässig, so daß
auf den Ausgangsleitungen 45 und 55 der Schal- 65 während der Periode zwischen i101 und i102 ein Da-
tung 46. tensignal, das eine »0« darstellt und durch die Kurve
Wie aus Fig. 4a ersichtlich, umfaßt der Impuls- 178 in Fig. 4b veranschaulicht wird, dem ersten
verteiler drei NOR-Gatter 46 c, 46 d und 46 e und Rang 11U zugeführt wird.
Die Gegenwart eines Datensignals, das eine »0« darstellt und dem Rang 11U zugeführt wird, und die
gleichzeitige Zuführung von Taktimpulsen, die binäre »len« darstellen, sowohl zu dem oberen als auch zu
dem unteren Rang, was manchmal als asynchrones Takten bezeichnet wird, bewirkt, daß alle oberen
Ränge so eingestellt werden, daß am Ende der Zeit t102 ihre Ausgangssignale binäre »len« darstellen,
während alle unteren Ränge auf binäre »Oen« eingestellt werden. So wird jeder untere Rang mit einem
eine binäre »1« darstellenden Ausgangssignal von seinem entsprechenden oberen Rang versorgt.
Aus den Fig. 4a, 4i und 4j ist ersichtlich, daß das
Ausgangssignal des Gatters 25 b, das durch den Impuls 175 dargestellt wird, ebenfalls der Verzögerungsschaltung 25 e zugeführt wird, die den Impuls 175
um eine Zeit Δ t verzögert und einen Impuls 180, der eine binäre »1« darstellt, zwischen i103 und t1Oi an
die Klemme46b liefert, wobei t103 — t101 = ^t und
*io4 ~ Ίο3 = *io2 ~~ ^ioi ist· Während der Dauer
J104- ^03 wird also der Klemme 46 b eine binäre
»1« (Impuls 180) aufgeprägt. Infolgedessen gelangt ein eine binäre »1« darstellendes Signal, das durch
den Impuls 182 (Fig. 4g) veranschaulicht wird, auf die Leitung 45, während ein eine binäre »0« darstellendes
Signal, wie es durch das Fehlen eines Impulses nach Kurve 184 dargestellt wird, der Leitung
55 aufgeprägt wird.
Aus dem Vorhergehenden ist ersichtlich, daß während der Periode t1Oi — t1QS die Signale, die jedem
unteren Rang (F i g. 3) von seinem oberen Rang über den Eingang 42 a und von der Leitung 45 über den
Eingang 42c zugeführt werden, binäre »len« darstellen. Das Signal am Eingang 42 δ hängt jedoch von
der Position des zugehörigen Schalters ab. Zum Beispiel hängt während t1Qi — i103 das Signal am Eingang
42 b von HL von der Position des Schalters 51 ab. Wenn der Schalter auf den Kontakt 51 α schließt,
der mit der Leitung 45 verbunden ist, ist das Signal am Eingang 42Z) eine binäre »1«. Infolgedessen sind
alle drei Eingänge des Gatters 42 binäre »len«, und deshalb ist das Ausgangssignal des Ranges UL eine
binäre »0«. Wenn andererseits Schalter 51 mit dem Kontakt 51 b schließt, der mit der Leitung 55 verbunden
ist, ist das Signal am Eingang 42 b eine binäre »0«. Infolgedessen ist eines der drei Eingangssignale
des Gatters 42 eine binäre »0« und das Ausgangssignal des Ranges HL eine binäre »1«.
Weil alle unteren Ränge parallel zueinander mit der Leitung 45 und durch die Schalter 51 bis 54 mit
der Leitung 55 verbunden sind, ist es offensichtlich, daß während der Periode tWi — t10s jeder der unteren
Ränge so eingestellt werden kann, daß er ein Ausgangssignal hat, das entweder einer gespeicherten »1«
oder einer gespeicherten »0« entspricht, je nachdem, welche Stellung der zugeordnete Schalter einnimmt,
so kann eine vollständige mehrere Bit umfassende Zahl in den unteren Rängen während der Periode
'km ~ *io" gespeichert werden. Zum Beispiel kann die
Zahl 1011 in den Rängen 14L, 13L, 12L und 11L
dadurch gespeichert werden, daß die Schalter 54, 52 und 51 vor der Zeit <10g so eingestellt werden, daß sie
in Kontakt mit der Leitung 55 sind, während der Schalter 53 so eingestellt wird, daß er in Kontakt mit
der Leitung 45 steht. Dann ist im Zeitintervall zwischen i103 und Z1n-. eines der drei Eingangssignale
jedes der Ränge 11L, 12L und 14 Leine binäre »0«, und deshalb werden diese Ränge so eingestellt, daß
sie je eine binäre »1« als Ausgangssignal haben. Andererseits hat der Rang 13 L als Ausgangssignal eine
binäre »0«, weil seine drei Eingangssignale alle binäre »len« sind.
Aus der vorhergehenden Beschreibung des bekannten Registers und des neuen erfindungsgemäßen Registers
ist offenbar geworden, daß das neue Register Schaltungen oder Mittel umfaßt, mit deren Hilfe das
Register ebenso im konventionellen Serienbetrieb wie
ίο in Abhängigkeit von einem Befehlssignal zum parallelen Speichern einer mehrere Bit umfassenden Zahl
in seinem unteren Rang verwendet werden kann. Die Speicherung erfolgt während der Periode t1Qi — t103,
die nur ein Teil eines einzigen Taktimpulszyklus zwisehen aufeinanderfolgenden Taktimpulsen einer der
Taktimpulsserien ist, während bei der bekannten Vorrichtung eine Vielzahl von Taktimpulszyklen verstreichen
muß, bevor das konventionelle Register eingestellt werden kann, um dieselbe Zahl zu speiehern.
Aus den Fig. 4b bis 4j ist weiterhin ersichtlich,
daß, nach dem Einschreiben einer Zahl mit mehreren Bits in das Register 30, zur Zeit t1Ql das
Register seine Arbeit in der konventionellen Weise fortsetzt, so daß die nachfolgenden Datensignale
oder -impulse, wie z. B. eine binäre »0«, die zur Zeit i108 zugeführt und durch die Linie 186 in
Fig. 4b veranschaulicht wird, und eine binäre »1«, die durch den zur Zeit i109 zugeführten Impuls D24
dargestellt wird, in das Register serienweise mittels Taktimpulsen P11 24 und Pi24 bzw. Py 25 und P^25
eingetaktet werden.
Aus dem Vorhergehenden ergibt es sich, daß durch Aufteilen einer Taktimpulsleitung, wie der Leitung
22 (F i g. 1), eines konventionellen zweirangigen Serien-Schieberegisters nach den Lehren dieser Erfindung
die verschiedenen unteren Ränge, die mit solch einer Taktimpulsleitung verbunden sind, in ausgewählter
Weise über die Leitungen 45 und 55 (Fig. 3) mit zwei Taktimpulsen versorgt werden
können, die binäre Werte darstellen, die entweder die gleichen oder Komplemente voneinander sind, so daß
ausgewählte Bits parallel in jedem Rang und damit in dem Register eine mehrere Bits umfassende Zahl
paralleler gespeichert werden kann. Obgleich in F i g. 3 die Tabtimpulse für die unteren Ränge aufgeteilt
werden, versteht es sich, daß die Taktimpulse für die oberen Ränge in ähnlicher Weise nach den
hier offenbarten Lehren aufgeteilt werden können. Weiterhin können die Taktimpulse für beide Ränge
aufgeteilt werden, so daß Zahlen mit mehreren Bits wahlweise entweder in die oberen oder in die unteren
Ränge parallel eingeschrieben werden können. Eine entsprechende Ausführungsform ist in F i g. 5
dargestellt.
Das Register 60 nach F i g. 5 ist dem Register 40 nach F i g. 3 im wesentlichen gleich, abgesehen davon,
daß außer den Taktimpulsen, die den unteren Rängen zugeführt werden, auch die Impulse, die den
oberen Rängen zugeführt werden, aufgeteilt werden.
Das Register 60 umfaßt zwei Impulsverteiler 46 U und 46 L, von denen jeder mit der zuvor beschriebenen
Schaltung 46 identisch ist. Jede der Ausgangsleitungen 45 L und 45 U erfüllt Aufgaben, die denen
gleichen, die durch die Leitung 45 nach F i g. 3 erfüllt werden, während jede der Leitungen 55 L und
55 U der Leitung 55 gleichartig ist. Auch die Schalter 51L bis 54 L und 51U bis 54 U erfüllen Aufgaben,
die denen entsprechen, die durch die Schalter 51 bis
54 erfüllt werden. Das Register 60 umfaßt ebenfalls eine Steuerschaltung 25 χ, die der Schaltung 25 s nach
F i g. 3 ähnlich ist, abgesehen davon, daß sie zusätzliche Elemente, wie z. B. ein Flipflop 25 d, Gatter
25 b und 25 c und eine Verzögerungsschaltung 25 e enthält, die notwendig sind, um das Aufteilen der
Taktimpulse durch die Schaltung 46 U zu steuern, wenn eine Zahl mit mehreren Bit in den oberen Rängen
gespeichert werden soll.
Unter der Annahme, daß die Schalter 51L bis 54 L
und 51U bis 54 U in den Positionen sind, die in
Fi g. 5 dargestellt sind, dann ergibt sich aus dem Vorhergehenden,
daß durch Zuführen eines ersten Befehlssignals, wie z. B. dem Impuls 170 (F i g. 4 h), alle
oberen Ränge zuerst so eingestellt werden, daß sie »len« speichern, und dann die Taktimpulse auf die
Leitungen 45 L und 55 L so verteilt werden können, daß der Leitung 45 L eine binäre »1« und der Leitung
55L eine binäre »0« aufgeprägt wird. Weil ein Eingang jedes der beiden unteren Ränge UL und 14 L
über seinen zugeordneten Schalter mit der Leitung 55L verbunden ist, wird er mit einer binären »0« versorgt,
so daß die Ränge HL und 14 L so eingestellt
werden, daß sie binäre »len« speichern. Die Ränge 12 L und 13 L, die über ihre zugehörigen Schalter mit
der Leitung 45 L verbunden sind, werden dagegen mit zwei Taktimpulsen versorgt, die binäre »len« darstellen.
Deshalb speichern diese beiden Ränge binäre »Oen«. So wird in den Rängen 11L bis 14 L die Mehrbit-Zahl
1001 gespeichert.
Ähnlich können durch Zuführen eines zweiten Befehlssignals alle unteren Ränge zuerst so eingestellt
werden, daß sie »len« speichern, und es können dann die Taktimpulse so auf die Leitungen 45 U und
55 U verteilt werden, daß eine binäre »1« auf der Leitung 45 U und eine binäre »0« auf der Leitung
55 U erscheint. Weil die Schalter 51U, 52 U und 53 U
die Ränge 11U, 12 U und 13 U mit der Leitung 55 U
verbinden, wird in jedem dieser Ränge eine »1« gespeichert, während im Rang 14 U eine »0« gespeichert
wird, weil ihn sein Schalter 54 U mit der Leitung 45 U verbindet. So wird in den oberen Rängen
die Zahl 1110 gespeichert.
Aus dem Vorhergehenden ist somit ersichtlich, daß durch Aufteilen der Impulse, die beiden Rängen zugeführt
werden, verschiedene Mehrbit-Zahlen wahlweise in jedem der beiden Ränge gespeichert werden
können. Wenn weiterhin jeder der Schalter 51U bis
54 U und 51L bis 54 L nicht fest positioniert ist, sondern
vielmehr mit Hilfe einer nicht gezeigten Steuerschaltung wahlweise eingestellt werden kann, dann
können die Bits, die in jedem Rang irgendeiner Stufe gespeichert werden, durch Wahl der Leitung bestimmt
werden, mit der der spezielle Schalter Kontakt macht. Zum Beispiel ist nur durch Umkehren
der veranschaulichten Stellung des Schalters 51L die
Mehrbit-Zahl 0001 in den unteren Rängen des Registers speicherbar. Ähnlich kann durch Umkehren
der Positionen der Schalter 52 U und 54 U die Mehrbit-Zahl 1011 in den oberen Rängen gespeichert
werden.
Die Lehre der vorliegenden Erfindung, nach der die Taktimpulse für einen oder mehrere Ränge eines
mehrrangigen, mehrstufigen Serien-Schieberegisters so verteilt werden, daß das Register außer zum konventionellen
Serienbetrieb dazu geeignet ist, eine vorhergegebene Zahl mit mehreren Bits parallel zu speichern,
ist nicht auf ein Register beschränkt, das aus diskreten Bauelementen aufgebaut ist. Vielmehr sind
die Lehren auch auf Register mit integrierter Schaltung anwendbar, bei denen die verschiedenen Bauelemente
auf einer einzigen ■ Silikonplatte vereinigt sind. Ferner können die Lehren angewendet werden,
um die gegenwärtig bekannten integrierten, zweirangigen Schieberegister so abzuwandeln, daß sie als
konventionelle Serien-Schieberegister arbeiten und zugleich Zahlen mit mehreren Bit parallel speichern
ίο können.
F i g. 6 ist eine schematische Darstellung einer Stufe eines bekannten Schieberegisters in integrierter
Schaltung. Die Stufe umfaßt einen oberen Rang 71 mit drei Feldeffekt-Transistoren (FET) 72, 73 und 74
und einem unteren Rang 75 mit drei Feldeffekt-Transistoren 76, 77 und 78. Die mit dem Buchstaben
G bezeichneten Gitter der Transistoren 72 und
73 sind mit einer Taktimpulsleitung verbunden, wie z. B. der Leitung 17 nach Fig. 1, während das
Gitter G des Transistors 74 mit einer Eingangsleitung verbunden ist, die entweder mit der Ausgangsleitung
des vorhergehenden Ranges oder mit der Datenquelle, wie z. B. der Quelle23 nach Fig. 1 verbunden
ist. Ähnlich sind die Gitter der Transistoren 77 und 78 miteinander und mit einer zweiten Taktimpulsleitung
verbunden, wie z. B. der Leitung 22 nach F i g. 1. Das Gitter des Transistors 76 ist an eine
Leitung 79 angeschlossen, um das Ausgangssignal des oberen Ranges von dem Verbindungspunkt zwischen
den Transistoren 72 und 73 zu empfangen, während der Verbindungspunkt zwischen der Anode, die
durch den Buchstaben D bezeichnet wird, und der durch den Buchstabens bezeichneten Kathode der
Transistoren 77 und 78 mit einer Ausgangsleitung 81 des unteren Ranges 75 verbunden ist. Nach Fig. 6
sind die Anoden der Transistoren 72 und 78 durch die Leitungen 82 und 83 mit einer Quelle eines negativen
Potentials — VD verbunden.
Zur Beschreibung der Arbeitsweise der in F i g. 6 gezeigten Stufe sei angenommen, daß die Spannung an dem Gitter des Transistors 76 ungefähr Erdpotential hat, was im Hinblick auf — VD hoch ist, so daß sie eine binäre »0« darstellt. Deshalb stellt die Anoden-Kathoden-Strecke des Transistors einen hochohmigen Weg dar. Wenn die Taktimpulse, die die binäre »len« darstellen, den Gittern der Transistoren 77 und 78 zugeführt werden, fließt infolgedessen der Strom zwischen der Spannungsquelle — VD dem Gitter des Transistors 74' eines folgenden oberen Ranges über die Anoden-Kathoden-Strecke des Transistors 78 zu anstatt durch den Transistor 76 zur Erde. Infolgedessen baut sich während der Gegenwart eines Taktimpulses auf der Leitung 22 eine Ladung zwischen dem Gitter des Transistors 74 des folgenden oberen Ranges und dem Siliziumträger auf, in den die Anode und die Kathode des Transistors
Zur Beschreibung der Arbeitsweise der in F i g. 6 gezeigten Stufe sei angenommen, daß die Spannung an dem Gitter des Transistors 76 ungefähr Erdpotential hat, was im Hinblick auf — VD hoch ist, so daß sie eine binäre »0« darstellt. Deshalb stellt die Anoden-Kathoden-Strecke des Transistors einen hochohmigen Weg dar. Wenn die Taktimpulse, die die binäre »len« darstellen, den Gittern der Transistoren 77 und 78 zugeführt werden, fließt infolgedessen der Strom zwischen der Spannungsquelle — VD dem Gitter des Transistors 74' eines folgenden oberen Ranges über die Anoden-Kathoden-Strecke des Transistors 78 zu anstatt durch den Transistor 76 zur Erde. Infolgedessen baut sich während der Gegenwart eines Taktimpulses auf der Leitung 22 eine Ladung zwischen dem Gitter des Transistors 74 des folgenden oberen Ranges und dem Siliziumträger auf, in den die Anode und die Kathode des Transistors
74 eindiffundiert sind. So erreicht das Potential am Gitter des Transistors 74 den Wert — VD der eine
binäre »1« darstellt.
Zwischen den Taktimpulsen, die den Transistoren 77 und 78 zugeführt werden, neigt die Spannung
dazu, leicht abzunehmen, weil die Ladung zwischen dem Gitter und dem Träger des Transistors 74 des
folgenden Ranges abnimmt. Wenn jedoch die Frequenz oder die Folgegeschwindigkeit, mit der die Taktimpulse
den Transistoren 77 pund 78 zugeführt werden,
groß genug ist, ist die Änderung der Spannung an dem Gitter des Transistors 74 des folgenden Rän-
409 516/302
ges und deshalb auf der Ausgangsleitung 81 sehr klein, so daß die Spannung effektiv konstant bei — V0
bleibt und dadurch eins binäre »1« darstellt.
Wenn andererseits zu der Zeit, in der Taktimpulse den Transistoren 77 und 78 zugeführt werden, das
Gitter des Transistors 76 auf einer unteren Spannung (,-V0) liegt, die eine binäre »1« darstellt, stellen die
Anoden-Kathoden-Strecken der drei Transistoren 76,
77 und 78 Wege mit niederem Widerstand dar, so daß Strom zwischen der Quelle — V0 und Erde fließt. Jedoch
ist die Stromsättigung des Transistors 78 viel niedriger als diejenige der Transistoren 76 und 77, so
daß dann, wenn der Strom den Sättigungspegel des Transistors erreicht, die Spannung zwischen der
Anode und der Kathode des Transistors 78 zunimmt. So findet der größte Teil des Spannungsabfalles am
Transistor 78 statt, so daß die Spannung an der Kathode des Transistors 78 nur leicht unter dem Erdpotential
liegt, so daß sie eine binäre »0« darstellt.
Es ist so ersichtlich, daß in der in F i g. 6 gezeigten Stufe, wenn binäre »len« darstellende Taktimpulse
über die Leitung 22 den Transistoren 77 und 78 zugeführt werden und das Potential der Eingangsleitung
79 eine binäre »0« darstellt, das Potential der Ausgangsleitung 81 im wesentlichen — V0 ist und eine
binäre »1« darstellt. Wenn andererseits das Potential auf der Leitung 79 den Wert — V0 aufweist, so daß
es eine binäre »1« darstellt, ist das Potential der Leitung 81 dem Erdpotential nahe und stellt eine binäre
»0« dar. Infolgedessen arbeitet die Schaltung nach F i g. 6 als eine Stufe eines konventionellen zweirangigen
Serien-Schieberegisters.
Nach den Lehren der vorliegenden Erfindung, nach denen wenigstens die Taktimpulse, die den Elementen
eines Ranges jeder Stufe zugeführt werden, wie z. B. dem unteren Rang, aufzuteilen sind, kann die
in F i g. 6 gezeigte Stufe leicht abgewandelt werden, wie es F i g. 7 beispielsweise zeigt, indem die Gitter
der Transistoren 77 und 78 mit getrennten Leitungen für verteilte Taktimpulse verbunden werden, wie z. B.
mit den Leitungen45 und 55 nach Fig. 3. So kann
das Gitter des Transistors 77 mit dem Schalter 84 verbunden werden, der wiederum wahlweise so eingestellt
werden kann, daß er entweder mit der Leitung 45, in welchem Fall der Rang in bekannter
Weise arbeitet, oder mit der Leitung 55 verbunden ist. Im letzten Fall wird das Gitter des Transistors 77
mit einem Taktimpuls versorgt, der das Komplement des Taktimpulses ist, der dem Gitter des Transistors
78 zugeführt wird, so daß in dem Rang 75 eine binäre »1« gespeichert werden kann.
Aus der Beschreibung der Lehren der Erfindung und der Arbeitsweise der in F i g. 6 gezeigten Schaltung
geht hervor, daß in F i g. 7 das Potential an der Leitung 81 eine Funktion des Potentials auf der Eingangsleitung
79 und auch der Taktimpulse ist. Wenn das Potential auf der Leitung 79 eine binäre »1« darstellt
und auch der Taktimpuls, der dem Gitter des Transistors 78 über die Leitung 45 zugeführt wird,
eine binäre »1« ist, hängt das Potential auf der Ausgangsleitung 81 von dem Taktimpuls an dem Gitter
des Transistors 77 ab. Wenn der Taktimpuls am Gitter eine binäre »1« darstellt, arbeitet die Stufe wie
zuvor beschrieben, und es befindet sich das Potential auf der Leitung 81 nahe Erde, so daß es eine binäre
»0« darstellt. Wenn jedoch das Gitter des Transistors „ ■
77 über den Schalter 84 mit der Leitung 55 verbun- ^"J
den ist, um mit einem Taktimpuls, der eine binäre q »0« darstellt, versorgt zu werden, wird der Weg zwischen
— V0 und Erde durch den hohen Widerstand des Transistors 77 gesperrt, so daß der Transistor 78
dazu verwendet wird, die Kapazität des Gitters des Eingangstransistors 74 des nächsten Ranges aufzuladen.
Infolgedessen ist das Potential auf der Leitung 81 im wesentlichen — V0, so daß es eine binäre »1«
darstellt. Demnach ist der binäre Wert auf der Leitung 81 eine Funktion der Position des Schalters 84.
Eine Vielzahl von Stufen, von denen jede der in F i g. 7 gezeigten Stufe gleicht, kann als integrierte
Schaltung konstruiert werden. Zum Beispiel können die verschiedenen Feldeffekt-Transistoren durch Anwendung
der Metalloxyd-Silizium-Diffusionstechnik hergestellt und mit einer Vielzahl niedergeschlagener
metallischer Leiter versehen werden, die die erforderlichen Schaltverbindungen bilden. Solche Transistoren
sind in der Technik unter der Bezeichung MOSFET als Abkürzung für Metalloxyd-Silizium-Feldeffekt-Transistoren
bekannt.
In F i g. 8 zeigt eine vergrößerte Draufsicht auf
eine Siliziumplatte 90, auf der zwei Stufen 91 und 92, die der Stufe nach Fig. 7 entsprechen, angeordnet
sind. Die Stufen umfassen obere Ränge 91U und
92 U und untere Ränge 91L und 92 L. Jeder der
Ränge 91U und 92 U umfaßt drei MOSFETs 72, 73
und 74, die von Zonen 94 bis 97 in die Siliziumplatte 90 eindiffundiertem Bor- oder Phosphormaterial und
dünnen Schichten aus Siliziumoxyd (SiO2) gebildet werden, die durch die gestrichelten Rechtecke 72 G,
73 G und 74 G angedeutet und auf dem Silizium zwischen engen und parallelen Grenzen eines jeden
Paares von Diffusionszonen thermisch entwickelt worden oder gewachsen sind, um die Gitter der Transistoren
72, 73 und 74 zu bilden. Die Diffusionszone 97 ist mit dem Erdpotential verbunden. Ähnlich werden
Transistoren 76, 77 und 78 von Diffusionszonen 97 bis 100 und von Oxydschichten 76 G, 77 G und
78 G gebildet, die erforderlich sind, um die Gitter der drei Transistoren des unteren Ranges zu bilden.
Verbindungen zu den verschiedenen Gittern werden von Metallstreifen gebildet, die darauf abgeschieden
werden. In Fig. 8 stellen feste Punkte 101 elektrische Verbindung zwischen Metallstreifen und verschiedenen
Diffusionszonen dar.
Wie es sich für jeden Fachmann versteht, können alle Metallstreifen dadurch gebildet werden, daß erst
eine metallische Schicht angebracht und diese Schicht dann so geätzt wird, daß nur die gewünschte metallische
Konfiguration als Teil der Schaltung verbleibt. Aus F i g. 8 und insbesondere aus ihrem unteren Teil
ist ersichtlich, daß das Gitter des Transistors 78, das mit 78 G bezeichnet ist, fest mit der metallischen
Leitung 45 verbunden ist, die die Taktimpulsleitung 45 darstellt. Andererseits ist das Gitter 77 G von
einer metallischen Leitung bedeckt, die ein Teil der Leitung 55 sein kann, wie es im Rang 91L gezeigt ist,
oder mit der Leitung 45 verbunden sein und von der Leitung 55, wie im Rang 92 L, getrennt sein kann. So
kann während der Herstellung der Schaltung durch geeignetes Ätzen der Metallschicht die Arbeitsweise
eines jeden unteren Ranges leicht bestimmt werden, damit sie in der zuvor beschriebenen Art und Weise
arbeitet.
In der Praxis kann die integrierte Schaltung zuerst so konstruiert und geätzt werden, daß die Metallleitung
über jedem Gitter 77 G Metallstreifen 45 und 55 verbindet, in welchem Falle das Register als kon-
ventionelles Register arbeitet. Dann kann durch ausgewähltes Ätzen der Streifen jedes Gitters 77 G in der
Weise, daß es mit dem einen oder dem anderen der Metallstreifen 45 und 55 in Kontakt ist, die gewünschte
mehrere Bit umfassende Zahl parallel in das Register eingesetzt werden.
In F i g. 8 ist das Gitter 77 G des Transistors 77 in dem unteren Rang 91L durch das metallische Gebiet
102 mit der metallischen Leitung 55 verbunden, während das Gebiet 103 zwischen der Leitung 45 und
dem Gitter weggeätzt ist. Dagegen ist das Gitter 77 G im unteren Rang 92 L mit der Leitung 45 durch das
metallische Gebiet 105 verbunden und das Gebiet 104 zwischen dem Gitter und der Leitung 55 ausgeätzt
ist. In der Praxis kann das Ätzen leicht dadurch ausgeführt werden, daß eine Maske 110, wie in
F i g. 9 gezeigt, mit mehreren Aussparungen 111 bis 114 vorgesehen wird. Zwei Aussparungen wie z. B.
111 und 112 gehören zu jedem unteren Rang, wie z.B. dem Rang91L. Der Abstand zwischen jedem
Paar von Aussparungen und ihre Größen werden so bestimmt, daß das Gebiet zwischen dem Gitter 77 G
und jeder der angrenzenden Leitungen 45 und 55 vollständig ausgeätzt werden kann. Aus den Fig. 8
und 9 ist ersichtlich, daß beim Anbringen der Maske 110 über den unteren Rängen 91L und 92 L eine
Aussparung jeden Paares maskiert oder abgedeckt und die andere Aussparung dazu verwendet werden
kann, um das Metall von dem gewünschten Gebiet wegzuätzen. Wenn z. B. die Maske 110 über den
unteren Rängen angebracht wird, werden die Gebiete 102 bis 105 durch die Aussparungen 111 bis 114
bloßgelegt. Es können dann nach Abdecken der Aussparungen 111 und 114 die Gebiete 103 und 104
gleichzeitig durch die Aussparungen 112 und 113 hindurch weggeätzt werden. Die Aussparungen können
jede beliebige Form annehmen und z. B. kreisförmig, elliptisch oder rechteckig sein. Es besteht nur
die Forderung, daß die zu ätzenden Gebiete von den Aussparungen vollkommen freigelegt werden.
Aus dem Vorhergehenden ist ersichtlich, daß so lange, wie jedes Gitter 77 G in einem unteren Rang
mit den beiden Leitungen 45 und 55 verbunden ist, das Register als konventionelles Register wirkt. So kann
in der Praxis das neue Register als integrierte Schaltung zuerst so hergestellt werden, daß es in der konventionellen
Weise arbeitet. Je nach den Anforderungen eines beliebigen Verbrauchers können dann die
gewünschten Gebiete so ausgeätzt werden, daß eine beliebige mehrere Bit umfassende Zahl, die von dem
Verwender ausgewählt wird, parallel einschreibbar ist. Eine solche Fähigkeit erhöht erheblich die Vorteile
des neuen Schieberegisters, weil es zuerst als Standardregister gebaut und dann auf ausgewählte
Weise abgewandelt werden kann, um den besonderen Anforderungen verschiedener Verwender zu entsprechen.
In der Anordnung von F i g. 8 wurde angenommen, daß jedes der verschiedenen Gitter 77 G entweder mit
der einen oder mit der anderen Taktimpuls-Metallleitung fest verbunden ist. Eine solche Anordnung ist
leicht als integrierte, durch eine einzige Schicht gebildete Schaltung realisierbar. Jedoch versteht es sich,
daß die Erfindung auch auf vielschichtige integrierte Schaltungen ausgedehnt werden kann, in welchem
Falle eine separate Schicht verwendet werden kann, um jedes Gitter 77 G mit einer metallischen Leitung
zu versehen, die ihrerseits wahlweise mit jeder der metallischen Taktimpulsleitungen 45 und 55 gekoppelt
werden kann. So kann durch wahlweise Bestimmung der Verbindungen jede gewünschte Mehrbit-Zahl
in dem Register dadurch gespeichert werden, daß lediglich bestimmt wird, welches der Gitter 77 G
mit der Leitung 45 und welches mit der Leitung 55 verbunden werden soll.
Es wurde hierin ein neues Schieberegister dargestellt und beschrieben, das als konventionelles Serien-Schieberegister
arbeitet und außerdem dazu veranlaßt werden kann, in paralleler Weise eine vorgegebene
Zahl mit mehreren Bits zu speichern. Das parallele Speichern wird dadurch erzielt, daß ein
ausgewählter Rang jeder Stuf e wahlweise so gekoppelt wird, daß ihm entweder ein gegebener Taktimpuls
oder dessen Komplement zugeführt wird, damit der Rang entweder eine binäre »0« oder eine binäre »1«
speichert.
Die dargestellten und beschriebenen Ausführungsbeispiele sollen die Erfindung veranschaulichen. Es
sind Abweichungen davon möglich, ohne den Rahmen der Erfindung zu verlassen. Solche Abweichungen
können sich insbesondere dadurch ergeben, daß bei Ausführungsformen der Erfindung nur einzelne
der Erfindungsmerkmale für sich oder mehrere in beliebiger Kombination Anwendung finden.
Hierzu 3 Blatt Zeichnungen
Claims (10)
1. Binäres mehrstufiges Schieberegister, in das die Bits einzeln nacheinander eingebbar sind und·
in dem jede Stufe einen oberen und einen unteren, jeweils ein Speicherelement, insbesondere
eine bistabile Kippstufe, enthaltenden Rang umfaßt, dessen Speicherelement von Taktimpulsen
mit vorgegebenen unterschiedlichen Phasenlagen derart angesteuert wird, daß jeweils bei
einem Taktimpuls mit einer ersten vorgegebenen Phasenlage ein in den oberen Rang jeder Stufe
gespeichertes Bit in den unteren Rang der gleichen Stufe übertragen wird und daß jeweils bei
einem mit einer anderen vorgegebenen Phasenlage auf den erstgenannten Taktimpuls folgenden
weiteren Taktimpuls das in dem unteren Rang jeder Stufe gespeicherte Bit in den oberen Rang
der nächstfolgenden Stufe übertragen wird, dadurch gekennzeichnet, daß Umsteuermittel
(255, 46) vorgesehen sind, die in Abhängigkeit von einem Steuersignal (170) eine
Paralleleingabe der Bits in das Schieberegister dadurch gestatten, daß sie wenigstens einen der
Taktimpulse aufteilen und an eine erste Leitung (45) den Taktimpuls und an eine zweite Leitung
(55) das Komplement des Taktimpulses oder jeweils davon abgeleitete Impulse abgeben, daß
mindestens einem Rang jeder Stufe ein Schalter (51 bis 54) zugeordnet ist, der den Rang wahlweise
mit einer der beiden Leitungen (45 oder 55) verbindet, und daß der logische Pegel des über den
jeweiligen Schalter in den zugeordneten Rang eingegebenen, vom Taktimpuls oder dessen Kornplement
gebildeten Signals die Information darstellt, die in den Rang eingegeben wird.
2. Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel zum Aufteilen
der Taktimpulse eine erste Steuer-Gatterschaltung (46 U) umfassen, die gleichzeitig auf einen Taktimpuls
der ersten Phase und ein erstes Steuersignal anspricht, um einen Taktimpuls der ersten
Phase und dessen Komplement auf die erste bzw. zweite Leitung (45 U bzw. 55 U) der ersten Gatterschaltung
zu liefern, daß Mittel (51 U) vorgesehen sind, um einen Eingang des oberen Ranges
(11 U) jeder Stufe (11) wahlweise mit einer der beiden Leitungen zu koppeln, so daß der
obere Rang jeder Stufe mit diesem Eingang entweder auf den Taktimpuls oder sein Komplement
anspricht, um entweder ein erstes oder ein zweites Bit zu speichern, wobei die in den oberen
Rängen der vorhandenen Stufen gespeicherten Bits eine erste Mehrbit-Zahl (z. B. Olli) bilden,
daß die Mittel zum Aufteilen der Taktimpulse ferner eine zweite Steuer-Gatterschaltung (46 L)
umfassen, die gleichzeitig auf einen Taktimpuls der zweiten Phase und ein zweites Steuersignal
anspricht, um einen Taktimpuls der zweiten Phase und dessen Komplement zu liefern, daß
Mittel (51L) vorgesehen sind, um einen Eingang jedes unteren Ranges (11 U) wahlweise entweder
mit dem Taktimpuls der zweiten Phase oder dessen Komplement zu erregen und dadurch entweder
ein erstes Bit oder ein zweites Bit in jedem der unteren Ränge zu speichern, wobei
diese in den unteren Rängen aller Stufen gespeicherten Bits eine zweite Mehrbit-Zahl (z. B. 1001)
bilden, und daß Mittel (25 jc) vorgesehen sind, um die Zufuhr der ersten und zweiten Steuersignale
zu den ersten und zweiten Steuer-Gatterschaltungen zu steuern.
3. Schieberegister nach Anspruch 2, dadurch gekennzeichnet, daß jede der besagten ersten und
zweiten Steuer-Gatterschaltungen einen Impulsverteiler (46) mit einem ersten und einem zweiten
Eingang (46a und 46 b), einem ersten und einem zweiten Ausgang (45 und 55) und einer Vielzahl
von dazwischen angeordneten Gattern (46c, 46d,
46 e) umfaßt, die derart angeordnet sind, daß die Signale an dem ersten und dem zweiten Ausgang
einem ersten Bit entsprechen, das dem Signal an dem ersten Eingang gleich ist, während die
Signale an diesen Ausgängen Signalen entsprechen, die erste und zweite Bits darstellen,
wenn das Signal an dem zweiten Eingang ein erstes Bit darstellt.
4. Schieberegister nach Anspruch 3, dadurch gekennzeichnet, daß jede der Steuer-Gatterschaltungen
(46) eine Vielzahl von miteinander verbundenen Negatoren (46/, 46 g und 46 h) und
NOR-Gatter (46c, 46 d und 46 e) umfaßt, derart, daß die Signale an den beiden Ausgängen (45
und 55) binär »len« sind, wenn das Signal an dem ersten Eingang (46 a) eine binäre »1« ist und
die Signale an dem ersten und dem zweiten Ausgang eine binäre »1« bzw. eine binäre »0« sind,
wenn das Signal an dem zweiten Eingang (46 b) eine binäre »1« ist.
5. Schieberegister nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die
Taktimpulsquelle weiterhin Mittel (25s, 25/) zum
asynchronen Einstellen der Ränge des Registers aufweist, so daß die oberen (unteren) Ränge
(11 U) ihren entsprechenden unteren (oberen) Rängen (11 L) Steuersignale zuführen, die zur
Folge haben, daß ein erstes Bit in einem unteren (oberen) Rang gespeichert wird, wenn diesem
Rang nur ein Taktimpuls zugeführt wird, während ein zweites Bit gespeichert wird, wenn dem
unteren (oberen) Rand der Taktimpuls und dessen Komplement zugeführt werden.
6. Schieberegister nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
jeder untere (obere) Rang (11 L) ein bistabiles Element (FF) enthält, dessen Ausgangssignal das
in dem Rang gespeicherte Bit darstellt, daß der Rang ferner ein drei Eingänge (42 a, 42 b und
42 c) aufweisendes Gatter (42) enthält, dessen Ausgang mit dem Eingang des bistabilen Elementes
verbunden ist, daß einer der Eingänge (42 a) des Gatters mit dem Ausgang des oberen (unteren)
Ranges (11 U) derselben Stufe verbunden ist, daß ein anderer der Eingänge (42 c) so angeschlossen
ist, daß dem Gatter die Taktimpulse zugeführt werden, und daß dem dritten Eingang (42 b)
wahlweise die Taktimpulse oder deren Komplement zuführbar ist, so daß das bistabile Element
eine Stellung einnimmt, in der sein Ausgangssignal ein erstes Bit darstellt, wenn dem dritten
Eingang ein Taktimpuls und ein zweites Bit darstellt, wenn dem dritten Eingang das Komplement
des Taktimpulses zugeführt wird.
7. Schieberegister nach Anspruch 6, dadurch gekennzeichnet, daß das Gatter (42) ein NAND-
Gatter ist und das Ausgangssignal des oberen Ranges (1117) und der Taktimpuls binäre »len«
sind, während das Komplement des Taktimpulses eine binäre »0« ist, so daß das NAND-Gatter nur
dann ein Ausgangssignal liefert, das eine binäre »1« darstellt, wenn an den dritten Eingang (42 b)
das Komplement des Taktimpulses angelegt wird.
8. Schieberegister nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
jeder Rang (71 und 75) eine Vielzahl von Transistoren (72, 73, 74 bzw. 76, 77, 78) einer integrierten
Schaltung enthält und die Leitungen (z.B. 22, 81, 83) zum Zu- und Abführen der
Signale von abgeschiedenen metallischen Schichten gebildet werden, die mit den Transistoren in
elektrischem Kontakt stehen.
9. Schieberegister nach Anspruch 8, dadurch gekennzeichnet, daß es sich bei den Transistoren
: um Feldeffekt-Transistoren handelt.
10. Schieberegister nach Anspruch 9, dadurch :; gekennzeichnet, daß jeder Rang drei Feldeffekt-Transistoren
(z. B. 76,77 und 78) enthält.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US50222565A | 1965-10-22 | 1965-10-22 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1499673A1 DE1499673A1 (de) | 1970-04-23 |
DE1499673B2 DE1499673B2 (de) | 1974-04-18 |
DE1499673C3 true DE1499673C3 (de) | 1974-12-19 |
Family
ID=23996894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1499673A Expired DE1499673C3 (de) | 1965-10-22 | 1966-10-13 | Binäres mehrstufiges Schieberegister |
Country Status (4)
Country | Link |
---|---|
US (1) | US3421092A (de) |
JP (1) | JPS49731B1 (de) |
DE (1) | DE1499673C3 (de) |
GB (1) | GB1158134A (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3526783A (en) * | 1966-01-28 | 1970-09-01 | North American Rockwell | Multiphase gate usable in multiple phase gating systems |
US3517219A (en) * | 1966-12-29 | 1970-06-23 | Nippon Electric Co | Scanning pulse generator |
US3496475A (en) * | 1967-03-06 | 1970-02-17 | Bell Telephone Labor Inc | High speed shift register |
US3497715A (en) * | 1967-06-09 | 1970-02-24 | Ncr Co | Three-phase metal-oxide-semiconductor logic circuit |
US3510680A (en) * | 1967-06-28 | 1970-05-05 | Mohawk Data Sciences Corp | Asynchronous shift register with data control gating therefor |
US3581216A (en) * | 1967-11-24 | 1971-05-25 | Louis A Stevenson Jr | Pulse generator and encoder |
DE1904787B2 (de) * | 1969-01-31 | 1977-07-21 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Elektrisches speicherelement und betrieb desselben |
US3584308A (en) * | 1969-06-11 | 1971-06-08 | Atomic Energy Commission | Bidirectional logic circuits employing dual standard arrays of bistable multivibrators |
DE1938468C3 (de) * | 1969-07-29 | 1974-04-25 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Dynamische Schaltungsanordnung |
US3737674A (en) * | 1970-02-05 | 1973-06-05 | Lorain Prod Corp | Majority logic system |
JPS516652A (de) * | 1974-07-05 | 1976-01-20 | Tokyo Shibaura Electric Co | |
JPS5129610U (de) * | 1974-08-23 | 1976-03-03 | ||
JPS5186629U (de) * | 1974-12-30 | 1976-07-12 | ||
JPS5213630U (de) * | 1975-07-18 | 1977-01-31 | ||
JPS5349223U (de) * | 1976-09-29 | 1978-04-26 | ||
JPS54171218U (de) * | 1978-05-23 | 1979-12-04 | ||
JPS5750530U (de) * | 1980-09-09 | 1982-03-23 | ||
JPS6219331U (de) * | 1985-07-19 | 1987-02-05 | ||
US5295174A (en) * | 1990-11-21 | 1994-03-15 | Nippon Steel Corporation | Shifting circuit and shift register |
CN116959536B (zh) * | 2023-09-20 | 2024-01-30 | 浙江力积存储科技有限公司 | 移位寄存器和存储器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL238506A (de) * | 1958-04-23 | |||
US3050714A (en) * | 1959-06-19 | 1962-08-21 | Burroughs Corp | Shift register |
US3127525A (en) * | 1961-07-14 | 1964-03-31 | Rca Corp | Cascaded tunnel diodes with means to apply advance and reset pulses to different terminals |
US3174106A (en) * | 1961-12-04 | 1965-03-16 | Sperry Rand Corp | Shift-register employing rows of flipflops having serial input and output but with parallel shifting between rows |
US3137845A (en) * | 1962-07-02 | 1964-06-16 | Hughes Aircraft Co | High density shift register |
-
1965
- 1965-10-22 US US502225A patent/US3421092A/en not_active Expired - Lifetime
-
1966
- 1966-10-13 DE DE1499673A patent/DE1499673C3/de not_active Expired
- 1966-10-19 GB GB46681/66A patent/GB1158134A/en not_active Expired
- 1966-10-22 JP JP41069314A patent/JPS49731B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US3421092A (en) | 1969-01-07 |
JPS49731B1 (de) | 1974-01-09 |
DE1499673A1 (de) | 1970-04-23 |
GB1158134A (en) | 1969-07-16 |
DE1499673B2 (de) | 1974-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1499673C3 (de) | Binäres mehrstufiges Schieberegister | |
DE2222521C3 (de) | N-stufiger Ringzähler | |
DE1959870C3 (de) | Kapazitive Speicherschaltung | |
DE2343128B2 (de) | R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren | |
DE2139170B2 (de) | Binaeres addier- und substrahierwerk | |
DE2706807A1 (de) | Einrichtung und verfahren zum verarbeiten von information in form digitaler signale | |
DE2165445C3 (de) | Logikschaltung | |
DE1237177B (de) | Asynchrone Zaehleinrichtung | |
DE1088544B (de) | Schaltungsanordnung mit einem Koinzidenzgatter aus mehreren parallel geschalteten Gleichrichtern zur Ausuebung verschiedener logischer Funktionen | |
DE2618633C3 (de) | PCM-Decodierer | |
DE1073544B (de) | Transistoi Torschaltung deren Schaltverzögerung nahezu Null ist | |
DE1260530B (de) | Zaehlschaltung zur Zaehlung jedes von einer Vielzahl von angelegten Eingangsimpulsen | |
DE2055487C3 (de) | Statisches mehrstufiges Schieberegister | |
DE1100694B (de) | Bistabile Kippschaltung | |
DE2336143C2 (de) | Logische Schaltung | |
DE2360887C3 (de) | Komplementär-Speicherelement und Verfahren zum Betrieb desselben | |
DE2262750A1 (de) | Austastschaltung | |
DE1267249B (de) | Eingangstorschaltung fuer eine bistabile Speicherschaltung | |
DE2429831B2 (de) | Steuer- und Halteschaltung für Relaismatrizen | |
DE2029566B2 (de) | Schieberegisterstufenschaltung | |
DE2439986C3 (de) | Halbleiterfestwertspeicher | |
DE1261883C2 (de) | Elektronischer impulsspeicher | |
DE1159018B (de) | íÀWeder-Nochí -Schaltung | |
DE1297150B (de) | Schieberegister mit gesteuerten Siliziumdioden als Speicherelement | |
DE1938468C3 (de) | Dynamische Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |