DE1762866A1

DE1762866A1 - Logikschaltung

Info

Publication number: DE1762866A1
Application number: DE19681762866
Authority: DE
Inventors: Foster Philip Brannon; Seelbach Walter Christian
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1967-09-13
Filing date: 1968-09-12
Publication date: 1970-10-22
Also published as: FR1581837A; US3541353A; GB1201859A; NL6813154A

Description

DIPL-ING. LEO FLEUCHAUS

8 MÖNCHEN 71, 9. ,ept. 1968 Malehtontrae« 42

Mein Zeichen: M9P-185

Motorola, Inc.. 9401 West Grand Avenue, Franklin Park,

Illinois / V.~t.A.

jogikschaltung

Die Erfindung betrifft eine logikschaltung mit zwei komplimentären in _erie geschalteten Feldeffekttransistoren, die eine gemeinsame üngangsklemme für binär codierte die Feldeffekttransistoren abwechselnd in den leitenden Zustand schaltende Signale aufweisen, wobei der eine Feldeffekttransistor als Belastung für den anderen wirksam ist.

Bekannte uogikschaltungen, die als Gatter aus komplimentären gegeneinander isolierte Feldeffekttransistoren aufgebaut sind

Fs/me - 1 - und

009843/1600

und auch als Metalloxyd-Feldeffekttransistoren unter der Abkürzung IGFET3 bekannt sind, werden zur Ansteuerung anderer Logikschaltungen benutzt, um eine Umschaltung in Abhängigkeit von binären Eingangssignalen zu bewirken. Diese schaltungen können eine Umschaltung Jedoch nur verhältnismäßig langsam bewirken, da die Metalloxyd-Feldeffekttransistoren nicht in der lage sind große kapazitive Lasten schnell umzusteuern.

Der Erfindung liegt deshalb die Aufgabe zugrunde eine ^ogikschaltung zu schaffen, die auch bei einer verhältnismäßig hohen kapazitiven Belastung eine sehr hohe Schaltgeschwindigkeit zuläßt. Dabei soll die Logikschaltung derart aufgebaut sein, daß die Feldeffekttransistoren im eingeschwungenen Zustand im wesentlichen keine Leistung verbrauchen, und auch während dem Schaltvorgang mit verhältnismäßig niederer ^eistung betrieben werden können. Schließlich soll die j-ogikschaltung auf verhältnismäßig große Ansteuersignale ansprechen unä in hohem Maße geräuschunempfindlich sein.

Diese Aufgabe wird ausgehend von der eingangs erwähnten Logikschaltung erfindungsgemäß dadurch gelöst, daß ein erster bipolarer Transistor, der zur Steuerung großer, kapazitiver Lasten geeignet ist, zur Erhöhung der Stromverstärkung der schaltung zwischen den gemeinsamen Anschlußpunkt der Feldeffekttransistoren und eine Ausgangsklemme geschaltet ist, und daß ein zweiter bipolarer Transistor, der im strom-

_ 2 - führenden

009843/1600

BAD ORIGINAL

führenden Zustand eine rasche Entladung der kapazitiven Last zuläßt ebenfalls zwischen die Ausgangsklemme und den gemeinsamen Anschlußpunkt geschaltet ist.

Nach einem weiteren Merkmal der Erfindung sind bei NICHT-ODER (NOR) und NICHT-UND (NAND) Logikschaltungen mit Gattern aus komplimentären isolierten Feldeffekttransistoren diese Gatter paarweise hintereinander geschaltet, um eine hohe ötromansteuerung bei hoher öchaltgeschwindigkeit zu bewirken.

Beispielsweise Ausführungsformen der Erfindung sind in der Zeichnung dargestellt. Ss zeigen:

Fig.1 ein Schaltbild einer j-Ogikschaltung gemäf: der Erfindung;

Fig.2 ein .Schaltbild eines NOH-Gatters gemäu der Lrfindung; Fig. 3 ein Schaltbild eines NAND-Gatters gemäi: der Erfindung.

In Fig.1 ist eine Ausführungsform der Erfindung für eine ™

Transistor-Treiberstufe dargestellt, die zwei gegeneinander isolierte und in .ierie geschaltete Feldeffekttransistoren 10 und 12 al3 Gatter zeigt, die zwischen die an der Klemme liegenden Versorgungsspannung V-,,-, und ein an der Klemme 11 liegendes Bezugspotential geschaltet sind. Die am Träger angebrachte Torelektrode 13 des Feldeffekttransistors 10 ist mit der ^uellelektrode 15 verbunden, die an der Klemme 9

- ^z - liest.

009843/1610

_6AD

liegt. Die Senkelektroden 17 und 19 der beiden Feldeffekttransistoren 10 und 12 sind am Anschlußpunkt 16 miteinander verbunden. Die am Träger angebrachte Torelektrode 21 des Feldeffekttransistors 12 ist mit der Quellelektrode 23 verbunden und über die Klemme 11 an Masse angeschlossen. Die Torelektroden 25 und 27 der Feldeffekttransistoren 10 und 12 sind jeweils mit der Eingangsklemme 14 verbunden, über die binär codierte oignale an die Schaltung angelegt « werden.

Zwischen den Anschlußpunkt 16 und einen Verbindungspunkt 31 der Schaltung ist ein erstes Paar komplimentärer bipolarer Transistoren 18 und 20 geschaltet. In entsprechender Weise ist ein zweites Paar komplimentärer bipolarer Transistoren 22 und 24 mit dem ersten Paar kaskadenförmig verbunden. Je nach den an die Logikschaltung gestellten Anforderungen kann nur ein einziges Paar komplimentärer Transistoren oder auch eine Kaskade aus einer Vielzahl von Paaren komplimentärer

^ bipolarer Transistoren verwendet werden, die hintereinander

zwischen dem Anschlußpunkt 16 und der Ausgangsklemme 26 liegen. Durch die Hintereinanderschitung der bipolaren Transistorpaare kann die Stromverstärkung der Cchaltung erhöht werden.

Die ochaltung gemäß Fig.1 und ebenso die nachfolgend beschriebenen schaltungen gemäß Fig. 2 und 3 sind in der Lage eine kapazitive Last mit hoher Geschwindigkeit zu schalten. Diese kapazitive Last ist in den Figuren mit G bezeichnet und. an die Ausgangsklemme 26 angeschlossen.

009843/1580

Die

Die Wirkungsweise der komplimentären bipolaren Transistoren wird an Hand der Beschreibung der Wirkungsweise eines einzigen komplimentären Paares aus Feldeffekttransistoren beschrieben, die mit einer kapazitiven Last gekoppelt sind. Der von einem Feldeffekttransistor z.B. dem Transistor 12 gemäß Fig.1 aus der kapazitiven Last abgeleitete Sntladungsstrom i kann durch folgende Gleichung ausgedrückt werden:

¹ = S_1n Ce_1n- e_g) (Gl. 1)

wobei e die Steilheit des Metalloxyd-Feldeffekttransistors im Entladungsweg zur kapazitiven Last,e. der höchste positive Wert der Eingangsspannung und e der opannungsschwellwert ist, bei welchem der Feldeffekttransistor eingeschaltet wird.

Der Entiadestrom i kann auch durch folgende Gleichung beschrieben werden

wobei A e der Änderung der Ausgangsspannung, d.h. der logischen Aussteuerung, A t« die Abfallzeit des Ausgangsimpulses an der kapazitiven Last und C die Kapazität der Last ist. Daraus ergibt sich für A t„:

- 5 - 009*43/1680 Die

Die eingangsseitige logische Aussteuerung ist ebenfalls gleich ^e. Wenn e gleich Ae/2 ist, dann gilt fürAt_f:

Hieraus ist zu entnehmen, daß die Abfallzeit des ausgangsseitigen Impulses umgekehrt proportional der Steilheit κ des Feldeffekttransistors ist, über welchen die kapazitive ^ Last entladen wird. Da die Steilheit g^ für einen derartigen als isoliertes Gatter benutzten Feldeffekttransistor verhältnismäßig niedrig ist und typischerweise zwischen 100 und 1000 Mikroohm liegt, ist die Abfallzeit At» des ausgangsseitigen Impulses verhältnismäßig lang. V/enn z.B. die Kapazität G 1OpF und die Steilheit ^ 100 Mikroohm beträgt, dann erhält man eine Abfallzeit At-. von ungefähr 0,2 χ 10 Sekunden oder 200 Nanosekunden.

Die hintereinander geschalteten Paare der komplimentäreii W bipolaren Transistoren 18 und 20 und 22, 24 gemäß Fig. 1 bewirken eine für die Vervielfältigung des Stromes i notwendige Betawirkung und verringern die Abfallzeit Δ t_f wesentlich. Es sei die Schaltung gemäß Fig.2 betrachtet, wobei binäre Signale an die Eingangsklemme 14 angelegt werden. Ein an die Eingangsklemme 14 angelegtes negativ gerichtetes binäres Signal macht einerseits den Kanal mit P-Leitung des Feldeffekttransistors 10 leitend und andererseits den Kanal mit N-Leitung des Feldeffektransistors 12 nicht leitend, so-

- 6..- 009843/1StO paid

bald das Schwellwertniveau e erreicht ist. Der durch den

D _t

Kanal des Feldeffekttransistors 10 mit P-Leitung fließende otrom wird der Basis des bipolaren Transistors 13 und vom Emitter dieses Transistors 18 der Basis des Transistors 22 zugeführt. Wenn der bipolare Transistor 22 leitend ist, wird die kapazitive Last C entladen. Mit der positiv gerichteten Rückflanke des an die Eingangsklemme 14 angelegten .Signals wird der Kanal mit N-Leitung des Feldeffekttransistors 12 beim Erreichen der ichwellwertspannung e J leitend, so daß die kapazitive Last nunmehr über de Emitter-Basisstrecken der Transistoren 24 und 22 und über den Feldeffekttransistor 12 nach Masse entladen werden kann. Die kapazitive Last C wird über die iiPN-Transistoren 18 und 22 sowie den" Feldeffekttransistor 10 mit einem P-leitenden Kanal aufgeladen, wogegen die Entladung der kapazitiven -.ast über die PNP-Transistoren 24 und 20 sowie den Feldeffekttransistor 12 mit N-leitendem Kanal erfolgt. Der Entladestrom aus der kapazitiven Last beträgt

tr

wobei β die otromverstärkung jedes der beiden bipolaren Transistoren 24 und 20 ist und sich aus der Gleichung für die Abfallzeit für^t_f ergibt:

wobei β+ 1 annähernd ß ist.

_ _n _ 009843/1580

BAD

Mit (ί> = 100, einem für die Stromverstärkung bei Transistoren typischen Wert, reduziert sich der oben errechnete Wert für At„= 200 Nanosekunden auf etwa 20 Pikosekunden, d.h. um den Faktor 10 000. Damit kann durch die Verbindung von hintereinander geschalteten komplimentären, bipolaren Transistoren · mit komplimentären unipolaren Feldeffekttransistoren die ochaltzeit der Logikschaltung erheblich verkürzt werden.

In den Fig.2 und 3 sind weitere Logikschaltungen aus der Kombination von Feldeffekttransistoren und bipolaren Tran- . sistoren gemäß Fig.1 dargestellt. Die Bezugszeichen für die bipolare Transistorschaltung gemäß Fig.1 sind für entsprechende Teile der Fig.2 und 3 die gleichen und sind jeweils nur mit dem Buchstaben a für die Fig.2 und mit dem Buchstaben b für die Fig.3 gekennzeichnet. Die an Hand von Fig.1 beschriebene Wirkungsweise der bipolaren Transistorschaltung gemäß Fig.1 gilt entsprechend auch für die Fig.2 und 3·

Die NICHT-ODER Schaltung gemäß Fig.2 umfaßt drei Feldeffekttransistoren 30. 32 und 34·» die in oerie zwischen die eine Versorgungsspannung V„_n führend/e Klemme 9 und einen Anschlußpunkt 36 geschaltet sind, an dem auch jeweils die Basis der komplimentären Transistoren 18a und 20a liegt. Zwischen der Basis des Transistors 20a und Masse liegen die Feldeffekttransistoren 38, 4-Ound 4-2 in Parallelschaltung. Die Eingangeklemmen 46, 48 und 50 sind mit Quellen für logische Eingangssignale A, B und C verbunden. Diese logischen oignale werden

009843/1580

- 8 - gleichzeitig

gleichzeitig an die Torelektroden 52, 54- und 56 der in Serie geschalteten Feldeffekttransistoren 30, 32 und 34 angelegt. Wenn eines der Eingangssignale A, B oder C eine hohe Aussteuerung aufweist, wird die mit der Ausgangsklemme 26a verbundene kapazitive Last G über die bipolaren Transistoren 24a und 20a und den entsprechenden Kanal mit N-Leitung der Feldeffekttransistoren 38, 40 oder 42 entladen, an welchen das Eingangssignal A, B oder C angelegt wurde. Das positiv gerichtete Eingangssignal A, B oder C wird gleich- % zeitig an einen der in Serie geschalteten Feldeffekttransistoren 20, 32 oder 34· angelegt und gewährleistet, daß einer dieser Feldeffekttransistoren während der Entladung der kapazitiven Last nicht leitend ist. Wenn einer der Feldeffekttransistoren 38, 4-0 oder 42 leitet, liegt der Anschlußpunkt 36 ungefähr auf Massepotential und die Ausgangsklemme 26a auf einem Potential, das ungefähr um eine Spannung 2 VT, die dem Spannungsabfall an zwei Diodenstrecken entspricht und gleich dem zweifachen der Basis-Emitterspannung der Transistoren 24a und 20a ist,über dem Potential der Masse.

Wenn die Eingangssignale A, B und G gleichzeitig eine negative Aussteuerung aufweisen, werden die Feldeffekttransistoren 30, 32 und 34 in den leitenden Zustand vorgespannt, wodurch ein .jtrom von der Stromversorgungsquelle Vqq über die bipolaren Transistoren 18a und 22a zur kapazitiven Last C fließt, der diese auflädt. Der opannungsabfall an der Serienschaltung

~⁹~ 009843/1S80 —

BAi

der Feldeffekttransistoren 30, 32 und 34- ist vernachlässigbar, so daß das Ausgangssignal an der Klemme 26a eine Aussteuerung von 2 VT bis V_C(-,-2 VT besitzt, wobei sich der Wert 2 VT durch den opannungsabfall an der Basis-Emitterstrecke der bipolaren Transistoren 18a und 22a ergibt.

Bei der NICHT-UND ochaltung gemäfi Fig.3 wurden die seriengeschalteten und parallel geschalteten Feldeffekttransistoren gemäß Fig.3 vertauscht, so daß die Feldeffekttransistoren 60, 62 und 64 parallel zwischen d„ie Versorgungsspannung V^ den bipolaren Transistor 18b geschaltet sind. Die Feldeffekttransistoren 66, 68 und 70 sind dagegen in oerie zwischen den Verbindungspunkt 69 an der Basis der Transistoren 18b und 20b und dem Massepotential geschaltet, wobei die Torelektroden 72, 74 und 76 der seriengeschalteten Feldeffekttransistoren 70, 68 und 66 mit den Torelektroden 78, 80 und 82 der parallelgeschalteten Feldeffekttransistoren 60, 62 und 64 jeweils verbunden sind. Im Betrieb der NIGHT-UND Schaltung gemäß Fig.3 tritt ein invertiertes Signal auf, wenn an die seriengeschalteten Feldeffekttransistoren 66, 68 und 70 Eingangssignale A, B und C angelegt werden, und diese auf dem Niveau der logischen 1 liegen. Unter dieser Bedingung wird die kapazitive Last C über die bipolaren Transistoren 24b und 20b sowie die Feldeffekttransistoren 66, 68 und 70 nach Masse entladen. Die Ausgangsklemme 26b liegt dabei auf einem Potential 2 VT über Masse.

- 10 - Wenn

009843/1580 ~~

BAD ORtGtNAL

Wenn dagegen eines der Eiηgangssignale A, B oder C nicht auf dem Niveau der logischen 1 liegt, ist der otrompfad von der Ausgangsklemme 26b nach Masse unterbrochen, so daß die kapazitive Last über die bipolaren Transistoren 18b und 22b und die leitenden Feldeffekttransistoren 60, 62 oder 64 auf das Potential Vqq-2 VT in der zuvor beschriebenen Weise aufgeladen wird.

Die zuvor beschriebenen Schaltungen besitzen eine hohe Geräuschunempfindlichkeit, da die Umschaltschwelle auf dem ™

Wert Vqq/2, d.h. in der Mitte der logischen Aussteuerung liegt. Wenn die Feldeffekttransistoren mit; einem Kanal mit P-Leitung und einem Kanal mit N-Leitung bezüglich der Werte e und e gut andnander angepaßt sind, verschiebt sich die Umschaltschwelle automatisch in Richtung Vp~ und bleibt bei V_cc/2 liegen, solange e kleiner als Vqq/2 ist. Dies ist der Fall aufgrund der gleichen Leitfähigkeit der komplimentären Feldeffekttransistoren bei e_in = Vqq/2, was am Ausgang ν<™/2 ergibt. Eine derartige Geräuschunempfindlichkeit ist ins- i besondere bei vielen Anwendungsfällen in Rechnern wünschenswert, für welche die vorausstehend beschriebnen schaltungen benutzt werden.

Die Feldeffekttransistoren 10 und 12 gemäß Fig.1 entsprechen den Feldeffekttransistoren ?4 und 42 gemäß Fig.2 und den Feldeffekttransistoren 64 und 66 gemäß Fig.3. Um jedoch die RIGHT-ODi)R und NIOHT-UND Funktionen durchführen zu können,

sind

009843/1580

sind weitere vier Feldeffekttransistoren 32, 40, 30 und 38 in der .Schaltung gemäß Fig.2 und die Feldeffekttransistoren 68, 62, 70 und 60 gemäß Fig.3 erforderlich.

Es ist selbstverständlich, daß die vorausgehend beschrie- t benen Schaltungen unter Beibehaltung des Prinzips in vielfacher Weise abgeändert werden können. So können z.B. andere Gatterkonfigurationen auf der Eingangsseite der Schaltungen gemäß Fig. 1 bis 3 vorgesehen werden, um die Leistungsfähigkeit der !Schaltungen zu verbessern.

Patentansprüche:

_ ₁₂ . 009843/1580

BAD ORIGtNAL

Claims

Patentansprüche

1. Logikschaltung mit zwei komplimentären in oerie geschalteten Feldeffekttransistoren, die eine gemeinsame Eingangsklemme für binär codierte die Feldeffekttransistoren abwechselnd in den leitenden Zustand schaltende oignale aufweisen, wobei der eine Feldeffekttransistor als Belastung für den anderen wirksam ist, dadurch gekennzeichnet, daß ein erster bipolarer Transistor (18), der zur steuerung großer kapazitiver Lasten geeignet ist, zur Erhöhung der Stromverstärkung der schaltung zwischen den gemeinsamen Anschlußpunkt (16) der Feldeffekttransistoren und eine Ausgangsklemme (26) geschaltet ist, und daß ein zweiter bipolarer Transistor (20), der im stromführenden Zustand eine rasche Entladung der kapazitiven Last zuläßt ebenfalls zwischen die Ausgangsklemme (26) und den gemeinsamen Anschlußpunkt (16) geschaltet ist.

2. uogikschaltung nach Anspruch 1, dadurch gekennzeichnet, dai.: ein dritter bipolarer Transistor (22) zwischen den gemeinsamen Anschlußpunkt (31) des ersten und zweiten bipolaren Transistors (18, 20) und die Ausgangsklemme (26)

- 13 - zur

009843/1580

zur weiteren Vergrößerung der οtromverstärkung der Logikschaltung geschaltet ist, und daß ein vierter bipolarer Transistor (24) zwischen die Ausgangsklemme (26) und den gemeinsamen Anschlußpunkt (31) zur Verringerung der Entladezeit der kapazitiven Last geschaltet ist, die an der Ausgangsklemme (26) liegt.

3. Logikschaltung nach Anspruch 1, dadurch gekennzeichnet, daL eine Vielzahl in ierie geschalteter Feldeffekttransistoren

% (30 und 32) in c'erie zwischen einen ersten Feldeffekttransistor (34) und eine Versorgungsspannung (9) geschaltet ist, wobei an den iingangselektroden (52, 5^ und 56) der Feldeffekttransistoren (30. 32 und J)M-) entsprechend binär codierte -signale (A, B und G) anlegbar sind und eine leitende Verbindung von der -trom.ersorgung (9) zum ersten bipolaren ■Transistor (18) bewirkt wird, wenn die Vielzahl der Feldeffekttransistoren (30. 32 und 3²O in. den leitenden Zustand vorgespannt ist, und daß eine Vielzahl parallel geschalteter Feldeffekttransistoren (38, 40) zwischen den gemeinsamen --Ji-

^ schluBpunkt (36) und ein Bezugspotential geschaltet ist, wobei die Singangselektrode der Feldeffekttransistoren (38, 40 und 42) mit den binären Signalen (.-ι, B und G) derart beaufschlagbar ist, daß. wenn einer der parallel geschalteten Feldeffekttransistoren (38, 40 und 42) ein binäres oignal mit einem bestimmten logischen Niveau empfängt, dieser Feldeffekttransistor leitend wird und den Anschlußpunkt (36) im

- 14 - wesentlichen

009843/1580

BAD ORSGiNAL

wesentlichen auf dem Massepotential festhält und den zweiten "bipolaren Transistor (20a) leitend macht, um dadurch einen Jtrompfad zur Entladung der mit der Ausgangsklemme (26a) verbundenen kapazitiven Last zu liefern.

4. Logikschaltung nach Anspruch 1, dadurch gekennzeichnet, daß eine Vielzahl parallel geschalteter Feldeffekttransistoren (60, 62) parallel zu einem ersten Feldeffekttransistor (64) zwischen die Versorgungsspannung und einen gemeinsamen Anschlußpunkt (69) geschaltet ist, der zwischen dem ersten und zweiten Feldeffekttransistor (64, 66) liegt, daiidie parallel geschalteten Feldeffekttransistoren (60, 62 und 64) getrennte Eingangsklammen aufweisen, die mit einer Quelle für binäre signale (A, B und C) verbunden sind, so da/:, wenn einer der Vielzahl der parallel geschalteten Feldeffekttransistoren(60, 62 und 6A) ein binäres ,ignal mit einem bestimmten logischen Niveau empfängt, dieser Feldeffekttransistor leitend wird, und einen otrom an der Ausgangsklemme (36) bewirkt,der eine mit der Ausgangoklenne verbundene kapazitive Last auflädt, da*: eine Vielzahl in -erie geschalteter Feldeffekttransistoren (68, 70) in ~erie zwischen dem zweiten Feldeffekttransistor (66) und einem Bezugspotential liegt, wobei die in c-erie geschalteten Transistoren (66, 63 und 70) derart vorgespannt sind,da:", sie nur dann leitend werden, wenn die binären signale (A, B und ΰ) gleichzeitig anliegen, und dai: ein zweiter bipolarer Transistor (20a,b) zur Entladung

'"'? - der

009843/1S8Q

der mit der Ausgangsklemme (26a,b) verbundenen kapazitiven Last leitend wird, wenn die in Derie geschalteten Feldeffekttransistoren (66, 68 und 70) in den leitenden Zustand vorgespannt sind.

5. Logikschaltung nach den Ansprüchen 5 oder 4, dadurch gekennzeichnet, da£ ein dritter bipolarer Transistor (22a,b) zwischen den gemeinsamen ausgangsseitigen Yerbindungspunkt des ersten und zweiten bipolaren Transistors (18a,b; 20a,b) und eine Ausgangsklemme (26a,b) zur Vergrößerung der Stromverstärkung der Logikschaltung geschaltet ist, und daß ein vierter bipolarer Transistor (24a,b) zwischen die Ausgangsklemme (26a,b) und den gemeinsamen ausgangsseitigen 'Verbindungspunkt des ersten und zweiten bipolaren Transistors (18a,b; 20a,b) zur besseren Entladung der kapazitiven Last der o^ogikschaltung geschaltet ist.

6. -ogikschaltung nach.einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, dal: die Feldeffekttransistoren jeweils eine isolierte Torelektrode aufweisen,an welche jeweils die binären Eingangssignale angelegt werden, und die eine hohe Zingangsimpedanz besitzen.

009843/1580

BAD ORtGtNAL