DE2359150C2 - Echt-Komplement-Generator - Google Patents

Echt-Komplement-Generator

Info

Publication number
DE2359150C2
DE2359150C2 DE2359150A DE2359150A DE2359150C2 DE 2359150 C2 DE2359150 C2 DE 2359150C2 DE 2359150 A DE2359150 A DE 2359150A DE 2359150 A DE2359150 A DE 2359150A DE 2359150 C2 DE2359150 C2 DE 2359150C2
Authority
DE
Germany
Prior art keywords
controlled
switch
output
signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2359150A
Other languages
English (en)
Other versions
DE2359150A1 (de
Inventor
Nicholas Michael Donofrio
Douglas Wayne Essex Junction Vt. Kemerer
John Wappingers Falls N.Y. Raymond Jun.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2359150A1 publication Critical patent/DE2359150A1/de
Application granted granted Critical
Publication of DE2359150C2 publication Critical patent/DE2359150C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096Synchronous circuits, i.e. using clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

Die Erfindung betrifft einen Echt-Komplement-Generator zur von Taktsignalen gesteuerten Erzeugung eines nichtinvertierten und eines invertierten Ausgangssignals aufgrund eines Eingangssignals nach dem Oberbegriff des Patentanspruchs 1.
In der einfachsten Form besteht ein derartiger Echt-Komplement-Generator aus einem Inverter, der den invertierten Wert des Eingangssignal liefert, während der nichtinvertierte Wert durch eine direkte Verbindung des Eingangs mit dem entsprechenden Ausgang geliefert wird. Die zahlreichen veröffentlichten ■5 und patentierten Abwandlungen dieser Grundform zeigen, daß zur Lösung neu anstehender Probleme verschiedenste Verbesserungen und Verfeinerungen erforderlich sind. So ist die bloße Erzeugung des invertierten und nichtinvertierten Ausgangssignals (was gleichbedeutend ist mit der Erzeugung eines gleich- und eines gegenphasigen Signals) aus einem vorgegebenen Eingangssignal häufig nicht alieine ausreichend. Die Forderungen nach erhöhter Geschwindigkeit, reduziertem Leistungsverbrauch und exakter zeitlicher Beziehungen zwischen den einzelnen Signalen in der Schaltung machen es häufig notwendig, neue, verbesserte Schaltungen und Betriebsarten zu entwickeln. Bei der Herstellung der Schaltungen in integrierter Technologie besteht die zusätzliche Forderung, daß sich die Schaltung mit minimalem Platzbedarf in einem Halbleiterkörper verwirklichen läßt In der Feldeffekt-Transistortechnologie ist es zusätzlich wünschenswert, die gesamte Schaltung in Feldeffekt-Transistoren und Kapazitäten zu verwirklichen und außerdem die Größe der Feldeffekt-Transistoren und die Kapazitätswerte möglichst klein zu halten. Bei Schaltungen mit Feldeffekt-Transistoren müssen außerdem die zu überwindenden Schwellwerte beachtet werden. Da Feldeffekt-Transistoren im Gegensatz zu bipolaren Transistoren spannungsgesteuert sind, entstehen beim Treiben hoher kapazitiver Lasten bei relativ hohen Geschwindigkeiten zusätzliche Probleme. Die bisher bekannten Echt-Komplement-Generatoren vereinigen nicht die Eigenschaften in sich, die erforderlich wären, um sämtlichen, vorstehend genannten Bedingungen Rechnung zu tragen.
Es ist die der Erfindung zugrundeliegende Aufgabe, einen durch Taktsignale gesteuerten Echt-Komplement-Generator anzugeben, der sich insbesondere optimal in Feldeffekt-Transistortechnologie verwirklichen läßt und einen minimalen Leistungsverbrauch aufweist.
Die Lösung dieser Aufgabe ist im Anspruch 1 niedergelegt.
Die Erfindung wird im folgenden anhand eines in der Zeichnung dargestellten Ausführungsbeispiel näher erläutert. Es zeigt
F i g. 1 das Schaltbild eines bevorzugten erfindungsgemäßen Ausführungsbeispiels und
F i g. 2 ein die Wirkungsweise kennzeichnenden Impuls-Zeitdiagramm.
Der erfindungsgemäße Echt-Komplement-Generator gemäß Fig. 1 ist in N-Kanal-Feldeffekttechnologie ausgeführt. Der Eingang ist mit »£« bezeichnet und ist zum Zwecke der einfacheren Darstellung auf drei Anschlüsse verteilt. Der Ausgang für das echte oder nichtinvertierte Signal ist durch einen Anschluß »O« und der Ausgang für das komplementäre oder invertierte Signal ist durch einen Anschluß »<3« dargestellt. Die Schaltung ist an einen ersten und an einen zweiten Anschluß der Betriebsspannung angeschlossen. Der erste Anschluß führt die positive Betriebsspannung (+V^ und der zweite Anschluß Massepotential. Die positive Betriebsspannung + V beträgt etwa 10 Volt, sie kann jedoch in Abhängigkeit von den jeweils verwendeten Feldeffekt-Transistoren über einen weiten Bereich andere Werte annehmen. Ein erstes Taktsignal ist mit Phase 1 oder Φ 1 und ein
zweites Taktsignal mit Phase 2 oder Φ 2 bezeichnet Die entsprechenden Symbole sind an den Anschlüssen angegeben, an denen diese Signale zugeführt werden. Die beiden Taktsignale haben die Aufgabe, periodisch eine Verbindung der Anschlüsse mit dem ersten und zweiten Anschluß der Betriebsspannungsquelle herzustellen. Das bedeutet, daß die Poientialdifferenz der Taktsignale zwischen ihren oberen und unteren Pegel etwa von 0 bis 10 Volt reicht Der Signalhub des Eingangssignals liegt in der gleichen Größenordnung. In jedem Fail muß an die Signalhübe die Forderung gestellt werden, daß sie im oberen Pegel den entsprechenden Feldeffekt-Transistor in den leitenden Zustand bringen.
Ein erster Schaltungsteil des Echt-Komplement-Generators erzeugt ein komplementäres (invertiertes) Ausgangssignal am Ausgang O und besteht im Prinzip aus einem gesteuerten Inverter. Ein erster_Schalttransistor T15 verbindet den Ausgang O mit dem Masseanschluß der Betriebsspannungsquelle. Die Gateelektrode des Transistors T15 liegt am Eingang E. Ein zweiter Schalttransistor 7Ί3 ist parallel zu Transistor T15 angeordnet seiner Gateelektrode wird das Taktsignal Φ 2 zugeführt. Ein dritter Schalttransistor TIl vervollständigt eine serielle Verbindung zwischen dem ersten (+V^ und dem zweiten Anschluß (Masse) der Betriebsspannungsquelle. In diese Serienschaltung sind also die parallel liegenden Schalttransistoren T13 und Γ15 ebenso wie der Schalttransistor TlQ eingeschlossen. Der Gateelektrode des Schalttransistors TlO wird das Taktsignal Φ 1 zugeführt Dieser Transistor stellt eine periodische Verbindung zum positiven Anschluß + V der Betriebsspannungsquelle her. Eine erste Rückkopplungskapazität Cl verbindet die Gateelektrode des Transistors TIl mit einer der gesteuerten Elektroden dieses Transistors. Ein Transistor T19 liegt mit seiner Drain-Source-Strecke zwischen Anschluß + V und Gateelektrode des Transistors Γ11. Der Transistor 719 hat die Aufgabe, die erste Rückkopplungskapazität Cl aufzuladen. Die Gateelektrode des Transistors Γ19 liegt am Anschluß für das Taktsignal Φ 2. Über die Serienschaltung zweier Transistoren TYI und T20 erfolgt die Entladung der Rückkopplungskapazität Ci nach Masse. Die Gateelektrode des Transistors T17 liegt am Eingang /, während die Gateelektrode des Transistors T20 am Anschluß für das Taktsignal Φ 1 angeschlossen ist.
Der zweite Schaltungsteil des Echt-Komplement-Generators liefert am Ausgang O das echte, also nichtinvertierte Ausgangssignal. Dieser Schaltungsteil enthält einen vierten Schalttransistor T14, der den Ausgang O mit Masse verbindet. Die Gateelektrode dieses Transistors ist ebenfalls mit dem Anschluß für das Taktsignal Φ 2 verbunden. Ein fünfter Schalttransistor T16 ist parallel zu Transistor T14 angeordnet, wobei die Gateelektrode an den Ausgang O geführt ist. Ein sechster Schalttransistor T12 liegt zwischen dem Transistor Γ10 und dem Ausgang O und entspricht dem Transistor TIl im ersten Schaltungsleil. Eine zweite Rückkopplungskapazität C2 verbindet die Gateelektrode des Transistors T12 mit einer der gesteuerten Elektroden des Transistors T12. Diese Kapazität T2 wird über die Drain-Source-Strecke eines Transistors T18 aufgeladen, der zwischen dem Eingang /und der Gateelektrode des Transistors T12 angeordnet ist und dessen Gateelektrode am ersten Anschluß + V der Betriebsspannungsquelle liegt.
Es ergibt sich folgende Wirkungsweise. Der erste, die Transistoren TIl, T13, T15, T17, T19 und T20 umfassende und das invertierte Ausgangssignal am Ausgang "O liefernde Schaltungsteil spricht auf die am Eingang / zugeführten Eingangssignale und auf die beiden Taktsignale an. Es sei zunächst angenommen, das Taktsignal Φ 1 nehme den unteren und das Taktsignal Φ 2 den oberen Pegelwert ein. Bei Vorliegen dieser Bedingungen ist Transistor 7~2Q gesperrt und Transistor T13 leitend. Demzufolge befindet sich der Ausgang unabhängig vom gerade anliegenden Eingangssignal auf
ίο dem unteren Pegelwert Nimmt man nun weiter an, das Eingangssignal nehme ebenfalls den oberen Pegelwert an, dann sind auch die Transistoren T15 und T17 leitend. Nimmt auch das Taktsignal Φ 2 den oberen Pegelwert ein, wird auch Transistor T19 leitend und lädt die Kapazität Cl auf. Die Spannung, auf die die Kapazität Cl aufgeladen wird, liegt infolge des Spannungsabfalles am Transistor T19 um einen Schwellwert unterhalb der positiven Betriebsspannung + V. Diese Spannung liefert die Bedingung für das Einschalten des Transistors TIl, so daß an Drain und Source dieses Transistors das gleiche Potential vorhanden ist Es findet jedoch solange kein weiterer Stromfluß statt, bis der Transistor TlO in den leitenden Zustand gebracht wird. Die Wirkungsweise des Transistors TIl in Verbindung mit der Rückkopplungskapazität Cl ist im einzelnen im US-Patent 35 64 290 beschrieben.
Unter der Annahme, daß das Eingangssignal auf dem oberen Pegelwert bleibt, wenn das Taktsignal Φ 2 abfällt und das Taktsignal Φ 1 auf den oberen Pegelwert ansteigt, bleibtjnfolge des leitenden Transistors T15 der Ausgang O auf dem unteren Pegelwert. Auch die Transistoren T17 und T20 leiten, entladen dabei die Kapazität Cl und halten das Potential an der Gateelektrode des Transistors TIl auf dem unteren Pegelwert Da das Taktsignal Φ 2 den unteren Pegelwert einnimmt, bleibt Transistor T19 gesperrt. Das heißt, also, obwohl die Transistoren TlO, T17, T20 und T16 leitend sind, ist zwischen den beiden Anschlüssen der Stromversorgungsquelle kein Gleich-Stromweg vorhanden.
Es sei nunmehr angenommen, daß das erste Taktsignal Φ1 auf den unteren und das zweite Taktsignal Φ 2 auf den oberen Pegelwert umgeschaltet wird. Dabei ändert sich das Signal am Ausgang O nicht, da es durch den leitenden Transistor T13 auf dem unteren Pegelwert gehalten wird. Dieser Zustand ändert sich auch nicht, wenn das Eingangssignal auf den unteren Pegelwert umschaltet, obgleich dadurch die Transistoren T15 und T17 gesperrt werden. Bleibt jedoch das Eingangssignal auf dem unteren Pegelwert und das Taktsignal Φ 1 wird auf den oberen und das Taktsignal Φ 2 auf den unteren Pegelwert umgeschaltet, so werden die Transistoren TlO und T20 leitend, während die Transistoren T13 und T19 gesperrt werden. Obgleich der Transistor T20 leitend ist, wird die Kapazität infolge des gesperrten Transistors T17 nicht entladen. Demzufolge bleibt die Bedingung für den leitenden Zustand des Transistors TIl erhalten, da der Transistor TlO leitend ist und den Ausgang O auf den oberen Pegelwert bringt. Bei ansteigendem Pegelwert am Ausgang O wird durch die Rückkopplung über die Kapazität C1 an die Gateelektrode des Transistors TIl ein über dem Schwellwert liegendes Potential erzeugt. Der Ausgang O hält den oberen Pegelwert solange sowohl das Eingangssignal als auch das Taktsignal Φ 2 den unteren Pegelwert einnehmen. Wie auch dem Diagramm der F i g. 2 zu entnehmen ist, wird die Dauer des Ausgangssignals bestimmt durch die Dauer der
Taktsignale. Solange das Eingangssignal während des Auftretens eines Taktsignals Φ 1 seinen Pegel nicht ändert, werden während der Dauer der Taktsignale Φ 1 Ausgangssignale erzeugt, wie sie in Fig. 2 durch die Zeitabschnitte A, B und E dargestellt. Ändert sich *> während eines Taktsignals Φ 1 das Eingangssignal, was durch die Zeitabschnitte C und D illustriert ist, dann kann ein unerwünschtes Ergebnis, d. h., ein Undefiniertes Ausgangssignal auftreten. Wenn beispielsweise das Eingangssignal vom unteren zum oberen Pegelwert übergeht, _so wird der Transistor Γ15 leitend und am Ausgang O steht der untere Pegelwert an. Dies gilt beispielsweise für den Zeitabschnitt B. Wechselt das Eingangssignal während des Auftretens eines Taktsignals Φ t zum unteren Pegel, was für den Zeitabschnitt Cin Fi g. 2 zutrifft, so könnte arn Ausgang Oder untere Pegelwert solange erhalten_ bleiben, wie von einer äußeren, an den Ausgang O angeschlossenen Stromquelle kein Strom in den Ausgang fließt. Die Wechsel des Eingangssignales sollten also zwischen den angegebenen Zeitabschnitten stattfinden, obgleich die Echt-Komplement-Beziehung am Ausgang während des Auftretens des Taktsignals Φ 1 hergestellt wird.
Der Erzeugung eines echten, also eines nichtinvertierten Ausgangssignals am Ausgang O dient der zweite Schaltungsteil des Echt-Komplement-Generators. Dieser zweite Schaltungsteil ist mit einer der gesteuerten Elektroden des Transistors TXS an den Eingang / angeschlossen. Die Gateelektrode des Transistors ΤΊ8 ist an den ersten Anschluß + V angelegt. Die Verbindung zum zweiten Anschluß der Betriebsspannungsquelle (Masse) erfolgt über eine der gesteuerten Elektroden beider Transistoren 7"14 und 7*16. Ferner sind der erste und zweite Schaltungsteil des Echt-lComplement-Generators betriebsmäßig an gemeinsame Verbindungen angeschlossen, die als Leitungen 22 und 24 bezeichnet sind. DJ£ gemeinsame Leitung 22 zwischen dem Ausgang O und der Gateelektrode des Transistors Γ16 bewirkt, daß am Ausgang_O der unlere Pegelwert anliegt, wenn der Ausgang O den oberen Pegelwert aufweist. Die Leitung 24 bewirkt, daß die Pegelwechsel zu den oberen Werten an den Ausgängen gleichzeitig mit der positiven Flanke des Taktsignals Φ 1 stattfinden. Sind also die Bedingungen für das Leitendwerden des Transistors 711 oder des Transistors Γ12 schon vor Auftreten des Taktsignals Φ 1 gegeben, so erfolgt die Umschaltung des Ausgangssignais am entsprechenden Ausgang erst mit der positiven Flanke des Taktsignals C1. Der jeweils andere Ausgang bleibt auf dem unteren Pegelwert, auf dem vor dem Auftreten des Taktsignals C1 beide Ausgänge durch das Taktsignal C2 bzw. die Transistoren Π3 und 7*14 gehalten werden.
Der beschriebene Echt-Komplement-Generator liefert aufgrund eines Eingangssignals ein invertiertes und ein nichtinvertiertes Ausgangssignal und zwar in bestimmter Abhängigkeit von vorgegebenen Taktsignalen. Die Schaltung ist in vorteilhafter Weise in Feldeffekt-Transistortechnologie integrierbar, liefert Treibersignale für hoch kapazitive Lasten und verbraucht keine Gleichstromleistung, da zwischen den beiden Betriebsspannungsanschlüssen niemals ein kompletter, leitender Stromweg vorhanden ist.
Hierzu 1 Blatt Z-eichnungen

Claims (2)

Patentansprüche:
1. Echt-Komplement-Generator zur von Taktsignalen gesteuerten Erzeugung eines nichtinvertierten und eines invertierten Ausgangssignals aufgrund eines Eingangssignals, wobei ein erster, das invertierte und ein zweiter, das nichtinvertierte Ausgangssignal liefernder Schaltungsteil vorgesehen ist und beide Schaltungsteile über einen durch ein erstes Taktsignal gesteuerten ersten Stromweg mit dem ersten Anschluß und über einen durch ein gegenphasiges zweites Taktsignal gesteuerten zweiten Stromweg mit dem zweiten Anschluß (Masse) der Betriebsspannungsquelle verbunden sind, und daß erster und zweiter Schaltungsteil so verbunden sind, daß während der Dauer des ersten Taktimpulses von einem Eingangssignal ein invertiertes und ein nichtinvertiertes Ausgangssignal gebildet werden, dadurch gekennzeichnet, daß der erste Schaltungsteil ein gesteuerter Inverter ist, bei dem der Ausgang (O) über einen vom Eingangssignal gesteuerten ersten Schalter (T15) mit dem zweiten Anschluß (Masse) der Betriebsspannungsquelle verbunden ist, bei dem parallel zum ersten ein vom zweiten Taktsignal (Φ 2) gesteuerter zweiter Schalter (T 13) angeordnet ist, bei dem ferner in Serie zur Parallelschaltung aus erstem und zweitem Schalter ein dritter Schalter (TtV) angeordnet ist und über den ersten gesteuerten Stromweg die Verbindung zum ersten Anschluß (+ V) der Betriebsspannungsquelle hergestellt und bei dem schließlich zwischen dem gemeinsamen Anschluß des ersten, zweiten und dritten Schalters und der Steuerelektrode des dritten Schalters eine Rückkopplungskapazität (CV) angeordnet ist, die an einem vom ersten Taktsignal (Φ 1) und vom Eingangssignal gesteuerten Entladestromweg angeschlossen ist, und daß der zweite Schaltungsteil eine gesteuerte Treiberstufe ist, bei der zwischen dem Ausgang (O) und dem zweiten Anschluß (Masse) der Betriebsspannungsquelle ein vom zweiten Taktsignal (Φ2) gesteuerter vierter Schalter (TXA) vorgesehen ist, bei dem parallel zum vierten ein vom Ausgang (O) des ersten Schaltungsteils gesteuerter fünfter Schalter (TiS) angeordnet ist, bei dem ferner ein sechster Schalter (T H) zwischen dem Ausgang (O) und dem ersten Anschluß (+V^ der Betriebsspannungsquelle angeordnet ist, wobei der Ausgang (O) über eine Rückkopplungskapazität (C2) mit der Steuerelektrode des sechsten Schalters verbunden und ein vom Eingangssignal gesteuerter Ladestromweg für die Rückkopplungskapazität vorgesehen ist.
2. Echt-Komplement-Generator nach Anspruch 1, dadurch gekennzeichnet, daß die steuerbaren Schalter und Stromwege aus Feldeffekt-Transistoren bestehen.
DE2359150A 1972-12-29 1973-11-28 Echt-Komplement-Generator Expired DE2359150C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US31943572A 1972-12-29 1972-12-29

Publications (2)

Publication Number Publication Date
DE2359150A1 DE2359150A1 (de) 1974-07-11
DE2359150C2 true DE2359150C2 (de) 1982-04-15

Family

ID=23242222

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2359150A Expired DE2359150C2 (de) 1972-12-29 1973-11-28 Echt-Komplement-Generator

Country Status (7)

Country Link
US (1) US3764823A (de)
JP (1) JPS5426344B2 (de)
CA (1) CA985748A (de)
DE (1) DE2359150C2 (de)
FR (1) FR2212700B1 (de)
GB (1) GB1441794A (de)
IT (1) IT1001553B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922526A (en) * 1973-02-02 1975-11-25 Texas Instruments Inc Driver means for lsi calculator to reduce power consumption
US3898479A (en) * 1973-03-01 1975-08-05 Mostek Corp Low power, high speed, high output voltage fet delay-inverter stage
US3903431A (en) * 1973-12-28 1975-09-02 Teletype Corp Clocked dynamic inverter
US3927334A (en) * 1974-04-11 1975-12-16 Electronic Arrays MOSFET bistrap buffer
US4041333A (en) * 1975-12-15 1977-08-09 Intel Corporation High speed input buffer circuit
JPS5687933A (en) * 1979-12-19 1981-07-17 Fujitsu Ltd Bootstrap circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3267295A (en) * 1964-04-13 1966-08-16 Rca Corp Logic circuits
US3581226A (en) * 1969-12-22 1971-05-25 Hughes Aircraft Co Differential amplifier circuit using field effect transistors
US3629618A (en) * 1970-08-27 1971-12-21 North American Rockwell Field effect transistor single-phase clock signal generator
US3621291A (en) * 1970-09-08 1971-11-16 North American Rockwell Nodable field-effect transistor driver and receiver circuit
US3702945A (en) * 1970-09-08 1972-11-14 Four Phase Systems Inc Mos circuit with nodal capacitor predischarging means
US3679913A (en) * 1970-09-14 1972-07-25 Motorola Inc Binary flip-flop employing insulated gate field effect transistors and suitable for cascaded frequency divider operation
US3710271A (en) * 1971-10-12 1973-01-09 United Aircraft Corp Fet driver for capacitive loads

Also Published As

Publication number Publication date
JPS5426344B2 (de) 1979-09-03
DE2359150A1 (de) 1974-07-11
US3764823A (en) 1973-10-09
JPS4999243A (de) 1974-09-19
GB1441794A (en) 1976-07-07
FR2212700B1 (de) 1976-05-14
IT1001553B (it) 1976-04-30
FR2212700A1 (de) 1974-07-26
CA985748A (en) 1976-03-16

Similar Documents

Publication Publication Date Title
DE2109936C3 (de) Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite
DE2520674C3 (de) Logischer Schaltkreis
DE2616641C3 (de) Schaltanordnung zur Spannungserhöhung
DE2544974C3 (de) Schaltkreis zur Realisierung logischer Funktionen
DE2625007C3 (de) Adressenpufferschaltung für Halbleiterspeicher
DE2522341C3 (de) Schaltungsanordnung zur Pegelanpassung einer implsförmigen Spannung, insbesondere zur Verwendung in einer elektronischen Kleinuhr
DE1280924B (de) Bistabile Schaltung
DE1762866A1 (de) Logikschaltung
DE2525075B2 (de) Spannungs-Vervielfacherschaltung
DE2514462C3 (de) Schaltungsanordnung zur Umwandlung eines Spannungspegels
DE2343128C3 (de) R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren
DE3048661C2 (de)
DE2316619A1 (de) Halbleiterschaltung
DE3237778A1 (de) Dynamisches schieberegister
DE2410205A1 (de) Hystereseschaltung
DE2359150C2 (de) Echt-Komplement-Generator
DE2336123A1 (de) Bootstrap-schaltung
DE2415098A1 (de) Ausschnittdetektor
DE2435454A1 (de) Dynamischer binaerzaehler
DE2042806A1 (de) Logische Schaltung
DE3323284C2 (de) Verzögerungsschaltung
DE2834964A1 (de) Signalgenerator oder treiberstufe
DE2165160C2 (de) CMOS-Schaltung als exklusives ODER-Glied
DE1953478B2 (de) Dynamischer Verzögerungskreis
DE2042638C3 (de) Treiberstufe zum Liefern eines Schaltstromes, dessen Flußrichtung wahlweise umschaltbar ist (Quellen- bzw. Senkenstrom) zum Ein- und Ausschalten einer Last

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee