DE3248133A1

DE3248133A1 - Dreizustands-logikschaltung

Info

Publication number: DE3248133A1
Application number: DE19823248133
Authority: DE
Inventors: Edward William 18103 Allentown Pa. Kirk jun.
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1981-12-30
Filing date: 1982-12-27
Publication date: 1983-07-07
Also published as: US4430585A; JPS58117731A; IT1153940B; GB2111781B; IT8225034A1; NL8205034A; FR2519212B1; CA1196698A; FR2519212A1; GB2111781A; IT8225034A0

Description

Dreizustands-Logikschaltung

Die Erfindung betrifft Dreizustands-Logikschaltungen.

Dreizustands-TTL-Schaltungen, die neben dem binären 1- und O-Zustand einen dritten, hohen Impedanzzustand annehmen können, sind bekannt. Solche Schaltungen werden üblicherweise in Anwendungsfällen eingesetzt, bei denen eine Vielzahl von Schaltungen mit einer gemeinsamen Sammelleitung verbunden ist und nur jeweils eine Schaltung Daten (eine binäre 1 oder 0) an die Sammelleitung liefert, während sich die anderen Schaltungen im dritten Zustand hoher Impedanz befinden.

Die Erfindung soll nachfolgend mit Bezug auf die Zeichnung beschrieben werden. Es zeigen:

Fig. 1 das Schaltbild einer bekannten Dreizustands-

TTL-Schaltung;

Fig. 2 das Schaltbild eines Ausführungsbeispiels

für eine Dreizustands-Logikschaltung nach der Erfindung.

In den Figuren bezeichnen gleiche Bezugsziffern gleiche Teile.

Gemäß Fig. 1 enthält eine Schaltungsanordnung 100 ein Logikgatter 110 mit einem Dateneingangsanschluß 101 zur Aufnahme eines Datensignals, einem Ausgangsanschluß 102, einem ersten Stromversorgungsanschluß 104 für eine Versorgungsspannung Vp_C (typisch 5 V) und einem zweien Stromversorgungsanschluß 105 für eine zweite Versorgungsspannung, die in diesem Fall Masse ist. Zwischen den Ausgangsanschluß und den Versorgungsanschluß V„~ ist eine "Hochzieh"-Schaltung gelegt, die aus Transistoren T4 und T5 besteht, welche als modifiziertes DarIington-Paar geschaltet sind, ferner aus einem Widerstand R6, der zwischen dem Versorgungsanschlußs Vp^ und den beiden Kollektoren der Transistoren T4, T5 liegt, aus einem Widerstand R5 und einer Diode D3, die in Reihe zwischen den Emitter des Transistors T4 und den

Ausgangsanschluß geschaltet ist. Wenn die Transistoren T4 und T5 leitend geschaltet werden, wird die Hochziehschaltung aktiviert und führt einen "Quellen"-Strom vom Versorgungsanschluß Vqq zum Ausgangsanschluß. Zwischen den Ausgangsan-Schluß und den Masseanschluß ist eine "Erniedrigungs"-Schaltung gelegt, die aus einem Transistor T1 besteht. Wenn der Transistor TI leitend geschaltet wird, ist die Erniedrigungsschaltung aktiviert und führt einen "Senken''-Laststrom vom Ausgangsanschluß zum Masseanschluß= Die Hochzieh- und die Erniedrigungsschaltung werden selektiv durch ein Phasenaufspaltnetzwerk aktiviert, das einen Phasenaufspalttransistor T2 enthält, dessen Basis am Dateneingangsanschluß liegt und dessen Kollektor und Emitter mit der Basis des Transistors T4 bzw. TI verbunden ist, ferner einen Kollektorwiderstand RI, der zwischen den Kollektor des Transistors T2 und den Versorgungsanschluß Vp_C geschaltet ist, sowie eine übliche Begrenzungsschaltung mit einem Transistor T3 und Widerständen R3, R4, die zwischen den Emitter des Transistors T2 und den Masseanschluß gelegt ist. Ein Widerstand R2 ist zwischen die Basis des Transistors T2 und den Versorgungsanschluß Vpp gelegt.

Wenn das Datensignal an der Basis des Transistors T2 auf niedrigem Pegel ist, derart, daß der Transistor T2 nicht leitend ist, so wird die Basis des Transistors T4 durch den Widerstand R1 auf etwa V_cc hochgezogen, wodurch die Transistoren T4 und T5 in den leitenden Zustand gehen und der Basisstrom des Transistors Tl abgeschaltet wird, wodurch der Transistor T1 nichtleitend wird. Unter diesen Bedingungen ist die Hochziehschaltung aktiv und die Erniedrigungsschaltung ist inaktiv, so daß der Ausgangsanschluß auf den logischen 1-Spannungspegel von mehr als 2,5 V geht (unter der Annahme positiver Logik).

Wenn das Datensignal auf hohem Pegel ist, derart, daß der Transistor T2 durch den über den Widerstand R2 gelieferten Basisstrom in den leitenden Zustand gebracht wird, so wird die Basis des Transistors T4 auf niedrige Spannung gezogen, wodurch die Transistoren T4 und T5 in den nichtleitenden Zustand gehen und der Transistor T1

durch einen über den Transistor TZ gelieferten Basisstrom leitend wird. Unter diesen Bedingungen ist die Hochziehschaltung inaktiv,und die Erniedrigungsschaltung ist aktiv, wodurch der Ausgangsanschluß auf den logischen O-Pegel von weniger als 0,4 V geht (unter der Annahme poisitver Logik).

Die Schaltungsanordnung gemäß Fig. 1 weist außerdem ein Abschaltnetzwerk 106 auf, das einen Eingangssteueranschluß 103 und einen Transistor T11 besitzt, dessen Basis ein Steuersignal vom Eingangssteueranschluß aufnimmt, dessen Kollektor mit der Kathode von Koppeldioden D1 und D2 verbunden ist und dessen Emitter am Masseanschluß liegt. Die Anode der Dioden D1 und D2 ist mit der Basis- bzw. dem Kollektor des Transistors T2 verbunden.

Wenn das Steuersignal auf niedrigem Pegel ist, derart, daß der Transistor T11 sich im nichtleitenden Zustand befindet, so ist das Abschaltnetzwerk inaktiv und hat praktisch keinen Einfluß auf den Zweizustandsbetrieb des oben erläuterten Gatters. Wenn jedoch das Steuersignal auf hohem Pegel ist, derart, daß der Transistor T1T in den leitenden Zustand gebracht wird, so ist das Abschaltnetzwerk aktiv und führt einen Senkenstrom von der Basis der Transistoren T2 und T4 ab, wodurch die Transistoren TI, T2, T4 und T5 alle in den nichtleitenden Zustand gehen. Unter diesen Bedingungen sind die Hochzieh- und die Erniedrigungsschaltung beide unabhängig von dem Datensignal inaktiv und der Ausgangsanschluß geht in einen dritten Zustand, in welchem er von dem Versorgungsanschluß V^ und dem Masseanschluß isoliert ist, weil die Transistoren T5 bzw. TI nicht leiten.

Die Dioden D1 und D2, die das Gatter mit dem Abschaltnetzwerk verbinden, ermöglichen nur einen einseitig gerichteten Stromfluß vom Gatter zum Abschaltnetzwerk. Daher kann mehr als ein Gatter über entsprechende Dioden mit dem Abschaltnetzwerk verbunden sein.

Zur Erzielung höherer Schaltgeschwindigkeiten in der Schaltungsanordnung nach Fig. 1 sind in typischer Weise die Transistoren T1, T2 und T3 des Gatters sowie T11 des Abschaltnetzwerkes Schottky-geklemmt, und die Dioden D1,

D2 und D3 des Gatters sind Schottky-Dioden. Es ist bekannt, daß ein Schottky-geklemmter Transistor eine kürzere Ausschaltzeit als ein normaler Transistor hat und daß eine Schottky-Diode eine kürzere Ladungsspeicherzeit als eine übliche Diode besitzt. Außerdem haben die Widerstände RI, R2„ R5 und R6 des Gatters verhältnismäßig niedriger Werte, um hohe innere Treibströme für die Transistoren des Gatters zu liefern. Typische Werte für die Widerstände RI, R2, R5 und R6 in der Schaltung nach Fig„ 1 sind beispielsweise 900 0hm_s 2,8 kQhm, 400 Ohm bzw. 60 0hm.

Ein Problem bei der üblichen Dreizustands-TTL-Schaltung besteht darin, daß - wenn das Abschaltnetzwerk aktiv ist - ein Strompfad verhältnismäßig niedriger Impedanz zwischen dem Versorgungsanschluß Vp_C und dem Massean-

Schluß über R1 , D2 und T11 vorhanden ist. Demgemäß besitzt die Schaltung einen verhältnismäßig hohen Leistungsverbrauch, wenn sie sich im Zustand hoher Impedanz befindet. Beispielsweise verbraucht die Schaltung gemäß Fig. 1 in typischer Weise im Logikzustand 1 7,5 mW, im Logikzustand 0 27,5 mW und im Zustand hoher Impedanz 30 mW. Bei der oben erläuterten Anwendung mit einer geraeinsamen Sammelleitung sind zu jedem gegebenen Zeitpunkt alle an eine Sammelleitung angekoppelten Schaltungen außer einer im Zustand hoher Impedanz. Demgemäß kann der Leistungsverbrauch üblicher Dreizustands-Logikschaltungen im Zustand hoher Impedanz liesentlich zum gesamten Leistungsverbrauch einer stark in Richtung auf Sammelleitungen orientierten Anlage beitragen, beispielsweise bei einem Datenprozessor. Es ist allgemein erwünscht, den Leistungsverbrauch einer Anlage möglichst klein zu halten, um die Kosten der Anlage hinsichtlich der Stromversorgung sowie der Kühl ung s- und Raumanforderungen klein zu machen.

Ein weiteres Problem bei üblichen Dreizustands-TTL-Schaltungen, das zu dem Problem des hohen Leistungs-Verbrauchs in Beziehung steht, besteht darin, daß das Abschaltnetzwerk einen verhältnismäßig großen Strom für jedes Gatter aufnehmen muß, das es bedient. Folglich kann ein typisches Abschaltnetzwerk mit.einer Stromaufnahmeka-

Ii *

pazität von 20 mA nur drei Gatter des in Fig. 1 gezeigten Typs versorgen. Demgemäß kann für ein System, das viele Dreizustands-Logikgatter benutzt, eine übermäßig große Anzahl von Abschaltnetzwerken erforderlich sein. Wenn das System vollständig oder teilweise auf einem einzigen HaIbleiterplättchen integriert ist, ist es besonders wichtig, die Anzahl der Abschaltnetzwerke möglichst klein zu machen, die das System benötigt, um die erforderliche Fläche auf dem Halbleiterplättchen klein zu halten.

Der hohe Leistungsverbrauch einer Dreizustands-TTL-Schaltung im Zustand hoher Impedanz läßt sich verringern, indem man den Wert des Kollektorwiderstandes R1 vergrößert, um die Impedanz des Stromwegs zum Abschaltnetzwerk zu erhöhen. Das hat jedoch den Nachteil, daß auch der Treibstrom für die Hochzieh- und die Erniedrigungsschaltung im Zweizustandsbetrieb verringert und demgemäß die Schaltgeschwindigkeit der Schaltung sowohl bei Übergängen vom Zustand Logisch 1 auf Logisch 0 (1-0) als auch von Logisch 0 auf Logisch 1 (0-1) schlechter wird.

Ein bekanntes Verfahren zur Verringerung der Leistungsaufnahme einer Dreizustands-TTL-Schaltung im Zustand hoher Impedanz, bei dem die Schaltgeschwindigkeit weniger stark verschlechtert wird, besteht darin, den Wert des Kollektorwiderstandes zu erhöhen und einen Stromvergrößerungstransistor parallel zum Phasenaufspalttransistor hinzuzufügen. Der Stromvergrößerungstransistor ist mit seiner Basis und seinem Emitter an die Basis bzw. den Emitter des Phasenaufspalttransistors T2 angeschaltet. Der Kollektor des Stromvergroßerungstransistors liegt entweder direkt oder indirekt über einen verhältnismäßig kleinen Widerstand am Versorgungsanschluß V_C(-,. Es wird dann der Leistungsverbrauch im Zustand hoher Impedanz durch den höheren Wert des Kollektorwiderstandes verringert, der die Impedanz des Strompfades zum Abschaltnetzwerk vergrößert, und ein zusätzlicher Treibstrom für die Erniedrigungsschaltung wird durch den Stromvergrößerungstransistor geliefert, der nicht mit dem Abschaltnetzwerk gekoppelt ist. Das bekannte Verfahren verringert demgemäß den Leistungsverbrauch im Zustand

hoher Impedanz, während die Umschaltgeschwindigkeit bei einem Übergang 1-0 im Vergleich zu der üblicher TTL-Schaltungen im wesentlichen beibehalten wird.

Dieses Verfahren hat jedoch den Nachteil, daß der Treibstrom für die Hochziehschaltung nicht vergrößert wird und demgemäß die Schaltungsanordnung eine Verschlechterung für die Umschaltgeschwindigkeit bei Übergängen 0-1 aufgrund des verhältnismäßig hohen Wertes des Kollektorwiderstandes zeigt.

Es ist demgemäß eine Dreizustands-TTL-Schaltung erwünscht, die gegenüber bekannten Schaltungen einen niedrigeren Leistungsverbrauch im Zustand hoher Impedanz besitzt, während gleichzeitig die Utnschaltgeschwindigkeit sowohl bei Übergängen 0-1 als auch 1-0 im Vergleich zu derjenigen bekannter Dreizustands-TTL-Schaltungen beibehalten ist.

Zur Lösung dieser Aufgabe geht die Erfindung aus von einer Dreizustands-Logikschaltung mit einem ersten und einem zweiten Anschluß für eine erste bzw. eine zweite Betriebsspannung, mit einer Hochzieh-Einrichtung, die zwischen den ersten Anschluß und einen Ausgangsanschluß geschaltet ist und bei Aktivierung einen Quellenstrom vom ersten Anschluß zum Ausgangsanschluß führt, mit einer Erniedrigungseinrichtung, die zwischen den zweiten Anschluß und den Ausgangsanschluß geschaltet ist und bei Aktivierung einen Senkenstrom vom Ausgangsanschluß zum zweiten Anschluß führt, mit einer PhasenaufSpalteinrichtung, die zwischen den ersten und den zweiten Anschluß geschaltet ist und unter Ansprechen auf ein Datensignal von einer Dateneingangseinrichtung selektiv die Hochzieh- oder die Erniedrigungseinrichtung aktiviert, und mit einer Abschalteinrichtung, die an die Phasenaufspalteinrichtung angeschlossen ist und bei Aktivierung durch ein Steuersignal einen Senkenstrom von der Phasenaufspalteinrichtung abführt, um sowohl die Hochzieh- als auch die Erniedrigungseinrichtung inaktiv zu machen, und ist gekennzeichnet durch eine Leistungsbegrenzungseinrichtung, die in Reihe mit der Phasenaufspalteinrichtung und der Abschalteinrichtung liegt, um den Stromfluß über die Phasenaufspalteinrichtung zu unterbrechen und

-ιοί einen Stromweg verhältnismäßig hoher Impedanz zur Abschalteinrichtung zu erzeugen, wenn diese aktiviert ist.

Bei einem bevorzugten Ausführungsbeispiel der Erfindung weist die Phasenaufspalteinrichtung einen Phasenauf spalttransistor auf, dessen Kollektor mit der Hochziehschaltung, dessen Emitter mit der Erniedrigungsschaltung und dessen Basis mit dem Dateneingangsanschluß verbunden ist, sowie einen Kollektorwiderstand, der einseitig mit dem Versorgungsanschluß V_cc verbundne und in Reihe mit dem Kollektor des Phasenaufspalttransistors geschaltet ist. Die Basis und der Kollektor des Phasenaufspalttransistors sind ebenfalls über entsprechende Dioden mit der Abschalteinrichtung verbunden, und eine Begrenzungsschaltung liegt zwischen dem Emitter des Phasenaufspalttransistors und dem zweiten Stromversorgungsanschluß. Ein zweiter Widerstand, dessen Wert wesentlich größer als der des Kollektorwiderstandes ist, liegt zwischen der Basis des Phasenaufspalttransistors und dem ersten Stromversorgungsanschluß. Die Leistungsbegrenzungseinrichtung enthält einen Leistungsbegrenzungstransistor, dessen Basis über eine Diode mit der Abschalteinrichtung verbunden ist, dessen Kollektor an der anderen Seite des Kollektorwiderstandes liegt und dessen Emitter mit dem Kollektor des Phasenaufspalttransistors gekoppelt ist. Die Leistungsbegrenzungseinrichtung weist außerdem einen dritten Widerstand auf, der zwischen den ersten Stromversorgungsanschluß und die Basis des Leistungsbegrenzungstransistors geschaltet ist und dessen Wert wesentlich größer als der des Kollektorwiderstandes ist. Außerdem ist ein vierter Widerstand zwischen den ersten Stromversorgungsanschluß und die Hochzieheinrichtung geschaltet und besitzt einen Wert, der wesentlich größer als der des Kollektorwiderstandes ist. Wenn die Abschalteinrichtung aktiv ist, so sind die Erniedrigungs- und die Hochziehschaltung inaktiv, und zwar durch die Abschaltung der Ströme, die über den Phasenaufspalttransistor und seinen Kollektorwiderstand geliefert werden, und der Ausgangsanschluß geht in den Zustand hoher Impedanz. Außerdem geht der Leistungsbegrenzungstransistor in den nichtleitenden

-πι Zustand und unterbricht den Stromfluß über den Kollektor widerstand. Dadurch ist der Strompfad verhältnismäßig niedriger Impedanz vom ersten Stromversorgungsanschluß zur Abschalteinrichtung über den Kollektorwiderstand beseitigt und durch Stromwege verhältnismäßig hoher Impedanz über den dritten und vierten Widerstand ersetzt. Die Leistungsbegrenzungseinrichtung ermöglicht demgemäß die Verwendung eines Kollektorwiderstandes mit verhältnismäßig kleinem Wert, der hohe Umschaltgeschwindigkeiten sowohl bei Übergangen 0-1 als auch Ί-0 gestattet, dabei aber den Stromweg verhältnismäßig kleiner Impedanz über den Kollektorweg beseitigt, wenn die Schaltung im Zustand hoher Impedanz ist, so daß der Leistungsverbrauch der Schaltung verringert ist und die Abschalteinrichtung eine größere Zahl von Gattern versorgen kann.

Gemäß Fig. 2 weist eine Schaltungsanordnung 200 ein Logikgatter 201 mit einem Dateneingangsanschluß 101 zur Aufnahme eines Datensignals, einem Ausgangsanschluß 102, einem ersten Anschluß 104 für eine Versorgungsspannung V«« und einem zweiten Anschluß 105 für eine zweite Versorgungsspannung auf, die im vorliegenden Beispiel Masse ist. Zwischen den Ausgangsanschluß und den Versorgungsanschluß Vp_C ist eine übliche Hochziehschaltung gelegt, die aus einem modifizierten Darlington-Transistorpaar T4 und T5, Widerständen R5, R6 und einer Diode D3 besteht. Zwischen den Ausgangsanschluß und den Masseanschluß ist eine übliche Erniedrigungsschaltung (pulldown-circuit) gelegt, die aus einem Transistor T1 besteht. Die Hochzieh- und die Erniedrigungsschaltung werden selektiv mittels einer üblichen Phasenaufspaltschaltung, abhängig von einem Datensignal, aktiviert, das am Dateneingangsanschluß ankommt. Die Phasenauf spaltschaltung weist einen Phasenaufspalttransistor T2, eine Kollektorwiderstand R1, dessen eine Seite an den Stromversorgungsanschluß V_CG gekoppelt und der in Reihe mit

dem Kollektor von T2 geschaltet ist, sowie eine übliche Begrenzungsschaltung auf, die aus einem Transistor T3 und Widerständen R3, R6 besteht und zwischen den Emitter von T2 und den Masseanschluß geschaltet ist. Die Basis des Phasen-

aufSpalttransistors T2 ist mit dem Dateneingangsanschluß verbunden, sein Kollektor liegt an der Basis von T4,und sein Emitter ist mit der Basis von TI verbunden. Ein Widerstand R2 liegt zwischen dem Anschluß V_cc und der Basis von T2.

Das Gatter weist ferner eine Strombegrenzungsschaltung mit einem Transistor T6 auf, dessen Kollektor mit der anderen Seite von RI und dessen Emitter mit dem Kollektor von T2 und der Basis von T4 verbunden ist, sowie mit einem Widerstand R7, der zwischen dem Versorgungsanschluß V~_r und der Basis von T6 liegt. Ein Widerstand R8 ist zwischen den Anschluß V_cc und die Basis von T4 gelegt.

Die Schaltungsanordnung besitzt darüberhinaus ein übliches Abschaltnetzwerk 106 , das einen Eingangssteueran-Schluß 103 zur Aufnahme eines Steuersignals und einen Transistor T11 besitzt, dessen Basis mit dem Eingangssteueranschluß , dessen Kollektor mit der Basis und dem Kollektor von T2 und der Basis von T6 über entsprechende Dioden DT, D2, D4 und dessen Emitter mit dem Masseanschluß verbunden ist. Jede der Dioden DI , . D2 und D4 soll nur einen einseitigen Stromfluß zum Abschaltnetzwerk ermöglichen.

Wenn das an die Basis des Transistors T11 angelegte Steuersignal niedrigen Pegel hat, derart, daß der Transi stör T11 in nichtleitenden Zustand ist, so wird das Abschaltnetzwerk inaktiv gemacht. Unter diesen Bedingungen wird der Transistor T6 durch den über den Widerstand R7 gelieferten ßasisstrom in den leitenden Zustand gebracht, und das Gatter arbeitet im Zweizustandsbetrieb auf die oben für die üblicher TTL-Schaltung beschriebene Art.

Wenn das Steuersignal auf hohem Pegel ist, derart, daß der Transistor T11 in den leitenden Zustand gebracht wird, so wird das Abschaltnetzwerk aktiviert und zieht einen Strom von der Basis der Transistoren T2, T6 und T4 ab. Unter diesen Bedingungen befinden sich die Transistoren T1, T2, T4, T5 und T6 alle im nichtleitenden Zustand, und der Ausgangsanschluß geht in den dritten Zustand mit hoher Impedanz.

Der Stromfluß vom Versorgungsanschluß V_cc über den

Widerstand R1 zum Kollektor von T2 wird unterbrochen, wenn T6 im nichtleitenden Zustand ist. Demgemäß wird der Leistungsverbrauch der Schaltung im Zustand hoher Impedanz wesentlich durch den Stromfluß über die Widerstände R2, R7 und R8 bestimmt, deren Wert je wesentlich größer als der des Widerstandes Rl ist. Bei dem bevorzugten Ausführungsbeispiel betragen die Werte für Rl, RZ, R7 und R8 900 Ohm, 2,8 kOhm, 5 kOhm bzw. 10 köhm. Der Leistungsverbrauch des bevorzugten Ausführungsbeispiels im Zustand hoher Impedanz beträgt in typischer Weise 11 mW im Gegensatz zu 30 mW für die übliche TTL-Schaltung. Im Zustand Logisch 1 und Logisch 0 ist der Leistungsverbrauch bei dem bevorzugten Ausführungsbeispiel im wesentlichen der gleiche wie der der üblichen TTL-Schaltung gemäß Fig. 1.

Für die gleichen Werte von R1, R3, R4, R5, R6 ist die Unschaltgeschwindigkeit der Schaltung gemäß Fig. 2 sowohl für Übergänge 0-1 als auch für Übergänge 1-0 im Vergleich zu derjenigen üblicher TTL-Schaltungen im wesentlichen beibehalten. Bei der Schaltungsanordnung gemäß Fig.2 bewirkt die Einschaltzeit des Transistors T6 eine kleine Erhöhung bei der Verzögerung des Übergangs 1-0, und die zusätzliche Kapazität am Kollektor des Transistors T2, die sich aus der Anschaltung von T6 und R8 ergibt, bewirkt eine kleine Vergrößerung der Verzögerung beim Übergang 0-1. Die Leistungsbegrenzungsschaltung führt ebenfalls zu einer Erhöhung derjenigen Zeit, die die Schaltung benötigt, um vom Zustand hoher Impedanz in einen der Binärzustände zu gehen, d.h. der Betätigungszeit . Eine größere Betätigungszeit ist jedoch üblicherweise nicht schädlich für die Güte des Systems, da die bevorzugte Betriebsart einer zeitlich gemeinsam genutzten Sammelleitung darin besteht, eine Dreizu Standsschaltung an der Sammelleitung außer Tätigkeit zu setzen, bevor eine andere betätigt wird.

Der Widerstand R8 wird zweckmäßig zusätzlich in der Schaltungsanordnung nach Fig. 2 vorgesehen, um den richtigen Logikpegel 1 am Aüsgangsanschluß sicherzustellen.

Die Werte von R7 und R8 können erhöht werden, um

eine weitere Verringerung der Leistungsaufnahme im Zustand hoher Impedanz zu erreichen. Eine solche Vergrößerung würde jedoch zu einer kleinen Verschlechterung der Schalteigenschaften führen.

Zur Erzielung hoher Umschaltgeschwindigkeiten sind die Transistoren T1, T2, T3, T4, T6 und TU Schottkygeklemmt, und die Dioden D1 , D2, D3 und D4 sind Schottky-Dioden. Die Verwendung von Schottky-geklemmten Transistoren und von Schottky-Dioden ist jedoch bei der praktischen Durchführung der Erfindung nicht notwendig.

Aufgrund der Verringerung des Stromflusses je Gatter zum Abschaltnetzwerk entsprechend der vorliegenden Erfindung kann jedes Abschaltnetzwerk eine größere Zahl solcher Gatter als bei üblichen TTL-Gattern versorgen. Beispielsweise kann ein Abschaltnetzwerk mit einer Stromsenkenkapazität von 20 mA bis zu 9 Gattern des in Fig. 2 gezeigten Typs versorgen.

Das Abschaltnetzwerk kann ein geeignetes TTL-Logikgatter mit zwei Zuständen, beispielsweise ein Inverter statt des einzelnen Transistors in der Schaltungsanordnung nach Fig. 2 sein.

Das dem Phasenaufspalttransistor zugeführte Datensignal kann vom Kollektor eines Eingangstransistors mit mehreren Emittern zur Aufnahme entsprechender Eingangssignale und einer Basis geliefert werden, die über einen geeigneten Widerstand an den Stromversorgungsanschluß V_cc angeschlossen ist, und zwar anstelle des Dateneingangsanschlusses und des Widerstandes R2, die in der Schaltungsanordnung nach Fig. 2 benutzt werden.

Die Erfindung ist zwar anhand einer speziellen Schottky-geklemmten Dreizustands-TTL-Schaltung (tristate Schottky-clamped TTL circuit) beschrieben worden, der. Fachmann kann aber Abänderungen treffen. Beispielsweise können andere Arten von Leistungsbegrenzungsschaltungen, die auf die Aktivierung des Abschaltnetzwerkes durch eine Unterbrechung des Stromflusses über den Kollektorwiderstand ansprechen und einen Strompfad verhältnismäßig hoher Impedanz zum Abschaltnetzwerk bereitstellen, anstelle der Strombegren-

zungsschaltung verwendet werden, die bei dem bevorzugten ausführungsbeispiel aus dem Transistor T6 und dem Widerstand R7 besteht. Daruberhinaus läßt sich die Erfindung auf alle Arten von TTL-Schaltungen anwenden und nicht nur auf Schottky-geklemmte TTL-Schaltungen hoher Leistung.

Leerseite

Claims

BLUMBA&8 -'WJSSERv.BJERQEN . KRAMER ZWIRNER · HOFFMANN

PATENTANWÄLTE IN MÖNCHEN UND WIESBADEN

Paientconsull RadeckestraOe 43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212315 Telegramme Patenlconsull Palenlconsull Sonnenberger Straße Al· 6200 Wiesbaden Telelon (06121) 562943/561998 Telex 04-186237 Telegramme Palentconsiili

Western Electric Company Incorporated Kirk, E.W. ί. New York N.Y. 10038, USA

Patentansprüche

;1. Dreizustands-Logikschaltung mit einem ersten und einem zweiten Anschluß für eine erste bzw. eine zweite Betriebsspannung, mit einer Hochzieh-Einrichtung, die zwischen den ersten Anschluß und einen Ausgangsanschluß geschaltet ist und bei Aktivierung einen Quellenstrom vom ersten Anschluß zum Ausgangsanschluß führt, mit einer Erniedrigungseinrichtung, die zwischen den zweiten Anschluß und den Ausgangsanschluß geschaltet ist und bei Aktivierung einen Senkenstrom,vom Ausgangsanschluß zum zweiten Anschluß führt, mit einer Phasenaufspalteinrichtung, die zwischen den ersten und den zweiten Anschluß geschaltet ist und unter Ansprechen auf ein Datensignal von einer Dateneingangseinrichtung selektiv die Hochzieh- oder die Erniedrigungseinrichtung aktiviert, und mit einer Abschalteinrichtung, die an die Phasenaufspalteinrichtung angeschlossen ist und bei Aktivierung durch ein Steuersignal einen Senkenstrom von der Phasenaufspalteinrichtung abführt, um sowohl die Hochzieh- als auch die Erniedrigungseinrichtung inaktiv zu machen, gekennzeichnet durch

eine Leistungsbegrenzungseinrichtung (T6, R7, R8) , die in Reihe mit der Phasenaufspalteinrichtung (T2, T3, R1-R4) und

München: R. Kramer Dipl.-Ing. · W. Weser Dipl.-Phys. Dr. rer. nat. · E. Hoffmann Dipl.-Ing. iesboden: P. G. Blumbach Dipl.-Ing. · P. Bergen Prof. Dr. jur. Dipl.-!ng., Pat.-Asä., Pat.-Anw. bis 1979 ■ G. Zwirner Dipl.-tng. Dipl.-W.-Ing.

* W «I O H> »».··«»■ _w* ft J » 4<

-2-

der Abschalteinrichtung (106) liegt, um den Stromfluß über die Phasenaufspalteinrichtung zu unterbrechen und einen Stromweg verhältnismäßig hoher Impedanz zur Abschalteinrichtung zu erzeugen, wenn diese aktiviert ist.
2. Logikschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Phasenaufspalteinrichtung einen Phasenaufspalttransistor (T2) aufweist, dessen Basis mit der Dateneingangseinrichtung (101) verbunden ist, dessen Kollektor mit der Hochzieheinrichtung (T4, T5, RS, R6, D3) verbunden ist und dessen Emitter an der Erniedrigungseinrichtung (TI) liegt, ferner einen ersten Widerstand (RI), der einseitig mit dem ersten Anschluß (104) verbunden ist und in Reihe mit dem Kollektor des Phasenauf spalttransistors liegt, und eine Einrichtung (T3, R3, R4), die den Emitter des Phasenaufspalttransistors mit dem zweiten Anschluß (105) verbindet, daß die Abschalteinrichtung einen ersten Transistor CTII) aufweist, dessen Basis mit der Steuersignal-Eingangseinrichtung (103) verbunden ist und dessen Emitter am zweiten Anschluß liegt, daß eine erste (D1) und eine zweite (D2) Diode vorgesehen sind, deren eine Elektrode mit der Basis bzw. dem Kollektor des Phasenaufspalttransistors verbunden ist und deren andere Elektrode am Kollektor des ersten Transistors liegt, daß die Leistungsbegrenzungseinrichtung einen zweiten Transistor (T6) aufweist, dessen Kollektor mit der anderen Seite des ersten Widerstandes verbunden ist und dessen Emitter am Kollektor des Phasenaufspalttransistors liegt, daß ein zweiter Widerstand (R7) zwischen den ersten Anschluß und die Basis des zweiten Transistors geschaltet ist und daß eine dritte Diode(D4) zwischen der Basis des zweiten Transistors und dem Kollektor des.ersten Transistors liegt.
3. Logikschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Erniedrigungseinrichtung einen dritten Transistor aufweist, dessen Basis mit dem Emitter des Phasenaufspalttransistors verbunden ist, dessen Kollektor am Ausgangsanschluß (102) liegt und dessen Emitter mit dem zweiten Anschluß verbunden ist,

daß die Hochzieheinrichtung einen vierten Transistor (T5) aufweist, dessen Emitter am Ausgangsanschluß liegt, und einen fünften Transistor (T4), dessen Basis mit dem Kollektor des Phasenaufspalttransistors verbunden ist, dessen Kollektor am Kollektor des vierten Transistors liegt und dessen Emitter mit der Basis des vierten Transistors verbunden ist, daß ein dritter Widerstand (-R6) zwischen den ersten. Anschluß und den Kollektor des vierten Transistors geschaltet ist, daß ein vierter Widerstand (JUJ-) zwischen den ersten Anschluß und die Basis des fünften Transistors gelegt ist und daß der vierte Widerstand wesentlich grosser als der erste Widerstand ist.
4. Logikschaltung nach Anspruch 3,

dadurch gekennzeichnet, daß ein fünfter Widerstand (R5) vorgesehen ist, der mit einer Seite an den Emitter des fünften Transistors gelegt ist, daß eine vierte Diode (D3) zwischen die andere Seite des fünften Widerstandes und den Emitter des vierten Transistors geschaltet ist, und daß die Einrichtung, die den Emitter des Phasenaüfspalt transistors mit dem zweiten Anschluß verbindet, einen sechsten Transistor (T3) aufweist, dessen Emitter am zweiten Anschluß liegt, ferner einen sechsten Widerstand (R4), der zwischen den Emitter des Phasenaufspalttransistors und die Basis des sechsten Transistors geschaltet ist, und einen siebenten Widerstand (R6), der zwischen den Emitter des Phasenaufspalttransistors und den Kollektor des sechsten Transistors geschaltet ist.
5. Logikschaltung nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, daß die Dateneingangseinrichtung einen Dateneingangsanschluß (101) aufweist, der an die Basis des Phasenaufspalttransistors angeschaltet ist, und daß ein Widerstand (R2) zwischen den ersten Anschluß und die Basis des Phasenaufspalttransistors geschaltet und wesentlich größer als der erste Widerstand ist.